CN101647094A - 无空隙接触栓塞 - Google Patents

无空隙接触栓塞 Download PDF

Info

Publication number
CN101647094A
CN101647094A CN200880010655A CN200880010655A CN101647094A CN 101647094 A CN101647094 A CN 101647094A CN 200880010655 A CN200880010655 A CN 200880010655A CN 200880010655 A CN200880010655 A CN 200880010655A CN 101647094 A CN101647094 A CN 101647094A
Authority
CN
China
Prior art keywords
layer
contact openings
described contact
deposited
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880010655A
Other languages
English (en)
Inventor
奥路班密·O.·艾蒂图图
E·D·苯克斯
J·W·托马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101647094A publication Critical patent/CN101647094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种用于形成接触栓塞的半导体器件制造工艺，包括在接触开口(24)中顺序淀积钛或钽接触层(30)、氮化钛阻挡层(40)和钨种籽层(50)。然后通过电镀铜层(60)从接触开口的底部表面向上填充接触孔(24)，由此在接触开口(24)中不形成空隙。通过CMP工艺移除任何多余的金属以形成接触栓塞(70)，其中CMP工艺可用于薄化或移除一个或多个接触/种籽/阻挡层(30、40、50)。

Description

无空隙接触栓塞
技术领域
本发明通常涉及半导体器件领域。在一个方面，本发明涉及接触栓塞(plug)的形成。
背景技术
半导体器件典型地包括作为前端制程(FEOL)工艺的一部分在衬底上或衬底中形成的器件元件(诸如晶体管和电容器)。此外，还包括作为后端制程(BEOL)集成工艺的一部分的将器件元件连接到外部世界的互连特征(诸如接触、金属线和过孔)，由此在互连特征中或互连特征之间形成一个或多个电介质层，目的在于使互连特征和器件元件电气隔离。直到最近，传统的金属淀积工艺仍通过在一个或多个下面的子层上淀积钨或铜的层，来填充接触栓塞开口。然而，由于纵横比(aspect ratio)已随着器件(诸如非易失存储器(NVM)器件)尺寸变小而增加，所以用于形成接触栓塞的现有工艺常常导致形成其中形成有空隙或核心(core)的接触栓塞。该空隙的原因在于这样的事实，传统的淀积工艺不能在接触栓塞开口内部均匀地形成金属层，相反地，在接触栓塞开口的上部区域上较厚地形成金属(例如，钨)，在下部区域中留下空隙或核心。图1中示出了该传统的栓塞形成工艺的示例，该示例示出了半导体器件19，其中通过在一个或多个子层13、14(例如，钛和TiN)之上淀积钨层15，在器件结构10(诸如栅极或源极/漏极)之上在电介质层11的开口12中形成接触栓塞，使得在接触开口12的顶部处较厚地形成钨，由此在钨中形成了空隙区域16。接触栓塞中的空隙的存在可以极大增加接触电阻，可以俘获来自后续工艺步骤的CMP浆液材料，以及可以极大地降低器件成品率。通过利用原子层淀积(ALD)工艺保形地淀积钨以消除空隙的现有尝试是不可制造的，这是因为ALD工艺需要过多的时间来提供用于填充接触栓塞所需的厚度。消除空隙的其他尝试包括在一个或多个阻挡层材料(诸如金属氮化物(例如，氮化钽))上电镀不同的导电材料(例如，铜)。然而，这些尝试需要额外的工艺步骤并且降低了电气性能(诸如较高的接触电阻)。此外，存在与利用铜形成接触栓塞的现有尝试关联的其他缺点，包括铜扩散到有源区或层间电介质中，和/或铜和下面的层之间的削弱的层间粘附力。
因此，需要一种用于制造无空隙接触栓塞的改进的工艺。此外，需要一种可以有效地、高效地和可靠地集成到前端制程工艺中的无空隙接触栓塞。还需要一种将降低接触电阻和减少铜扩散的改进的接触栓塞形成工艺。还需要一种克服如上文概述的现有技术中的问题的改进的半导体工艺和器件。在通过参考下面的附图和具体实施方式阅读本申请的剩余部分之后，传统工艺和技术的进一步的限制和缺点对于本领域的技术人员将变得显而易见。
附图说明
在结合附图考虑下面的具体实施方式时，可以理解本发明及其许多目的、特征以及所获得的优点，在附图中：
图1是其中形成具有空隙的接触栓塞的半导体器件的部分横截面图；
图2是其中在层间电介质层中形成接触开口以暴露器件元件的半导体器件的横截面图；
图3示出了在将钛层淀积到接触开口中之后的图2后的工艺；
图4示出了在将氮化钛阻挡层淀积到接触开口中之后的图3后的工艺；
图5示出了在将钨层淀积到接触开口中之后的图4后的工艺；
图6示出了在通过将接触金属栓塞材料电镀到钨层上来填充接触开口之后的图5后的工艺；
图7示出了在利用化学机械抛光步骤移除多余的接触金属和一个或多个下面的阻挡层的至少一部分之后的图6后的工艺；
图8是示出用于形成无空隙接触栓塞的工艺的流程图。
将认识到，为了使说明简单清楚，图中示出的元件没有必要依比例绘制。例如，为了促进和提高清晰和理解，某些元件的尺寸可以相对于其他元件放大。而且，在被视为适当的情况中，在附图当中重复参考数字以表示对应的或相似的元件。
具体实施方式
描述了一种方法和装置，其用于在利用电镀的铜的填充栓塞之前，通过在接触栓塞开口中顺序淀积接触层(例如，Ti)和包括钨层的一个或多个扩散阻挡层，形成具有无空隙接触栓塞的半导体器件。在所选择的实施例中，通过淀积钛形成初始接触层，用于减少下面的硅化物层上的原生(native)氧化物的形成。通过在接触层上淀积氮化钛层，形成氟阻挡物以防止在后续形成钨阻挡层的过程中发生挥发性氟反应。氮化钛还可以为接触栓塞提供铜扩散阻挡功能，以防止后续形成的铜扩散穿过氮化钛层。通过淀积薄的钨阻挡层，形成用于后续铜电镀步骤的种籽层(seed layer)。在多种实施例中，钨阻挡层可被形成为具有无定形或小晶粒结构以用作铜扩散阻挡物，用于防止后续形成的铜扩散穿过到下面的层。例如，通过使用硅源分解工艺(例如，WF6+SiH4)，钨阻挡层可被形成为具有无定形或小晶粒结构。在利用具有小晶粒纳米晶结构(例如，小于约50埃的晶粒)的无定形材料形成阻挡层时，相比于大晶粒材料的扩散阻挡属性，该结晶结构减少或防止后续淀积的金属离子的扩散，而该大晶粒材料不能有效地防止金属离子扩散穿过到下面的层。在抛光铜和阻挡层之后，可以使用任何期望的后端制程工艺，诸如标准的CMOS BEOL工艺，以完成器件。通过公开的方法和装置，减少或消除了栓塞空隙，由此增加了制造成品率，特别是对于具有积极进展的接触栓塞纵横比的NVM产品，但是所公开的技术也可用于其中栓塞中的空隙限制成品率的任何产品或技术。
现将通过参考附图详细描述本发明的多种说明性实施例。尽管在下面的描述中阐述了多种细节，但是将认识到，可以实践本发明而无需这些特定细节，并且对于此处描述的本发明可以做出许多针对特定实现方案的决定以实现器件设计人员的将依实现方案而变化的特定目的，诸如与工艺技术或设计相关的限制兼容。尽管该开发努力可能是复杂的和耗时的，但是这是受益于本公开的本领域普通技术人员所采取的一贯程序。例如，应当注意，在本具体实施方式通篇中，将淀积和移除特定的材料层以形成所示出的半导体结构。在下文未详细描述用于淀积或移除该层的特定程序的情况中，对于本领域的技术人员用于淀积、移除该层或者另外将该层形成为适当的厚度的传统技术是预期的。该细节是公知的并且不应视为对于教导本领域的技术人员如何实现或使用本发明是必要的。此外，通过参考半导体器件的简化的横截面图示出了所选择的方面，而不包括每个器件特征或几何特征，以避免限制或混淆本发明。本领域的技术人员使用该描述和表述来将其工作的实质描述和传达给本领域的其他技术人员。还应当注意，在本具体实施方式通篇中，出于简化和清楚的目的示出了图中的特定元件，并且没有必要依比例绘制。例如，图中某些元件的尺寸可以相对于其他元件放大以帮助改善对本发明的实施例的理解。
从图2开始，示出了半导体器件29的部分横截面图，其中在衬底20和一个或多个器件元件21、22之上形成的层间电介质层(ILD)23中形成接触开口24。依赖于正在制造的晶体管器件21、22的类型，衬底20可被实现为体硅衬底、单晶硅(掺杂的或未掺杂的)、或者任何半导体材料，包括例如Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP以及其他III-IV族化合物半导体或者其任何组合，并且可以可选地被形成为体处理晶片(bulk handling wafer)。此外，衬底20可被实现为绝缘体上半导体(SOI)结构的顶部半导体层或者包括具有不同晶向的体区和/或SOI区的混合衬底。
使用任何期望的前端制程工艺，每个器件元件21、22可被形成为MOSFET晶体管、双栅极全耗尽绝缘体上半导体(FDSOI)晶体管、NVM晶体管、电容器、二极管或者衬底11上形成的任何其他集成电路元件。在图2中示出的简化的器件示例中，第一器件元件21是部分由栅极电极层形成的MOSFET晶体管，该栅极电极层在衬底20中的沟道区域之上形成并且通过栅极电介质与该沟道区域绝缘，并且其上形成有一个或多个侧壁间隔物(spacer)，在衬底20中的源极/漏极区域的注入过程中使用该侧壁间隔物。第二器件元件22也可以是MOSFET晶体管，或者可以是另一元件，诸如非易失存储器(NVM)器件，该非易失存储器(NVM)器件具有沟道区域，在该沟道区域上形成第一绝缘层或隧穿电介质和NVM栅极叠层，该NVM栅极叠层包括浮栅、在该浮栅之上形成的控制电介质层和在该控制电介质层之上形成的控制栅极(未单独示出)。如将认识到的，除了浮栅器件外，还存在其他类型的NVM器件，包括纳米簇器件和SONOS(硅-氧化物-氮化物-氧化物-硅)器件。
不管衬底20上形成的器件元件21、22的具体类型如何，通过利用化学气相淀积(CVD)、等离子体增强化学气相淀积(PECVD)、物理气相淀积(PVD)、原子层淀积(ALD)或者其任何组合，在器件元件21、22上毯式(blanket)淀积保形的或者近乎保形的刻蚀停止层(未示出)和一个或多个金属前层间电介质层23至约500～10000埃的厚度，使元件电气隔离，然而也可以使用其他的厚度。如将认识到的，层间电介质层23可以由一个或多个构成层形成，诸如，通过淀积电介质材料层来形成。可以使用其他元件层材料和/或工艺在衬底20上方形成层间电介质层23，诸如通过淀积或以另外方式形成由正硅酸乙酯(TEOS)、硼磷硅酸盐玻璃(BPSG)等形成的氧化物层。在形成层间电介质层23以完全覆盖器件元件21、22的顶部和侧面之后，如图2中示出的，将层23抛光为平坦化的电介质层。特别地，可以使用化学机械抛光步骤抛光层间电介质层23，然而也可以使用其他的刻蚀工艺来将电介质层23平坦化。
穿过ILD 23刻蚀接触开口24以使下面的器件元件暴露，诸如在衬底20中形成的源极/漏极区域。尽管将认识到，也可以在ILD 23中形成接触开口24a以使器件元件21、22中的栅极电极暴露，但是此处提供的描述将集中于使衬底20的有源区暴露的接触开口24。对于本领域当前的电路设计，接触开口24具有约1000～3000埃的宽度，更优选地小于约1500埃，导致了大于约3∶1的纵横比(高度∶宽度)，并且对于浮栅NVM器件，更优选地至少约6∶1的纵横比，然而在未来世代的工艺技术中纵横比仍将较高。可以使用任何期望的光刻和/或选择性刻蚀技术来形成使衬底20中的源极/漏极区域之上的所选择的接触区域暴露的接触开口24，但是接触区域24a也可以位于栅极电极之上。例如，可以通过如下来形成接触开口24：在ILD 23之上淀积保护性掩模层并且对其构图，其中定义了接触孔(未示出)，并且随后利用产生接触开口侧壁的刻蚀工艺对暴露的ILD 23进行各向异性刻蚀(例如，反应离子刻蚀)以形成接触开口24。在另一实施例中，使用三个阶段的刻蚀工艺，该工艺移除ILD 23之上形成的保护性掩模层(未示出)、平坦化的ILD 23和在选择的接触区域(和/或栅极电极)之上形成的刻蚀停止层(未示出)的选定的部分。作为初始步骤，可以在保护性盖层上直接施加光致抗蚀剂层(未示出)并且构图，但是也可以使用多层掩模技术来定义接触开口24的位置。然后通过使用适当的刻蚀剂处理，诸如使用O2、N2或含氟气体的各向异性反应离子刻蚀(RIE)工艺，移除保护性盖层、ILD层23和刻蚀停止层的暴露部分，来刻蚀接触开口24。例如，使用对ILD 23的材料是选择性的刻蚀工艺(诸如用于刻蚀掺杂碳的氧化物膜的氩、CHF3或CF4化学物质)刻蚀穿过ILD 23的暴露部分。可以使用一个或多个额外的刻蚀和/或灰化工艺移除任何剩余的层。
图3示出了至少在接触开口24中整体地形成初始接触层30之后，图2之后的半导体器件39的工艺。在所选择的示例中，通过淀积钽或钛的层形成初始接触层30。淀积的接触层30用于通过减少下面的硅化物层上形成的原生氧化物来降低接触电阻。可以在溅射清洗工艺之后使用物理气相淀积(PVD)工艺，将初始接触层30淀积在半导体器件39之上并且淀积到接触开口24的侧壁和底部上，但是也可以使用其他的淀积工艺，诸如CVD、PECVD、ALD或者其任何组合。在所选择的实施例中，通过将钛或钽淀积到约10～1000埃的厚度，并且更优选地在50～300埃之间，形成初始接触层30，然而也可以使用其他的厚度。如将认识到的，初始接触层30的侧壁厚度将比在接触开口24的顶部表面处测量的初始接触层的厚度薄。尽管初始接触层30可以用钛形成，但是也可以使用任何降低对于下面的硅化物层的接触电阻和/或减少下面的硅化物层上形成的原生氧化物的合适的材料，只要该材料具有适于提供下面的硅化物和后续形成的氮化钛层之间的粘附接触功能的组分。
图4示出了至少在接触开口24中在初始接触层30之上整体形成第一扩散阻挡层40之后，图3之后的半导体器件49的工艺。在所选择的实施例中，通过淀积氮化钛层形成第一扩散阻挡层40。淀积的氮化钛用作铜扩散阻挡物以防止铜扩散穿过到下面的接触层30和硅化物，并且还可以用作氟阻挡物以防止在后续的钨阻挡层(下文描述)的形成过程中发生挥发性氟反应。可以通过CVD、PECVD、PVD、ALD或者其任何组合，将氮化钛层40淀积在初始接触层30之上以及淀积到接触开口24的侧壁和底部上至约25～1000埃的侧壁厚度，并且更优选地在约50～100埃之间，然而也可以使用其他的厚度。再一次地，第一扩散阻挡层40的侧壁厚度将比在接触开口24的顶部表面处测量的第一扩散阻挡层40的厚度薄。并且尽管第一扩散阻挡层40可以用氮化钛形成，但是也可以使用作为铜和/或氟阻挡物的任何合适的材料，只要该材料具有适于提供下面的接触层30和后续形成的钨层之间的粘附功能的组分。
图5示出了至少在接触开口24中在第一扩散阻挡层40之上整体形成种籽层50之后，图4之后的半导体器件59的工艺。在所选择的实施例中，种籽层50是在后续的直接铜电镀步骤过程中用作金属种籽层的高度导电的金属(诸如钨的成核层)。然而，将认识到，金属种籽层50可以包括痕量杂质，该杂质包括氮。在多种实施例中，钨种籽层50可以用无定形或小晶粒结构形成以用作铜扩散阻挡物，用于防止后续形成的铜扩散到下面的层。例如，可以通过使用任何淀积工艺，诸如物理气相淀积(PVD)工艺(例如，反应性溅射)，将钨淀积到接触开口24的侧壁和底部上，来用无定形或小晶粒结构形成钨阻挡层。如将认识到的，可以使用其他淀积工艺来形成所述钨阻挡层，诸如使用使的含钨的源(例如，WF6)分解的含硅气体(例如，硅烷或二氯硅烷)，所述含硅气体具有或不具有氢(例如，WF6+SiH4)。如将认识到的，由于钨形成工艺中的硅烷量的增加，钨的结晶结构变得更加无定形，由此提供了对抗金属离子的更加有效的阻挡，该金属离子诸如铜，其不能容易地扩散穿过无定形或小晶粒钨层的较小的晶粒边界。不论如何淀积，都可以将钨种籽/阻挡层50淀积在氮化钛层40之上并且淀积到接触开口24的侧壁和底部上至约25～1000埃的侧壁厚度，然而也可以使用其他的厚度，只要钨未填充接触开口。如将认识到的，钨种籽/阻挡层50的侧壁厚度将比在接触开口24的顶部表面处测量的钨种籽/阻挡层50的厚度薄。并且尽管种籽/阻挡层50可用钨形成，但是也可以使用任何合适的材料，只要该材料具有适于提供用于后续金属电镀工艺的种籽层和/或适于提供阻挡功能以减少或防止后续形成的金属扩散到下面的层30、40的组分。
图6示出了在通过将接触金属栓塞材料60电镀到种籽层50上来自底向上填充接触开口24之后，在图5之后的半导体器件69的工艺。对于高纵横比接触填充，自底向上的填充对于大块接触填充是理想的，用于消除栓塞中的核化或空隙。当在溅射腔室中形成种籽层50时，从溅射腔室中移除半导体器件69以准备在种籽层50上电镀金属。在种籽层50基本上由纯钨形成的情况中，在电镀之前可以通过使用传统的预清洗工艺(诸如稀释的氢氟酸(HF)浸洗)或者通过施加电镀溶液以移除原生氧化物(诸如通过向电镀溶液施加极性相反的电位)，来预先清洗易于通过暴露于大气氧化剂而在钨上形成的原生氧化物。在从种籽层50移除原生氧化物之后，淀积铜层60a～f以利用电镀的铜60自底向上填充接触开口24。通过使用铜电镀工艺，在接触开口24的底部上形成第一铜层60a，随后形成相继的铜层60b～60f。在所选择的实施例中，使用任何期望的铜电镀工艺进行铜镀。铜电镀工艺继续直至整个接触开口24由铜60填充或溢出，此时可以使电镀的铜60退火。通过使用电镀工艺自底向上填充接触开口24，消除或者至少减少了层60a～60f中的空隙或核心，由此提供了低电阻率的接触栓塞层60。此外，电镀工艺使铜离子镀覆接触开口24的内表面，由此阻挡层40、50防止铜离子容易地扩散穿过到下面的接触层30、ILD 23和/或硅化物/衬底20。
初始接触层30、扩散阻挡层40和种籽/阻挡层50一起形成阻挡/种籽层，该阻挡/种籽层提供接触粘附功能并且减少下面的硅化物表面处的原生氧化物。此外，阻挡/种籽层为接触栓塞提供一个或多个扩散阻挡功能。在另一功能中，阻挡/种籽层为电镀的铜60提供种籽层功能。尽管可以在单个工艺腔室中形成初始接触层30、扩散阻挡层40和种籽/阻挡层50以提高工艺效率，优选地以连续工艺形成，但是也可以在两个或多个工艺腔室中形成这些层。
图7示出了在使用化学机械抛光步骤从接触金属层60移除多余的导电材料直到下面的在ILD 23上形成的阻挡层30、40、50和/或移除多余的导电材料包括至少部分下面的阻挡层30、40、50，由此形成接触栓塞70之后，在图6之后的半导体器件79的工艺。在所选择的实施例中，使用化学机械抛光(CMP)工艺回抛光(polish back)接触金属层60直至其基本上与下面的在IDL 23上形成的阻挡层30、40、50共面。通过使用定时或终点CMP工艺，移除多余的金属，仅留下接触孔24中的金属栓塞70。如将认识到的，CMP步骤也可以移除下面的在IDL 23上形成的阻挡层30、40、50中的一个或多个，以留下接触开口24中的隔离的接触栓塞70。在所选择的实施例中，在场区中，铜层60、钨种籽层50和胶层30、40的上部被抛光。此外，或者替换地，可以使用其他回蚀刻工艺以使接触栓塞70平坦化。
如将认识到的，可以使用额外的工艺步骤完成半导体器件79的制造以使其成为功能器件。除了多种前端制程工艺步骤(诸如牺牲氧化物形成、剥离、隔离区域形成、栅极电极形成、延伸区注入、光晕(halo)注入、间隔物形成、源极/漏极注入、退火、硅化物形成和抛光步骤)之外，还可以执行额外的后端工艺步骤，诸如形成用于以期望的方式连接器件元件以实现期望的功能性的多级互连。因此，用于完成器件元件的制造的具体步骤顺序可以依赖于工艺和/或设计要求而变化。
图8是示出用于形成无空隙接触栓塞的工艺80的流程图。如示出的，该工艺开始于形成或刻蚀接触开口穿过绝缘层(步骤81)，由此使下面的衬底、栅极或电极接触区域暴露。在接触形成81之后，通过在接触开口内顺序淀积接触层、扩散阻挡层和种籽层形成阻挡/种籽层。首先，在接触开口中淀积钛层(步骤82)，该钛层用于减少下面的硅化物上的原生氧化物，由此降低接触栓塞中的接触电阻。随后，在钛层之上在接触开口中淀积氮化钛层(步骤83)，该氮化钛层用作阻挡层以保护下面的层不受氟和/或铜扩散影响。随后，在氮化钛层之上在接触开口中淀积金属层(例如，钨)(步骤84)，该金属层用作金属种籽层，用于后续的铜电镀层。当通过淀积具有无定形或小晶粒结晶结构的钨层形成金属种籽层时，该钨层用作阻挡层以保护下面的层免受铜扩散。因此，尽管阻挡/种籽层可以通过在相同的工艺腔室中原位进行的单个制造工艺形成，但是将理解，该阻挡/种籽层也可以在分立的工艺阶段中形成。在子层之上形成金属种籽层84之后，可以可选地预清洁该结构(未示出)并且随后通过电镀适当的金属以填充接触开口来形成栓塞(步骤85)，由此形成无空隙接触栓塞。例如，栓塞可以用铜或者其他金属形成，其被直接电镀到钨层上并且随后被退火。随后，通过抛光步骤使铜和种籽/阻挡层平坦化(步骤86)，随后可以使用标准的BEOL工艺完成器件。
现在应认识到，已提供了一种用于在半导体结构中形成接触栓塞的方法。在该方法的一个形式下，提供半导体结构，在该半导体结构上形成电介质层(例如，层间电介质层)。在形成穿过电介质层的接触开口以使下面的半导体器件中的接触区域暴露之后，将初始接触层(例如，钛或钽)淀积到接触开口中。随后，将阻挡层(例如，氮化钛)淀积在初始接触层上并且淀积到接触开口中，随后将金属种籽层(例如，钨)淀积在阻挡层上并且淀积到接触开口中，其中该金属种籽层可以具有基本上无定形的或小晶粒结晶结构(例如，不大于约50埃的纳米晶体)。可以通过使用物理气相淀积工艺将钨层溅射淀积在阻挡层上并且溅射淀积到接触开口中来淀积钨层，或者通过使用含钨的源(例如，WF6)的硅烷或二氯硅烷分解来将钨层淀积在阻挡层上并且淀积到接触开口中的CVD，从而形成金属种籽层。在接触之后，在接触开口中形成阻挡和种籽层，从接触开口的底部表面向上用金属材料填充接触开口，诸如通过在金属种籽层上电镀铜，来填充接触开口而不形成空隙。一旦填充了接触开口，则可以通过向下抛光半导体结构至少至金属种籽层，诸如通过使用CMP工艺移除形成在电介质层之上和接触开口外部的第二金属材料、金属种籽层、阻挡层和初始接触层的任何部分，来从接触开口外部移除任何多余的导电材料。
在另一形式中，提供了一种在部分制造的集成电路中在开口中形成导电结构的方法。如所描述的，形成接触开口穿过电介质层以使下面的半导体器件中的接触区域暴露。在接触开口中，使用物理气相淀积工艺(例如，通过溅射钛或钽)淀积初始金属层，由此该初始金属层覆盖在接触开口的侧面和底部表面上面，同时保留使接触开口基本上开放。随后，在接触开口中在初始金属层之上淀积金属氮化物层(例如，通过CVD淀积氮化钛)，由此金属氮化物层覆盖在接触开口的侧面和底部表面上面，同时保留使接触开口基本上开放。在该金属氮化物层之上，在接触开口中淀积无定形或小晶粒的金属种籽层，由此该无定形或小晶粒的金属种籽层覆盖在接触开口的侧面和底部表面上面，同时保留使接触开口基本上开放。可以通过使用物理气相淀积工艺在接触开口中淀积钨层，或者通过使用WF6的硅烷或二氯硅烷分解在接触开口中淀积钨层，来形成无定形或小晶粒的金属种籽层。通过这些位于适当位置的层，将铜电镀到至少接触开口的侧面和底部表面上以填充接触开口。随后，施加化学机械抛光工艺以移除形成在接触开口外部的电镀的铜、无定形或小晶粒的金属种籽层、金属氮化物层和初始金属层的任何部分。
在另一形式中，提供了一种在半导体结构中形成接触栓塞的方法，其中首先形成接触开口穿过电介质层以使下面的半导体器件中的接触区域暴露。在接触开口中，淀积钛接触层，随后将阻挡层淀积到该钛接触层上并且淀积到接触开口中。随后，将金属种籽层淀积在阻挡层上并且淀积到接触开口中。在示例性实施例中，使用使含钨的源分解的含硅气体将无定形钨层淀积在阻挡层上并且淀积到接触开口中，形成金属种籽层。通过这些位于适当位置的层，诸如通过在金属种籽层上电镀铜以填充接触开口而不形成空隙，从接触开口的底部表面向上用金属材料填充接触开口。通过将半导体结构向下抛光至少到金属种籽层，从接触开口外部移除任何多余的导电材料。
尽管此处公开的所描述的示例性实施例涉及多种半导体器件结构及其制造方法，但是本发明并不必然限于该示例性实施例，该示例性实施例说明了适用于广泛的多种半导体工艺和/或器件的本发明的创造性的方面。因此，上文公开的特定实施例仅是说明性的并且不应被视为对本发明的限制，本发明可以通过受益于此处的教导的本领域的技术人员显而易见的不同但等效的方式修改和实践。例如，可以使用不同于此处明确阐述的材料应用本发明的方法。此外，本发明不限于此处描述的任何特定类型的集成电路。因此，前面的描述并非意图将本发明限于所阐述的特定形式，而是相反地，目的在于涵盖可以被包括在附属权利要求限定的本发明的精神和范围内的替换、修改和等效方案，由此本领域的技术人员应理解，他们可以进行多种修改、替换和改变而不偏离本发明的最广泛的形式的精神和范围。
上文已针对特定实施例描述了益处、其他优点和对问题的解决方案。然而，这些益处、优点、对问题的解决方案以及可以使任何益处、优点或解决方案出现或者变得更加显著的任何要素，不应被解释为是任何或所有权利要求的关键的、必需的或基本的特征或要素。如此处使用的术语“包括”或其任何变化形式，目的在于涵盖非排他性的包含，由此包括一系列要素的工艺、方法、物品或装置不是仅包括这些要素，而且可以包括未明确列出的或者对于该工艺、方法、物品或装置是固有的其他要素。

Claims (20)

1.一种在半导体结构中形成接触栓塞的方法，包括：
提供半导体结构；
在所述半导体结构之上形成电介质层；
形成穿过所述电介质层的接触开口以使下面的半导体器件中的接触区域暴露；
将初始接触层淀积到所述接触开口中；
将阻挡层淀积在所述初始接触层上并且淀积到所述接触开口中；
将钨种籽层淀积在所述阻挡层上并且淀积到所述接触开口中；
从所述接触开口的底部表面向上用金属材料填充所述接触开口；和
通过向下抛光所述半导体结构至少到所述钨种籽层，来从所述接触开口外部移除任何多余的导电材料。
2.如权利要求1所述的方法，其中淀积初始接触层包括将钛或钽层淀积到所述接触开口中。
3.如权利要求1所述的方法，其中淀积阻挡层包括将氮化钛层淀积在所述初始接触层上并且淀积到所述接触开口中。
4.如权利要求1所述的方法，其中淀积钨种籽层包括将无定形或小晶粒的钨层淀积在所述阻挡层上并且淀积到所述接触开口中。
5.如权利要求4所述的方法，其中淀积无定形或小晶粒的钨层包括使用物理气相淀积工艺将无定形或小晶粒的钨层溅射淀积在所述阻挡层上并且淀积到所述接触开口中。
6.如权利要求4所述的方法，其中淀积无定形或小晶粒的钨层包括使用使含钨的源分解的含硅气体来将无定形或小晶粒的钨层淀积在所述阻挡层上并且淀积到所述接触开口中。
7.如权利要求1所述的方法，其中所述钨种籽层具有无定形或小晶粒结晶结构。
8.如权利要求1所述的方法，其中填充所述接触开口包括在所述钨种籽层上电镀铜以填充所述接触开口而不形成空隙。
9.如权利要求1所述的方法，其中抛光所述半导体结构包括使用化学机械抛光工艺移除形成在所述电介质层之上和所述接触开口外部的所述金属材料、钨种籽层、阻挡层和初始接触层的任何部分。
10.一种在部分制造的集成电路中在开口中形成导电结构的方法，包括：
形成接触开口穿过电介质层以使下面的半导体器件中的接触区域暴露；
使用物理气相淀积工艺在所述接触开口中淀积初始金属层，所述初始金属层覆盖在所述接触开口的侧面和底部表面上面，同时保留使所述接触开口基本上开放；
在所述接触开口中在所述初始金属层之上淀积金属氮化物层，所述金属氮化物层覆盖在所述接触开口的侧面和底部表面上面，同时保留使所述接触开口基本上开放；
在所述接触开口中在所述金属氮化物层之上淀积无定形金属种籽层，所述无定形金属种籽层覆盖在所述接触开口的侧面和底部表面上面，同时保留使所述接触开口基本上开放；和
将铜电镀到至少所述接触开口的侧面和底部表面上以填充所述接触开口。
11.如权利要求10所述的方法，其中淀积初始金属层包括溅射钛或钽。
12.如权利要求10所述的方法，其中淀积金属氮化物层包括淀积氮化钛。
13.如权利要求10所述的方法，其中淀积金属氮化物层包括通过化学气相淀积来淀积氮化钛。
14.如权利要求10所述的方法，其中淀积无定形金属种籽层包括使用物理气相淀积工艺在所述接触开口中淀积钨层。
15.如权利要求10所述的方法，其中淀积无定形金属种籽层包括使用WF6的硅烷分解在所述接触开口中淀积钨层。
16.如权利要求10所述的方法，其中淀积无定形金属种籽层包括使用WF6的二氯硅烷分解在所述接触开口中淀积钨层。
17.如权利要求10所述的方法，进一步包括应用化学机械抛光工艺移除形成在所述接触开口外部的所述电镀的铜、无定形金属种籽层、金属氮化物层和初始金属层的任何部分。
18.一种在半导体结构中形成接触栓塞的方法，包括：
形成接触开口穿过电介质层以使下面的半导体器件中的接触区域暴露；
将钛接触层淀积到所述接触开口中；
将阻挡层淀积在所述钛接触层上并且淀积到所述接触开口中；
将金属种籽层淀积在所述阻挡层上并且淀积到所述接触开口中；
从所述接触开口的底部表面向上用金属材料填充所述接触开口；和
通过将所述半导体结构向下抛光至少到所述金属种籽层，来从所述接触开口外部移除任何多余的导电材料。
19.如权利要求18所述的方法，其中淀积金属种籽层包括使用使含钨的源分解的含硅气体将无定形钨层淀积在所述阻挡层上并且淀积到所述接触开口中。
20.如权利要求18所述的方法，其中填充所述接触开口包括在所述金属种籽层上电镀铜以填充所述接触开口而不形成空隙。
CN200880010655A 2007-04-10 2008-03-12 无空隙接触栓塞 Pending CN101647094A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/733,519 2007-04-10
US11/733,519 US20080254617A1 (en) 2007-04-10 2007-04-10 Void-free contact plug

Publications (1)

Publication Number Publication Date
CN101647094A true CN101647094A (zh) 2010-02-10

Family

ID=39831309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880010655A Pending CN101647094A (zh) 2007-04-10 2008-03-12 无空隙接触栓塞

Country Status (7)

Country Link
US (1) US20080254617A1 (zh)
EP (1) EP2137756A1 (zh)
JP (1) JP2010524261A (zh)
KR (1) KR20090130030A (zh)
CN (1) CN101647094A (zh)
TW (1) TW200849471A (zh)
WO (1) WO2008124242A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569182A (zh) * 2012-03-01 2012-07-11 上海宏力半导体制造有限公司 接触孔及其制作方法、半导体器件
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN105789215A (zh) * 2015-01-14 2016-07-20 三星电子株式会社 垂直存储装置及其制造方法
CN106992209A (zh) * 2015-12-09 2017-07-28 瑞萨电子株式会社 半导体器件及其制造方法
CN107871755A (zh) * 2017-11-08 2018-04-03 德淮半导体有限公司 图像传感器及其制造方法
CN109148455A (zh) * 2017-06-16 2019-01-04 旺宏电子股份有限公司 存储器元件及其制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579282B2 (en) * 2006-01-13 2009-08-25 Freescale Semiconductor, Inc. Method for removing metal foot during high-k dielectric/metal gate etching
US20090022958A1 (en) * 2007-07-19 2009-01-22 Plombon John J Amorphous metal-metalloid alloy barrier layer for ic devices
US8049336B2 (en) * 2008-09-30 2011-11-01 Infineon Technologies, Ag Interconnect structure
US8193089B2 (en) * 2009-07-13 2012-06-05 Seagate Technology Llc Conductive via plug formation
US7832090B1 (en) 2010-02-25 2010-11-16 Unity Semiconductor Corporation Method of making a planar electrode
US8835308B2 (en) * 2010-12-21 2014-09-16 Applied Materials, Inc. Methods for depositing materials in high aspect ratio features
CN102437142A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种降低通孔电阻的金属互联结构及其形成方法
US8519482B2 (en) * 2011-09-28 2013-08-27 Globalfoundries Singapore Pte. Ltd. Reliable contacts
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
CN103972149B (zh) * 2013-01-30 2016-08-10 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法
US20170309490A1 (en) * 2014-09-24 2017-10-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US9640482B1 (en) * 2016-04-13 2017-05-02 United Microelectronics Corp. Semiconductor device with a contact plug and method of fabricating the same
US9721889B1 (en) 2016-07-26 2017-08-01 Globalfoundries Inc. Middle of the line (MOL) metal contacts
CN108735741B (zh) * 2017-04-13 2020-10-09 联华电子股份有限公司 存储器元件中的存储点接触结构与其制作方法
CN108987347B (zh) * 2017-05-31 2020-10-09 联华电子股份有限公司 半导体结构的制作方法
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode
CN114121806A (zh) * 2020-08-27 2022-03-01 上海华力集成电路制造有限公司 一种改善fdsoi器件接触孔大小的方法
US11552195B2 (en) * 2021-04-14 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US11575017B2 (en) * 2021-06-14 2023-02-07 Nanya Technology Corporation Semiconductor device with void-free contact and method for preparing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804249A (en) * 1997-02-07 1998-09-08 Lsi Logic Corporation Multistep tungsten CVD process with amorphization step
US5770517A (en) * 1997-03-21 1998-06-23 Advanced Micro Devices, Inc. Semiconductor fabrication employing copper plug formation within a contact area
KR100493013B1 (ko) * 1998-11-30 2005-08-01 삼성전자주식회사 반도체소자의 금속 배선층 형성방법_
KR100301057B1 (ko) * 1999-07-07 2001-11-01 윤종용 구리 배선층을 갖는 반도체 소자 및 그 제조방법
US6413858B1 (en) * 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
US6524956B1 (en) * 1999-09-24 2003-02-25 Novelius Systems, Inc. Method for controlling the grain size of tungsten films
SG87187A1 (en) * 1999-10-18 2002-03-19 Applied Materials Inc Pvd-imp tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminium and copper applications
US6841466B1 (en) * 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569182A (zh) * 2012-03-01 2012-07-11 上海宏力半导体制造有限公司 接触孔及其制作方法、半导体器件
CN102569182B (zh) * 2012-03-01 2016-07-06 上海华虹宏力半导体制造有限公司 接触孔及其制作方法、半导体器件
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN105789215A (zh) * 2015-01-14 2016-07-20 三星电子株式会社 垂直存储装置及其制造方法
CN105789215B (zh) * 2015-01-14 2019-07-09 三星电子株式会社 垂直存储装置及其制造方法
US10811421B2 (en) 2015-01-14 2020-10-20 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US11925015B2 (en) 2015-01-14 2024-03-05 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
CN106992209A (zh) * 2015-12-09 2017-07-28 瑞萨电子株式会社 半导体器件及其制造方法
CN106992209B (zh) * 2015-12-09 2022-02-22 瑞萨电子株式会社 半导体器件及其制造方法
CN109148455A (zh) * 2017-06-16 2019-01-04 旺宏电子股份有限公司 存储器元件及其制造方法
CN107871755A (zh) * 2017-11-08 2018-04-03 德淮半导体有限公司 图像传感器及其制造方法

Also Published As

Publication number Publication date
TW200849471A (en) 2008-12-16
KR20090130030A (ko) 2009-12-17
JP2010524261A (ja) 2010-07-15
US20080254617A1 (en) 2008-10-16
EP2137756A1 (en) 2009-12-30
WO2008124242A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN101647094A (zh) 无空隙接触栓塞
CN202651088U (zh) 一种半导体结构
US20070141798A1 (en) Silicide layers in contacts for high-k/metal gate transistors
CN110176443A (zh) 用于减小接触电阻的双金属通孔
US20140187038A1 (en) High temperature tungsten metallization process
US20080237859A1 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US20110001169A1 (en) Forming uniform silicide on 3d structures
US20210375861A1 (en) Backside Interconnect Structures for Semiconductor Devices and Methods of Forming the Same
CN101494192A (zh) 接触孔插塞的制造方法
US20210351039A1 (en) Semiconductor Device and Method
US20220037192A1 (en) Spacers for Semiconductor Devices Including Backside Power Rails
CN103972149B (zh) 金属填充沟槽的方法
CN102005405A (zh) 钨栓塞的制造方法
CN108063117B (zh) 互连结构及其形成方法
US20220223594A1 (en) Semiconductor Device and Method
US7329599B1 (en) Method for fabricating a semiconductor device
US20220037193A1 (en) Spacers for Semiconductor Devices Including a Backside Power Rails
US12062695B2 (en) Transistor gate structures and methods of forming the same
US7622348B2 (en) Methods for fabricating an integrated circuit
US6274472B1 (en) Tungsten interconnect method
US6110822A (en) Method for forming a polysilicon-interconnect contact in a TFT-SRAM
US20230163075A1 (en) Semiconductor Device and Method
TWI355733B (en) Low stress sidewall spacer in integrated circuit t
US20220278197A1 (en) Semiconductor device and method
TW202230792A (zh) 半導體裝置與其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100210