CN100397617C - 制作一高密度电容的方法 - Google Patents

制作一高密度电容的方法 Download PDF

Info

Publication number
CN100397617C
CN100397617C CNB021462208A CN02146220A CN100397617C CN 100397617 C CN100397617 C CN 100397617C CN B021462208 A CNB021462208 A CN B021462208A CN 02146220 A CN02146220 A CN 02146220A CN 100397617 C CN100397617 C CN 100397617C
Authority
CN
China
Prior art keywords
conductive layer
layer
semiconductor
dielectric layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021462208A
Other languages
English (en)
Other versions
CN1490869A (zh
Inventor
蔡腾群
许嘉麟
郑懿芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB021462208A priority Critical patent/CN100397617C/zh
Publication of CN1490869A publication Critical patent/CN1490869A/zh
Application granted granted Critical
Publication of CN100397617C publication Critical patent/CN100397617C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

一种制作一高密度电容的方法，先于一半导体基底表面的一介电层中形成至少一第一沟槽，接着于该半导体基底表面依序形成一第一衬层以及一第一导电层，并于该半导体基底表面进行一第一平坦化制程；随后于该介电层中形成至少一第二沟槽，且该第二沟槽与该第一沟槽具有一共用侧壁；之后再于该半导体基底表面依序形成一电容介电层、一第二衬层以及一第二导电层，于该半导体基底表面进行一第二平坦化制程，并暴露出该第一导电层表面与该第二导电层表面，使该第一导电层、该电容介电层与该第二导电层形成具有垂直三维空间结构的该高密度电容；本方法可大幅降低线路设计面积、减少光罩使用数目，达到提高电容密度以及元件积集度、以及降低生产成本的优点。

Description

制作一高密度电容的方法
技术领域
本发明涉及半导体的制造技术领域，尤其是一种制作一高密度电容(high-density capacitor)的方法，该高密度电容具有垂直三维空间结构。
背景技术
在目前的半导体混合模式(mix mode)集成电路制程中，大多仍是应用传统的平板状电容连接至一金属氧化半导体(semiconductor metal oxide，MOS)电晶体来形成一存储器元件。传统的平板状电容由一下电极板、一电容介电层以及一上电极板构成三层平板状堆叠结构，其在制作时不仅需要三次光罩来分别定义各层的图案，且由于其平板状堆叠结构需占用极大的线路设计面积(chip area)才能达到设计电容需求，因此如何减少在晶粒上定义电容结构所需的空间(亦即增加电容密度)，提高元件积集度，并且减少使用光罩的数目，降低生产成本，已成为制作电容结构时的一研发重点。
发明内容
因此，本发明的目的即在提供一种制作高密度电容的方法，可以增加电容密度，提高元件积集度。
本发明的又一目的在提供一种制作高密度电容的方法，可以减少使用光罩的数目，降低生产成本。
在本发明的较佳实施例中，首先提供一半导体基底，且该半导体基底包含有一介电层。接着于该介电层中形成至少一第一沟槽，以及于该半导体基底表面依序形成一第一衬层以及于该第一衬层(liner)表面形成一第一导电层，并使该第一导电层填满该第一沟槽。之后去除部分的该第一导电层以及该第一衬层，以使该半导体基底具有一约略平坦表面。接着于该介电层中形成至少一第二沟槽，且该第二沟槽与该第一沟槽具有一共用侧壁。随后再于该半导体基底表面形成一电容介电层，以及于该半导体基底表面依序形成一第二衬层以及于该第二衬层表面形成一第二导电层，并使该第二导电层填满该第二沟槽。最后去除部分的该第二导电层以及该第二衬层，以使该半导体基底具有一约略平坦表面，以及去除部分的该电容介电层，以暴露出该第一导电层表面与该第二导电层表面，并使该第一导电层、该电容介电层与该第二导电层垂直于该半导体基底，且在水平方向交错排列，形成具有三维空间结构的该高密度电容。
由于本发明的高密度电容具有垂直三维空间结构，因此可以大幅降低线路设计面积，达到提高电容密度以及元件积集度的优点。此外，由于本发明将第一导电层与第二导电层均嵌入于半导体基底表面的介电层中，因此本发明的电容制程可以进一步与其他内连线制程整合，利用同一光罩来于介电中同时形成电容沟槽结构以及内连线沟槽结构，以简化制程，达到减少光罩使用数目以及降低生产成本的优点。
附图说明
图1至图7为本发明制作一高密度电容的方法示意图；
图8为本发明第一实施例的一高密度电容的结构上视图；
图9为本发明第二实施例的一高密度电容的结构上视图；
图10为本发明第三实施例的一高密度电容的结构上视图。
图示的符号说明
10半导体基底       12、18介电层
14、28、40导电层   16、20遮罩层
22、32沟槽         24内连线结构
26、38衬层         30光阻层
34共用侧壁         36电容介电层
42高密度电容       44、46接触插塞
具体实施方式
请参考图1至图7，图1至图7为本发明于一半导体基底10上制作一高密度电容42的方法示意图。该高密度电容为一金属-绝缘-金属电容(metal-insulator-metal capacitor，MIMCap)。为了进一步说明本发明简化制程的优点，在图1至图7中将高密度电容制程与内连线制程整合一起说明，然而本发明的高密度电容制程并不限定与内连线制程整合，其仍可利用垂直三维空间结构来达到降低线路设计面积的优点。如图1所示，半导体基底10表面包含有一介电层12，一导电层14设于半导体基底10表层的一预定区域内，且导电层14表面覆盖有一由氮化硅或碳化硅所构成的遮罩层16。在本发明的较佳实施例中，遮罩层16用来保护导电层14，避免导电层14表面结构于后续制程中受到过度蚀刻等破坏，但其仍可视制程实际需求予以省略。
此外，半导体基底10表面另包含有一介电层18以及一遮罩层20依序堆叠于遮罩层16表面。介电层18用来形成电容结构以及连接至导电层14的内连线结构(interconnection structure)，其可由二氧化硅或氟硅玻璃(FSG)等硅氧材料所构成，或由介电常数约略小于3的低介电常数材料层，例如HSQ或FLARETM等所构成，或由具有孔隙结构的超低介电常数材料层所构成。在本发明的较佳实施例中，遮罩层20用来保护介电层18，例如以氮化硅层来增加低介电层18的硬度，但其仍可视制程实际需求予以省略。
如图2所示，接着便进行一黄光暨蚀刻制程，去除部分的遮罩层20以及介电层18，以于介电层18中形成至少一沟槽22以及一通达至导电层14表面的内连线结构24。其中沟槽22用来定义电容的下电极板结构，内连线结构24用来定义一单镶嵌结构(single damascene)，一双镶嵌结构(dualdamascene)，一接触插塞(contact plug)，或一转接介层(1anding via)。在本发明的较佳实施例中，介电层18中另可选择性地包含一蚀刻停止层，以用来辅助定义内连线结构24的轮廓，例如以蚀刻停止层来作为双镶嵌结构的上层沟槽的蚀刻终点。
随后，如图3所示，利用物理气相沉积或化学气相沉积的方式于半导体基底10表面形成一衬层(或阻障层)26，例如钽/氮化钽/钽(Ta/TaN/Ta)等复合材料构成衬层26以增加导电层14与内连线结构24之间的附着力，及避免内连线结构24的导电层原子扩散至介电层18中。之后于半导体基底10表面形成一导电层28，例如以电镀的方式于半导体基底10表面全面覆盖一铜金属层28，并使铜金属层28填满沟槽22与内连线结构24。
如图4所示，之后进行一平坦化制程，利用化学机械研磨(chemicalmechanical polish，CMP)、电解抛光(electro-polish)或蚀刻等方式去除部分的导电层28以及衬层26，并以遮罩层20作为停止层，以使半导体基底10具有一约略平坦表面，同时完成内连线结构24制作。然后如图5所示，再进行一黄光暨蚀刻制程，于内连线结构24表面覆盖一光阻层30，并去除未被光阻层30覆盖的部分介电层18，以于介电层18中邻近沟槽22处形成至少一沟槽32，用来定义电容的上电极板结构，且沟槽32与沟槽22之间具有一共用侧壁34。
去除光阻层30后，如图6所示，利用物理气相沉积或化学气相沉积的方式于半导体基底10表面形成一由硅氧层、氮化硅或其他介电常数约略大于4的高介电常数材料(例如Ta205，Al203，BSTO等)所构成的电容介电层36，并且于电容介电层36表面形成一衬层(或阻障层)38。之后再于半导体基底10表面形成一导电层40，例如以电镀的方式于半导体基底10表面全面覆盖一铜金属层40，并使铜金属层40填满沟槽32。
如图7所示，接下来进行一平坦化制程，利用化学机械研磨、电解抛光或蚀刻等方式先去除部分的导电层40、衬层38直至电容介电层36表面，之后再继续利用化学机械研磨或蚀刻等方式去除部分的电容介电层36直至暴露出导电层28与导电层40的表面，使导电层28、电容介电层36与导电层40形成具有垂直三维空间结构的高密度电容42。在本发明的较佳实施例中，最后可选择性地再于半导体基底10表面形成一遮罩层(未显示)，以用来覆盖、保护高密度电容42以及内连线结构24。
请参考图8，图8为本发明第一实施例的高密度电容42的结构上视图。如图8所示，高密度电容42的二导电层28、40之间包含有衬层26、共用侧壁34、电容介电层36以及衬层38，且导电层28、40依照一梳子形状(comb-type)交错排列，以增加上、下电极板之间的接触面积，提高电容密度。此外，由于导电层28、40嵌入半导体基底10表面而使半导体基底10具有一平坦表面，因此导电层28、40可利用同一金属层形成的接触插塞44与46分别连接至其他电路元件，而使高密度电容42具有适当的电位差可以储存电荷。相较于习知平板状电容的堆叠结构中，上、下电极板由于高度不同而需分别连接至上、下两层不同金属层所形成的接触插塞，本发明显然具有简化线路设计以及增加元件设计密度的优点。
请参考图9，图9为本发明第二实施例的高密度电容42的结构上视图。如图9所示，高密度电容42的二导电层28、40之间包含有衬层26、共用侧壁34、电容介电层36以及衬层38，且导电层28、40依照一蛇纹状(snake-type)交错排列，以增加上、下电极板之间的接触面积，提高电容密度。此外，由于导电层28、40嵌入半导体基底10表面而使半导体基底10具有一平坦表面，因此导电层28、40可利用同一金属层形成的接触插塞44与46分别连接至其他电路元件，而使高密度电容42具有适当的电位差可以储存电荷。相较于习知平板状电容的堆叠结构中，上、下电极板由于高度不同而需分别连接至上、下两层不同金属层所形成的接触插塞，本发明显然具有简化线路设计以及增加元件设计密度的优点。
请参考图10，图10为本发明第三实施例的高密度电容42的结构上视图。如图10所示，高密度电容42的二导电层28、40之间包含有衬层26、共用侧壁34、电容介电层36以及衬层38，且导电层28、40依照一迷宫状(maze-type)交错排列，以增加上、下电极板之间的接触面积，提高电容密度。此外，由于导电层28、40嵌入半导体基底10表面而使半导体基底10具有一平坦表面，因此导电层28、40可利用同一金属层形成的接触插塞44与46分别连接至其他电路元件，而使高密度电容42具有适当的电位差可以储存电荷。相较于习知平板状电容的堆叠结构中，上、下电极板由于高度不同而需分别连接至上、下两层不同金属层所形成的接触插塞，本发明显然具有简化线路设计以及增加元件设计密度的优点。
相较于习知的平板状电容堆叠结构，本发明的高密度电容具有垂直三维空间结构，因此可以大幅降低线路设计面积，达到提高电容密度以及元件积集度的优点。此外，由于本发明将上、下电极板均嵌入于半导体基底表面的介电层中，因此本发明的电容制程可以进一步与其他内连线制程整合，利用同一光罩来于介电层中同时形成电容沟槽结构以及内连线沟槽结构，以简化制程，达到减少光罩使用数目以及降低生产成本的优点。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (21)

1.一种于一半导体基底制作一高密度电容的方法，该半导体基底包含有一介电层，其特征是：该方法包含有下列步骤：
于该介电层中形成至少一第一沟槽；
于该半导体基底表面依序形成一第一衬层以及于该第一衬层表面形成一第一导电层，并使该第一导电层填满该第一沟槽；
去除部分的该第一导电层以及该第一衬层，以使该半导体基底具有一约略平坦表面；
于该介电层中形成至少一第二沟槽，且该第二沟槽与该第一沟槽具有一共用侧壁；
于该半导体基底表面形成一电容介电层；
于该半导体基底表面依序形成一第二衬层以及于该第二衬层表面形成一第二导电层，并使该第二导电层填满该第二沟槽；
去除部分的该第二导电层以及该第二衬层，以使该半导体基底具有一约略平坦表面；以及
去除部分的该电容介电层，以暴露出该第一导电层表面与该第二导电层表面，并使该第一导电层、该电容介电层与该第二导电层垂直于该半导体基底，且在水平方向上交错排列，构成具有三维空间结构的该高密度电容。
2.如权利要求1所述的方法，其特征是：该高密度电容为一金属-绝缘-金属电容。
3.如权利要求1所述的方法，其特征是：该第一导电层为一铜金属层。
4.如权利要求1所述的方法，其特征是：该第二导电层为一铜金属层。
5.如权利要求1所述的方法，其特征是：该介电层的介电常数约略小于3。
6.如权利要求1所述的方法，其特征是：该电容介电层的介电常数约略大于4。
7.如权利要求1所述的方法，其特征是：该方法利用一黄光暨蚀刻制程于该介电层中同时形成该第一沟槽以及一内连线结构。
8.如权利要求7所述的方法，其特征是：该内连线结构为一单镶嵌结构。
9.如权利要求7所述的方法，其特征是：该内连线结构为一双镶嵌结构。
10.如权利要求7所述的方法，其特征是：该内连线结构为一接触插塞。
11.如权利要求7所述的方法，其特征是：该内连线结构为一转接介层。
12.一种于一半导体基底制作一高密度电容的方法，该半导体基底包含有一介电层，其特征是：该方法包含有下列步骤：
于该介电层中同时形成至少一第一沟槽以及一内连线结构；
于该半导体基底表面依序形成一第一衬层以及于该第一衬层表面形成一第一导电层，并使该第一导电层填满该第一沟槽以及该内连线结构；
去除部分的该第一导电层以及该第一衬层，以使该半导体基底具有一约略平坦表面；
于该介电层中形成至少一第二沟槽，且该第二沟槽与该第一沟槽具有一共用侧壁；
于该半导体基底表面形成一电容介电层；
于该半导体基底表面依序形成一第二衬层以及于该第二衬层表面形成一第二导电层，并使该第二导电层填满该第二沟槽；
去除部分的该第二导电层以及该第二衬层，以使该半导体基底具有一约略平坦表面；以及
去除部分的该电容介电层，以暴露出该第一导电层表面与该第二导电层表面，并使该第一导电层、该电容介电层与该第二导电层垂直于该半导体基底，且在水平方向交错排列，而构成具有三维空间结构该高密度电容。
13.如权利要求12所述的方法，其特征是：该高密度电容为一金属-绝缘-金属电容。
14.如权利要求12所述的方法，其特征是：该第一导电层为一铜金属层。
15.如权利要求12所述的方法，其特征是：该第二导电层为一铜金属层。
16.如权利要求12所述的方法，其特征是：该介电层的介电常数约略小于3。
17.如权利要求12所述的方法，其特征是：该电容介电层的介电常数约略大于4。
18.如权利要求12所述的方法，其特征是：该内连线结构为一单镶嵌结构。
19.如权利要求12所述的方法，其特征是：该内连线结构为一双镶嵌结构。
20.如权利要求12所述的方法，其特征是：该内连线结构为一接触插塞。
21.如权利要求12所述的方法，其特征是：该内连线结构为一转接介层。
CNB021462208A 2002-10-16 2002-10-16 制作一高密度电容的方法 Expired - Lifetime CN100397617C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021462208A CN100397617C (zh) 2002-10-16 2002-10-16 制作一高密度电容的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021462208A CN100397617C (zh) 2002-10-16 2002-10-16 制作一高密度电容的方法

Publications (2)

Publication Number Publication Date
CN1490869A CN1490869A (zh) 2004-04-21
CN100397617C true CN100397617C (zh) 2008-06-25

Family

ID=34148610

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021462208A Expired - Lifetime CN100397617C (zh) 2002-10-16 2002-10-16 制作一高密度电容的方法

Country Status (1)

Country Link
CN (1) CN100397617C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420209A (zh) * 2011-06-17 2012-04-18 上海华力微电子有限公司 一种提高电容密度的结构及方法
CN102437015B (zh) * 2011-07-12 2013-06-26 上海华力微电子有限公司 一种增加半导体器件中mim电容密度的方法及其结构
CN102420110B (zh) * 2011-07-12 2013-06-05 上海华力微电子有限公司 一种提高半导体器件中mim电容密度的方法及其器件
CN102394216B (zh) * 2011-11-30 2013-12-18 上海华力微电子有限公司 一种金属-氧化物-金属电容的制作方法
CN104253034B (zh) * 2013-06-26 2018-03-06 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN104716157B (zh) * 2013-12-16 2018-04-17 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置的阵列基板及其制备方法
CN110752207B (zh) * 2019-09-10 2021-04-30 福建省福联集成电路有限公司 一种背面电容结构及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195890A (zh) * 1997-04-08 1998-10-14 联华电子股份有限公司 在基底上制作具有电荷存储电容的存储元件的方法
US6077738A (en) * 1999-06-25 2000-06-20 Taiwan Semiconductor Manufacturing Company Inter-level dielectric planarization approach for a DRAM crown capacitor process
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US6346454B1 (en) * 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195890A (zh) * 1997-04-08 1998-10-14 联华电子股份有限公司 在基底上制作具有电荷存储电容的存储元件的方法
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US6346454B1 (en) * 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
US6077738A (en) * 1999-06-25 2000-06-20 Taiwan Semiconductor Manufacturing Company Inter-level dielectric planarization approach for a DRAM crown capacitor process

Also Published As

Publication number Publication date
CN1490869A (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
CN101246910B (zh) 金属-绝缘-金属型电容器及其制作方法
CN100345297C (zh) 用于逻辑集成电路的嵌入式电容结构
JP4636598B2 (ja) デュアル・ダマシン構造におけるｍｉｍキャパシタの構造および製作方法
US6620701B2 (en) Method of fabricating a metal-insulator-metal (MIM) capacitor
US6624040B1 (en) Self-integrated vertical MIM capacitor in the dual damascene process
CN100479132C (zh) 集成电路梳形电容器及其形成方法
CN1751367B (zh) 电容器及制造电容器的方法
US6391707B1 (en) Method of manufacturing a zero mask high density metal/insulator/metal capacitor
US7329939B2 (en) Metal-insulator-metal capacitor and method of fabricating same
CN1610122A (zh) 半导体装置及其制造方法
KR100796499B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
WO2015054785A1 (en) Cost effective method of forming embedded dram capacitor
US7732296B2 (en) Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method
CN100590793C (zh) Mim电容器及其制造方法、半导体器件及其制造方法
US6638830B1 (en) Method for fabricating a high-density capacitor
CN110061001A (zh) 半导体元件及其制作方法
CN100397617C (zh) 制作一高密度电容的方法
CN100505269C (zh) 具有嵌入式电容的半导体装置及其制造方法
CN102420107A (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US20220115317A1 (en) Three dimensional mim capacitor and methods of making the same
US20030156378A1 (en) Method for integrating copper process and MIM capacitor for embedded DRAM
US20070132061A1 (en) MIM capacitor in a copper damascene interconnect
CN103594415B (zh) 半导体器件的形成方法
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
CN101383347A (zh) 具有mim电容器的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080625

CX01 Expiry of patent term