CN102437015B - 一种增加半导体器件中mim电容密度的方法及其结构 - Google Patents

Abstract

本发明公开一种提高半导体器件中MIM（金属-绝缘层-金属）电容密度的方法以及一种包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，通过在基底的阻挡层上设置一层形貌层，刻蚀形貌层使得形貌层具有多个凹槽，使得覆盖在形貌层上的电容基板呈形貌状，来增大了电容基板面积，从而增大了电容密度，同时通过形貌层实现在大电容搭配铜金属极板。本发明相对现有技术并没有增加晶片的的面积，同时，本发明与传统工艺具有很强的兼容性。

Description

一种增加半导体器件中MIM电容密度的方法及其结构

技术领域

本发明涉及集成电路所包含的电容结构及其制造领域，具体而言，涉及一种增加半导体器件中MIM电容密度的方法及其结构。

背景技术

半导体集成电路制造工艺技术的不断革新，使得集成度越来越高，在尽可能小的区域内实现尽可能多的器件的同时，还要求获得尽可能高的性能。

其中，电容器是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中。随着芯片尺寸的减少，以及对大电容性能所提出的高需求，如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。

传统的电容结构是，结构如图１所示的单层电容器、金属－绝缘层－金属的平板电容模型。其中，图1主要示出了第一金属层201、绝缘层301和第二金属层202组成一个电容，例如一种目前典型的电容器结构是由铜金属层－氮化硅绝缘层－坦金属层的三明治结构。金属层的选择有多种材料可选，如铜，铝，钽，钛及其合金等。而绝缘层也有多种不同介电常数的材料可选。

为了获得较高单位面积电容密度，目前的现有技术通常采用的方法有如下三种：采用更高介电常数的介电材料来提高电容密度；或减少介电层厚度；或增加面积来提高电容。

但是，一方面由于目前可用的介电材料有限，其中可以与现有工艺结合使用的更少，因此换用高介电常数材料的提升空间有限；另一方面又因为随着介质层厚度降低，相应的击穿电压也会降低，所以这种方法应用范围有限；而第三种方案是利用起伏的形貌来增加单位面积上的电容基板面积，但这种工艺会降低失配参数，从而降低MIM结构的电学性能。

因此，采用现有技术的方案不能很好的获得较高单位面积电容密度。提供一种能够有效提高MIM（金属-绝缘层-金属）电容密度的新结构就显得尤为重要了。

发明内容

本发明的目的是解决现有技术中不能很好的实现电容密度提高的缺陷，避免为提高电容的增加制造成本。

根据本发明的一个方面，公开一种增加半导体器件中MIM（金属-绝缘层-金属）电容密度的方法，其中，包括以下步骤：

在一绝缘基底中设置有金属互连线及连接到金属互连线的金属接头，在该基底上淀积一层第一阻挡层，第一阻挡层同时覆盖在金属互连线及金属接头上；

淀积一层形貌层覆盖在所述第一阻挡层上，并对所述形貌层进行刻蚀，并在形貌层中形成多个凹槽，使形貌层与金属接头在垂直方向上没有交叠；

淀积第一金属层覆盖所述形貌层，第一阻挡层的由于刻蚀形貌层而被暴露的区域也被第一金属层所覆盖，同时第一金属层还覆盖在凹槽的底部和侧壁上；

淀积第一绝缘层覆盖在所述第一金属层上，并淀积第二金属层覆盖在所述第一绝缘层上；

对第二金属层和第一绝缘层与金属接头在垂直方向上的交叠部分附近的第二金属层和第一绝缘层区域进行刻蚀，使第二金属层和第一绝缘层与金属接头在垂直方向上没有交叠；

之后继续对第一金属层与金属接头在垂直方向上的交叠部分附近的第一金属层区域进行刻蚀，使第一金属层与金属接头在垂直方向上没有交叠，并形成第一金属层所包含的不被第二金属层及第一绝缘层所覆盖的延伸结构；

淀积第二绝缘层覆盖所述第二金属层，第一金属层所包含的延伸结构也被第二绝缘层所覆盖，第一阻挡层的由于刻蚀第一金属层而被暴露的区域也被第二绝缘层所覆盖，并且第二绝缘层还填充在侧壁及底部依次覆盖有第一金属层、第一绝缘层、第二金属层的所述凹槽中；

刻蚀第二绝缘层，形成第二绝缘层中接触第二金属层的第二类沟槽，第二类沟槽形成在所述多个凹槽上方，并且凹槽中所填充的第二绝缘层也被刻蚀掉；

在第二类沟槽及凹槽中填充金属材料；

沉积一层第二阻挡层覆盖在第二绝缘层和第二类沟槽中填充的金属材料上；

继续沉积一层第三绝缘层覆盖在第二阻挡层上；

刻蚀第三绝缘层及第二阻挡层以形成贯穿它们并接触第二类沟槽中所填充的金属材料的通孔，还包括刻蚀第三绝缘层、第二阻挡层、第二绝缘层以形成贯穿它们并接触延伸结构的通孔，同时还包括刻蚀第三绝缘层、第二阻挡层、第二绝缘层、第一阻挡层以形成贯穿它们并接触金属接头的通孔；

在通孔中填充金属材料。

上述的方法，其中，形成分别接触第二类沟槽中所填充的金属材料、延伸结构、金属接头的通孔的方法，包括以下步骤：

刻蚀第三绝缘层，形成位于第三绝缘层顶部的多个第一类沟槽和至少一个第三类沟槽，并在一些第一类沟槽的底部刻蚀第三绝缘层、第二阻挡层、第二绝缘层、第一阻挡层以形成贯穿它们并接触金属接头的通孔；

在另一些第一类沟槽的底部刻蚀第三绝缘层、第二阻挡层、第二绝缘层以形成贯穿它们并接触延伸结构的通孔；

在第三类沟槽的底部刻蚀第三绝缘层及第二阻挡层以形成贯穿它们并接触第二类沟槽中所填充的金属材料的通孔；

并在通孔中填充金属材料的过程中，在第一类沟槽、第三类沟槽内也填充有金属材料，之后对覆盖在第三绝缘层上多余的金属材料进行化学机械研磨。

上述的方法，其中，形成分别接触第二类沟槽中所填充的金属材料、延伸结构、金属接头的通孔的步骤之后，还包括以下步骤：

在第三绝缘层的顶部进行刻蚀形成位于第三绝缘层顶部的多个第一类沟槽和至少一个第三类沟槽；

并且至少一个第三类沟槽与接触第二类沟槽中所填充的金属材料的通孔在垂直方向上交叠并连通，至少一个第一类沟槽与接触延伸结构的通孔在垂直方向上交叠并连通，至少一个第一类沟槽与接触金属接头的通孔在垂直方向上交叠并连通；

并在通孔中填充金属材料的过程中，在第一类沟槽、第三类沟槽内也填充有金属材料，之后对覆盖在第三绝缘层上多余的金属材料进行化学机械研磨。

上述的方法，其中，所述形貌层为金属材料层。

上述的方法，其中，所述形貌层为介电材料层。

上述的方法，其中，所述形貌层的厚度取值范围为300埃至4000埃。

上述的方法，其中，所述第一绝缘层的材料为二氧化硅，氮化硅，三氧化二坦或三氧化二铝中的一种。

上述的方法，其中，所述第一绝缘层的厚度取值范围为150埃至700埃。

上述的方法，其中，所述第二、第三绝缘层的材料为未掺杂的硅氧化物或掺杂氟的硅玻璃。

上述的方法，其中，所述形貌层和所述第一、第二金属层采用物理气相沉积法制作。

上述的方法，其中，所述第一、第二、第三绝缘层采用化学气相沉积法制作。

根据本发明的另一个方面，还公开一种包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其中，包括：

在一绝缘基底中设置有金属互连线及连接到金属互连线的金属接头，以及淀积在该基底上的一层第一阻挡层，第一阻挡层同时覆盖在金属互连线及金属接头上；

形成在第一阻挡层上的形貌层，在形貌层中形成多个凹槽；

覆盖在形貌层上的第一金属层，第一阻挡层的靠近形貌层的部分区域也被第一金属层所覆盖，同时第一金属层还覆盖在所述凹槽的底部和侧壁上；

依次覆盖在第一金属层上的第一绝缘层和第二金属层，并且第一金属层所包含的延伸结构不被第二金属层及第一绝缘层所覆盖；

其中，形貌层、第一、第二金属层和第一绝缘层与金属接头在垂直方向上没有交叠；

覆盖在所述第二金属层上的第二绝缘层，第一金属层所包含的延伸结构也被第二绝缘层所覆盖，同时第一阻挡层未被第一金属层及形貌层所覆盖的区域也被第二绝缘层所覆盖；

形成在第二绝缘层中接触第二金属层的第二类沟槽，并且第二类沟槽位于所述多个凹槽上方，侧壁及底部依次覆盖有第一金属层、第一绝缘层、第二金属层的凹槽均与第二类沟槽接触；

填充在第二类沟槽及凹槽中的金属材料；

覆盖在第二绝缘层和第二类沟槽中填充的金属材料上的一层第二阻挡层；

覆盖在第二阻挡层上的第三绝缘层；

形成在第三绝缘层顶部的多个第一类沟槽和至少一个第三类沟槽，并在第三类沟槽下方的第三绝缘层及第二阻挡层中形成有贯穿它们并接触第二类沟槽中所填充的金属材料的通孔，在至少一个第一类沟槽下方的第三绝缘层、第二阻挡层、第二绝缘层中形成有贯穿它们并接触延伸结构的通孔，在至少一个第一类沟槽下方的第三绝缘层、第二阻挡层、第二绝缘层、第一阻挡层中形成有贯穿它们并接触金属接头的通孔；

以及填充在第一类沟槽、第三类沟槽和通孔中的金属材料。

上述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其中，所述形貌层为金属材料层。

上述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其中，所述形貌层为介电材料层。

上述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其中，所述形貌层的厚度取值范围为300埃至4000埃。

上述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其中，所述第一绝缘层的材料为二氧化硅，氮化硅，三氧化二坦或三氧化二铝中的一种。

上述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其中，所述第一绝缘层的厚度取值范围为150埃至700埃。

上述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其中，所述第二、第三绝缘层的材料为未掺杂的硅氧化物或掺杂氟的硅玻璃。

相对现有技术，原本平面的电容基板构成的电容结构，被本发明有形貌状的电容基板所代替，增大了电容基板面积，从而增大了电容密度，还由于铜金属板的低电阻率提高了电容的品质因子Q，现有技术显示，品质因子Q与电阻R成反比。

利用本发明的电容结构和方法，可以非常有效的提高单位面积内的电容密度，可以提高电容密度，本发明的有益处是：

1.新结构所占晶片面积没有增加；

2.与传统工艺有很强的兼容性。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件。

图1示出了根据现有技术的，一种传统MIM（金属-绝缘层-金属）电容的结构示意图；

图2示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中淀积第一阻挡层后的结构示意图；

图3示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中淀积第一阻挡层后的结构示意图；

图4示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中淀积第一金属层后的结构示意图；

图5示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中淀积第一绝缘层后的结构示意图；

图6示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中淀积第二金属层后的结构示意图；

图7示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中刻蚀第二金属层、第一绝缘层和第一金属层后的结构示意图；

图8示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中淀积第二绝缘层后刻蚀形成第二类沟槽后的结构示意图；以及

图9示出了根据本发明的，一种增加半导体器件中MIM电容密度的方法中在通孔内填充金属后的结构示意图。

具体实施方式

以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明，并不用于限定本发明的保护范围。

依次参考图2至图9所示的根据本发明的方法多个步骤执行时的结构示意图。其中，图9所示的结构图为一种包含高密度MIM（金属-绝缘层-金属）电容的半导体器件。

如图2所示，在一种实施方式中，本发明所提供的一种提高半导体器件中MIM（金属-绝缘层-金属）电容密度的方法中，绝缘基底1通常作为半导体器件中的某一层间介质层（ILD），在绝缘基底1中通常是设置有未示意出的金属互连线，图2中所显示的连接到金属互连线的金属接头2可以是金属互联线的一部分片段，将金属接头2单独列出是为了便于后续叙述说明。先在该基底1上淀积一层第一阻挡层3，阻挡层3通常为刻蚀阻挡层（例如SiN），第一阻挡层3同时覆盖在金属互连线及金属接头2上。图2中，再淀积一层形貌层4覆盖在所述第一阻挡层上3，形貌层4既可以是金属材料层也可以是介电材料层，形貌层4可以采用物理气相沉积法制作，并且形貌层的厚度取值范围在300埃至4000埃之间。

参见图3所示，对形貌层4进行刻蚀，例如涂覆一层光阻（未示出）至形貌层4上，对光阻进行光刻工艺，形成光阻中的开口，通过开口对形貌层4进行刻蚀，本发明后续还涉及到很多刻蚀步骤，本领域技术人员可以结合现有技术实现，因此本说明书对刻蚀步骤的具体过程不再赘述。

在上述过程中，主要是在形貌层4中形成多个凹槽4A，并且对形貌层4与金属接头2在垂直方向上的交叠部分4'（如图2所示）附近的形貌层4区域进行刻蚀，以使得形貌层4与金属接头2在垂直方向上没有交叠，在一个具体实施例中，所述形貌层4可以采用例如：铝铜合金、坦、氮化坦或氮化钛中的任意一种金属材料，本领域技术人员也可以结合现有技术采用其他材料来替代，在此不予赘述。

根据需要，每一个凹槽4A的宽度可以不同，但要保证后续加工步骤中凹槽4A的宽度足够，使得每一个凹槽4A中能够淀积金属层、绝缘层和金属铜，另一方面，刻蚀形貌层4形成凹槽4A的过程中，可以如图3所示的刻蚀至第一阻挡层3，这样形成的凹槽4A的较深，为后续的淀积其他材料的步骤提供了更多的空间，在一个变化例中，凹槽4A的深度也可以根据需要加工，即对形貌层4进行刻蚀时不接触第一阻挡层3。

接着参考图4，在图4中，标示出了多个凹槽4A（图4中未标示）之间的经过刻蚀后剩余的形貌层的凸块，其中，第一凸块401、第二凸块402和第三凸块403均不与金属接头2在竖直方向上重合。淀积第一金属层5覆盖所述形貌层，其中，第一阻挡层3上的由于刻蚀形貌层4而被暴露的区域3A（参考图3，图4中未标示），也被第一金属层5所覆盖，同时第一金属层还覆盖在凹槽的底部和侧壁上，如图所示，第一金属层5覆盖在被刻蚀后剩余的形貌层上，在第一凸块401、第二凸块402和第三凸块403的顶部和侧壁上均有一层第一金属层5。

再看图5，在图5中，放大了第一凸块401和第二凸块402的距离，使得每一层结构更为清晰的展示，接着上述的步骤，此时淀积第一绝缘层6覆盖在所述第一金属层5上，这是现有技术，在此不予赘述。在一个具体实施例中，本发明所采用的第一绝缘层6的材料为二氧化硅，进一步地，第一绝缘层6也可以用氮化硅，三氧化二坦或三氧化二铝来代替。优选地，第一绝缘层6的厚度控制在150埃至700埃的范围内，使得第一绝缘层6的具有较薄的厚度。

之后的步骤如图6所示，淀积第二金属层7覆盖在所述第一绝缘层6上。这样，第二金属层7、第一绝缘层6和第一金属层5就形成了夹心结构，相比现有技术中的电容结构，参考图6可以发现，在相同的晶片面积中，本发明中第二金属层7、第一绝缘层6和第一金属层5所构成的电容密度更高。

然后，再对第二金属层7和第一绝缘层6与金属接头2在垂直方向上的交叠部分附近的第二金属层7和第一绝缘层6的区域进行刻蚀，使第二金属层7和第一绝缘层6与金属接头2在垂直方向上没有交叠，如图7所示，在一个实施例中，第二金属层7和第一绝缘层6的边缘是在同一个刻蚀步骤中完成的。

之后继续对第一金属层5与金属接头2在垂直方向上的交叠部分附近的第一金属层5的区域进行刻蚀，使第一金属层5与金属接头2在垂直方向上没有交叠，并形成第一金属层5所包含的不被第二金属层7及第一绝缘层6所覆盖的延伸结构501。

淀积第二绝缘层8覆盖所述第二金属层7，第一金属层5所包含的延伸结构501也被第二绝缘层8所覆盖，第一阻挡层3的由于刻蚀第一金属层5而被暴露的区域也被第二绝缘层8所覆盖，并且第二绝缘层8还填充在侧壁及底部依次覆盖有第一金属层5、第一绝缘层6、第二金属层7的所述凹槽4A中。

刻蚀第二绝缘层8，形成第二绝缘层8中接触第二金属层8的第二类沟槽822，第二类沟槽822形成在所述多个凹槽4A上方，并且凹槽4A中所填充的第二绝缘层8也被刻蚀掉，得到图7所示的结构。

接着，在第二类沟槽822及凹槽4A中填充金属材料12，所述金属材料12覆盖在所述第二金属层7的上方。

沉积一层第二阻挡层10覆盖在第二绝缘层8和第二类沟槽822中填充的金属材料12上；

继续沉积一层第三绝缘层11覆盖在第二阻挡层10上；

刻蚀第三绝缘层11及第二阻挡层10以形成贯穿它们并接触第二类沟槽822中所填充的金属材料12的通孔803，还包括刻蚀第三绝缘层11、第二阻挡层10、第二绝缘层8以形成贯穿它们并接触延伸结构501的通孔802，同时还包括刻蚀第三绝缘层11、第二阻挡层10、第二绝缘层8、第一阻挡层3以形成贯穿它们并接触金属接头2的通孔801；

最后，在上述通孔中填充金属材料9，完成金属连接的步骤，如图9所示，就得到了本发明的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件。

其中，金属材料9和金属材料12都采用铜，在填充的过程中，先在通孔和沟槽中依次淀积形成铜阻挡层和种子层（图中未示出），再进行铜电镀、研磨以去除多余的部分金属铜，金属铜的填充是现有技术，在此不予赘述。

进一步地，参考图8和图9，在一个具体实施例中，对于形成分别接触第二金属层7、延伸结构501、金属接头2的通孔的方法，包括以下步骤：

刻蚀第三绝缘层11，形成位于第三绝缘层11顶部的多个第一类沟槽811和至少一个第三类沟槽833，并在一些第一类沟槽811的底部刻蚀第三绝缘层11、第二阻挡层10、第二绝缘层8、第一阻挡层3以形成贯穿它们并接触金属接头2的通孔801；

在另一些第一类沟槽811的底部刻蚀第三绝缘层11、第二阻挡层10、第二绝缘层8以形成贯穿它们并接触延伸结构501的通孔802；

在第三类沟槽833的底部刻蚀第三绝缘层11及第二阻挡层10以形成贯穿它们并接触第二类沟槽822中所填充的金属材料12的通孔803；

并在通孔中填充金属材料的过程中，在第一类沟槽811、第三类沟槽833内也填充有金属材料9，之后对覆盖在第三绝缘层11上多余的金属材料9进行化学机械研磨。

在又一个变化例中，形成分别接触第二金属层7、延伸结构501、金属接头2的通孔的步骤之后，还包括以下步骤：

在第三绝缘层11的顶部进行刻蚀形成位于第三绝缘层11顶部的多个第一类沟槽811和至少一个第三类沟槽833；

并且至少一个第三类沟槽833与接触第二类沟槽822中所填充的金属材料12的通孔在垂直方向上交叠并连通，至少一个第一类沟槽811与接触延伸结构501的通孔在垂直方向上交叠并连通，至少一个第一类沟槽811与接触金属接头2的通孔在垂直方向上交叠并连通；

并在通孔中填充金属材料的过程中，在第一类沟槽811、第三类沟槽833内也填充有金属材料9，之后对覆盖在第三绝缘层11上多余的金属材料9进行化学机械研磨。

上述实施例中，第二绝缘层和第三绝缘层的材料采用未掺杂的硅氧化物或掺杂氟的硅玻璃，使得第二绝缘层具有良好的绝缘性。

在一个具体实施例中，所述形貌层4和所述第一金属层5、第二金属层7均采用物理气相沉积法制作。

而所述第一绝缘层6、所述第二绝缘层8和第三绝缘层11均采用化学气相沉积法制作。由于物理气相沉积法（PVD）和化学气相沉积法（CVD）的技术为本领域技术人员所掌握的，在此不予赘述。

在一个变化例中，以图6所示的结构作为参考，在对所述第二金属层7和第一绝缘层6的进行刻蚀时，涂覆一层光阻，例如光刻胶至第二金属层7上，，对光阻进行光刻工艺，形成光阻中的开口，通过开口对第二金属层7进行刻蚀，除去图6中，第二金属层7和第一绝缘层6位于金属接头2上方至第一凸块401上方之间的区域。这种情况适特别适用于当第一凸块401在竖直方向上与金属接头2靠近时，只有除去在第一凸块401靠近金属接头2一侧的第二金属层7和第一绝缘层6，延伸结构501才能有足够的长度用于实现后续的电连接。

如图9所示，在完成了根据本发明的方法来制作半导体，就得到了包含高密度MIM（金属-绝缘层-金属）电容的半导体器件。具体地，包括：

在一绝缘基底1中设置的金属互连线（图9中未示出）及连接到金属互连线的金属接头2，以及淀积在该基底上的一层第一阻挡层3，第一阻挡层同时覆盖在金属互连线及金属接头2上；形成在第一阻挡层3上的形貌层4，在形貌层4中形成多个凹槽4A；覆盖在形貌层4上的第一金属层5，第一阻挡层3的靠近形貌层4的部分区域也被第一金属层5所覆盖，同时第一金属层5还覆盖在所述凹槽4A的底部和侧壁上；依次覆盖在第一金属层5上的第一绝缘层6和第二金属层7，并且第一金属层5所包含的延伸结构501不被第二金属层7及第一绝缘层6所覆盖； 其中，形貌层4、第一金属层5、第二金属层7和第一绝缘层6与金属接头2在垂直方向上没有交叠；覆盖在所述第二金属层8上的第二绝缘层8，第一金属层5所包含的延伸结构501也被第二绝缘层8所覆盖，同时第一阻挡层3未被第一金属层5及形貌层4所覆盖的区域也被第二绝缘层8所覆盖，并且第二绝缘层8还填充在侧壁及底部依次覆盖有第一金属层5、第一绝缘层6、第二金属层7的所述凹槽4A中；形成在第二绝缘层8中接触第二金属层7的第二类沟槽822，并且第二类沟槽822位于所述多个凹槽4A上方，侧壁及底部依次覆盖有第一金属层5、第一绝缘层6、第二金属层7的凹槽4A均与第二类沟槽822接触；填充在第二类沟槽822及凹槽4A中的金属材料12；覆盖在第二绝缘层8和第二类沟槽822中填充的金属材料12上的一层第二阻挡层10；覆盖在第二阻挡层10上的第三绝缘层11；形成在第三绝缘层11顶部的多个第一类沟槽811和至少一个第三类沟槽833，并在第三类沟槽833下方的第三绝缘层11及第二阻挡层10中形成有贯穿它们并接触第二类沟槽822中所填充的金属材料12的通孔803，在至少一个第一类沟槽811下方的第三绝缘层11、第二阻挡层10、第二绝缘层8中形成有贯穿它们并接触延伸结构501的通孔802，在至少一个第一类沟槽811下方的第三绝缘层11、第二阻挡层10、第二绝缘层8、第一阻挡层3中形成有贯穿它们并接触金属接头2的通孔801；以及填充在第一类沟槽811、第三类沟槽833和通孔中的金属材料9。

在一个具体实施例中，所述形貌层4为金属材料层，具体地，形貌层4的材料用铝铜合金、坦、氮化坦或氮化钛中的任意一种。

在一个变化例中，形貌层4为介电材料层，与上述实施例不同的是，采用金属材料的形貌层4与覆盖在形貌层4上的第一金属层5共同构成了电容的下基板，而采用介电材料的形貌层4时，只有第一金属层5作为电容结构的下基板。在使用本发明的方法制造半导体时，可以根据具体需要来选择形貌层4的材料。

为了使得电容的密度有较大的提高，所述形貌层4的厚度取值范围为300埃至4000埃，这样的设计可以使得形貌结构更为明显。

进一步地，第一金属层5的材料可以选择坦或氮化坦，当形貌层4与第一金属层5的材料相同时，形貌层5和第一金属层5合为一体，相当于第一金属层5就是下表面平坦，上表面具有多个凹槽形状，其效果就是电容结构的下基板变厚。

在第一金属层5、第一绝缘层6和第二金属层7形成的电容结构中，所述第一绝缘层6的材料为二氧化硅，氮化硅，三氧化二坦或三氧化二铝中的一种，以保证第一绝缘层6的绝缘特性。

更进一步地，第一绝缘层6的厚度取值范围为150埃至700埃。

在一个实施例中，本发明中的第二绝缘层8和第三绝缘层11的材料采用未掺杂的硅氧化物或掺杂氟的硅玻璃。

相比原本平面的电容基板构成的电容结构，被本发明有形貌状的电容基板所代替，增大了电容基板面积，从而增大了电容密度，其中，金属材料12通常采用铜来制作形成铜金属板，由于铜金属板的低电阻率提高了电容的品质因子Q，现有技术显示，品质因子Q与电阻R成反比，通过这样的设计，可以大大的提高电容量。

本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (18)

1.一种增加半导体器件中MIM（金属-绝缘层-金属）电容密度的方法，其特征在于，包括以下步骤：

在一绝缘基底中设置有金属互连线及连接到金属互连线的金属接头，在该基底上淀积一层第一阻挡层，第一阻挡层同时覆盖在金属互连线及金属接头上；

淀积一层形貌层覆盖在所述第一阻挡层上，并对所述形貌层进行刻蚀，并在形貌层中形成多个凹槽，使形貌层与金属接头在垂直方向上没有交叠；

淀积第一金属层覆盖所述形貌层，第一阻挡层的由于刻蚀形貌层而被暴露的区域也被第一金属层所覆盖，同时第一金属层还覆盖在凹槽的底部和侧壁上；

淀积第一绝缘层覆盖在所述第一金属层上，并淀积第二金属层覆盖在所述第一绝缘层上；

对第二金属层和第一绝缘层与金属接头在垂直方向上的交叠部分附近的第二金属层和第一绝缘层区域进行刻蚀，使第二金属层和第一绝缘层与金属接头在垂直方向上没有交叠；

之后继续对第一金属层与金属接头在垂直方向上的交叠部分附近的第一金属层区域进行刻蚀，使第一金属层与金属接头在垂直方向上没有交叠，并形成第一金属层所包含的不被第二金属层及第一绝缘层所覆盖的延伸结构；

淀积第二绝缘层覆盖所述第二金属层，第一金属层所包含的延伸结构也被第二绝缘层所覆盖，第一阻挡层的由于刻蚀第一金属层而被暴露的区域也被第二绝缘层所覆盖，并且第二绝缘层还填充在侧壁及底部依次覆盖有第一金属层、第一绝缘层、第二金属层的所述凹槽中；

刻蚀第二绝缘层，形成第二绝缘层中接触第二金属层的第二类沟槽，第二类沟槽形成在所述多个凹槽上方，并且凹槽中所填充的第二绝缘层也被刻蚀掉；

在第二类沟槽及凹槽中填充金属材料；

沉积一层第二阻挡层覆盖在第二绝缘层和第二类沟槽中填充的金属材料上；

继续沉积一层第三绝缘层覆盖在第二阻挡层上；

刻蚀第三绝缘层及第二阻挡层以形成贯穿它们并接触第二类沟槽中所填充的金属材料的通孔，还包括刻蚀第三绝缘层、第二阻挡层、第二绝缘层以形成贯穿它们并接触延伸结构的通孔，同时还包括刻蚀第三绝缘层、第二阻挡层、第二绝缘层、第一阻挡层以形成贯穿它们并接触金属接头的通孔；

在通孔中填充金属材料。

2.如权利要求1所述的方法，其特征在于，形成分别接触第二类沟槽中所填充的金属材料、延伸结构、金属接头的通孔的方法，包括以下步骤：

刻蚀第三绝缘层，形成位于第三绝缘层顶部的多个第一类沟槽和至少一个第三类沟槽，并在一些第一类沟槽的底部刻蚀第三绝缘层、第二阻挡层、第二绝缘层、第一阻挡层以形成贯穿它们并接触金属接头的通孔；

在另一些第一类沟槽的底部刻蚀第三绝缘层、第二阻挡层、第二绝缘层以形成贯穿它们并接触延伸结构的通孔；

在第三类沟槽的底部刻蚀第三绝缘层及第二阻挡层以形成贯穿它们并接触第二类沟槽中所填充的金属材料的通孔；

并在通孔中填充金属材料的过程中，在第一类沟槽、第三类沟槽内也填充有金属材料，之后对覆盖在第三绝缘层上多余的金属材料进行化学机械研磨。

3.如权利要求1所述的方法，其特征在于，形成分别接触第二类沟槽中所填充的金属材料、延伸结构、金属接头的通孔的步骤之后，还包括以下步骤：

在第三绝缘层的顶部进行刻蚀形成位于第三绝缘层顶部的多个第一类沟槽和至少一个第三类沟槽；

并且至少一个第三类沟槽与接触第二类沟槽中所填充的金属材料的通孔在垂直方向上交叠并连通，至少一个第一类沟槽与接触延伸结构的通孔在垂直方向上交叠并连通，至少一个第一类沟槽与接触金属接头的通孔在垂直方向上交叠并连通；

并在通孔中填充金属材料的过程中，在第一类沟槽、第三类沟槽内也填充有金属材料，之后对覆盖在第三绝缘层上多余的金属材料进行化学机械研磨。

4.如权利要求1所述的方法，其特征在于，所述形貌层为金属材料层。

5.如权利要求1所述的方法，其特征在于，所述形貌层为介电材料层。

6.如权利要求4或5所述的方法，其特征在于，所述形貌层的厚度取值范围为300埃至4000埃。

7.如权利要求1所述的方法，其特征在于，所述第一绝缘层的材料为二氧化硅，氮化硅，三氧化二坦或三氧化二铝中的一种。

8.如权利要求6所述的方法，其特征在于，所述第一绝缘层的厚度取值范围为150埃至700埃。

9.如权利要求1所述的方法，其特征在于，所述第二、第三绝缘层的材料为未掺杂的硅氧化物或掺杂氟的硅玻璃。

10.如权利要求4所述的方法，其特征在于，所述形貌层和所述第一、第二金属层采用物理气相沉积法制作。

11.如权利要求1所述的方法，其特征在于，所述第一、第二、第三绝缘层采用化学气相沉积法制作。

12.一种包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其特征在于，包括：

在一绝缘基底中设置有金属互连线及连接到金属互连线的金属接头，以及淀积在该基底上的一层第一阻挡层，第一阻挡层同时覆盖在金属互连线及金属接头上；

形成在第一阻挡层上的形貌层，在形貌层中形成多个凹槽；

覆盖在形貌层上的第一金属层，第一阻挡层的靠近形貌层的部分区域也被第一金属层所覆盖，同时第一金属层还覆盖在所述凹槽的底部和侧壁上；

依次覆盖在第一金属层上的第一绝缘层和第二金属层，并且第一金属层所包含的延伸结构不被第二金属层及第一绝缘层所覆盖；

其中，形貌层、第一、第二金属层和第一绝缘层与金属接头在垂直方向上没有交叠；

覆盖在所述第二金属层上的第二绝缘层，第一金属层所包含的延伸结构也被第二绝缘层所覆盖，同时第一阻挡层未被第一金属层及形貌层所覆盖的区域也被第二绝缘层所覆盖；

形成在第二绝缘层中接触第二金属层的第二类沟槽，并且第二类沟槽位于所述多个凹槽上方，侧壁及底部依次覆盖有第一金属层、第一绝缘层、第二金属层的凹槽均与第二类沟槽接触；

填充在第二类沟槽及凹槽中的金属材料；

覆盖在第二绝缘层和第二类沟槽中填充的金属材料上的一层第二阻挡层；

覆盖在第二阻挡层上的第三绝缘层；

形成在第三绝缘层顶部的多个第一类沟槽和至少一个第三类沟槽，并在第三类沟槽下方的第三绝缘层及第二阻挡层中形成有贯穿它们并接触第二类沟槽中所填充的金属材料的通孔，在至少一个第一类沟槽下方的第三绝缘层、第二阻挡层、第二绝缘层中形成有贯穿它们并接触延伸结构的通孔，在至少一个第一类沟槽下方的第三绝缘层、第二阻挡层、第二绝缘层、第一阻挡层中形成有贯穿它们并接触金属接头的通孔；

以及填充在第一类沟槽、第三类沟槽和通孔中的金属材料。

13.如权利要求12所述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其特征在于，所述形貌层为金属材料层。

14.如权利要求12所述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其特征在于，所述形貌层为介电材料层。

15.如权利要求13或14所述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其特征在于，所述形貌层的厚度取值范围为300埃至4000埃。

16.如权利要求12所述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其特征在于，所述第一绝缘层的材料为二氧化硅，氮化硅，三氧化二坦或三氧化二铝中的一种。

17.如权利要求16所述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其特征在于，所述第一绝缘层的厚度取值范围为150埃至700埃。

18.如权利要求12所述的包含高密度MIM（金属-绝缘层-金属）电容的半导体器件，其特征在于，所述第二、第三绝缘层的材料为未掺杂的硅氧化物或掺杂氟的硅玻璃。

Images