CN103730459B - 高压集成电容器及其制造方法 - Google Patents
高压集成电容器及其制造方法 Download PDFInfo
- Publication number
- CN103730459B CN103730459B CN201310463826.7A CN201310463826A CN103730459B CN 103730459 B CN103730459 B CN 103730459B CN 201310463826 A CN201310463826 A CN 201310463826A CN 103730459 B CN103730459 B CN 103730459B
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- dielectric layer
- upper plate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title description 22
- 238000002161 passivation Methods 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/70—Energy storage systems for electromobility, e.g. batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种集成电路电容器,包括:具有内部集成电路结构的支撑层,支撑层包括下板;设置在支撑层上的焊盘;设置在支撑层上的上板,上板配置在下板的上方;介电层,至少其中的一部分介电层被布置在下板和上板之间;钝化层,其中的至少一部分钝化层覆盖上板的至少一部分和介电层的至少一部分,钝化层具有表面;从表面延伸穿过钝化层和介电层到焊盘的第一开口;从表面延伸穿过钝化层到上板的第二开口。本发明还涉及一种用于形成集成电路电容器的方法。
Description
技术领域
本发明涉及集成电容器及其方法。
背景技术
集成电容器适用于汽车应用,包括汽车隔离设备,该汽车隔离设备允许不同电压域之间电信号的安全传输。
更具体地,许多用于电动车和混合动力车(电驱动的车辆)的汽车应用需要高压信号隔离器,高压信号隔离器可以被集成在芯片上。该隔离器可以是单芯片或多芯片设计。本发明针对适用于这种汽车隔离应用的易于集成的高压电容器。本发明并不限于这样的应用,而是可以用在具有跨越不同电压域的电子信号的任何地方,如在海洋和航空应用中。
例如,信号电路可以在电路之间的信号路径上使用电容耦合从而彼此电位隔离。这样隔离的结果是,电路在独立的电压域中工作,该电压域通过共同的地电压电平不以彼此为参考。因此,不同的电压域之间可能会产生大的电压差。电位隔离被用于各种不同的应用中的这种不同的电压域之间发送信号。例如,可以在多个集成电路芯片中提供电位隔离,这些集成电路芯片可以位于同一封装中,或在不同的封装中。在使用电位隔离技术的集成电路之间可以传递信号。
一种电位隔离的方法是在两个电路之间的信号路径中使用电容器,从而在传输高频信号时阻止DC电压和减弱的低频信号。这种电容可以是集成电路的一部分,在集成电路制造过程中由金属1到金属5(或金属6)层形成。然而,对于一些应用,由于隔离的电压域之间可能出现大的电压差,可能是数千伏的瞬变,因此,相比采用该制造技术来实现,电容器需要具有更高的击穿电压。
此外,物理空间的限制可能使其难以在制造的集成电路中实现具有所需的击穿电压的电容器。
例如,平行板电容器可与集成电路(IC)中的其他的电路一起实现,该实现方法是使用多个金属层的IC制造的常规方法(例如,CMOS)。两个电容器板在IC的不同金属层中实现,并通过介电层隔开。所得到的平行板电容器的击穿电压部分取决于介电层的厚度。对于较高电压的应用,可以通过增加介电层的厚度以提供更大的击穿电压。然而,在一些CMOS工艺中是有限的,可以达到的介电层厚度的最大值限制在约5-10微米。对于某些应用,该厚度是不足以提供一种具备所需的击穿电压的电容器,以确保令人满意的操作。
发明内容
本发明描述了一种能够处理高压(几kV范围内的)的电容器及其制造方法。
此外,高压电容器的实现可以很容易通过在晶圆工艺中以相对简单的变化转变为处理较高的电压。
通过使用一个操作实现电容器的上极板和IC最上层的金属,可以将相应的额外的掩模步骤从两步减少为一步。
根据本发明,一种集成电路电容器包括支撑层,该支撑层具有内部的集成电路结构,该支撑层包括下板;设置在支撑层上的焊盘;设置在支撑层上的上板,上板被布置在下板上方;介电层,其中至少部分介电层被布置在上下板之间;和钝化层,至少部分钝化层覆盖上板的至少一部分和介电层的至少一部分。第一开口延伸穿过钝化层到焊盘,和第二开口延伸穿过钝化层到上板。
在某些情况下,集成电路电容器可以是这样的,即在侧视图方向,第一开口和第二开口是偏移的。
在某些情况下,集成电路电容器可以是这样的,支撑层通过具有最大介电层形成厚度的半导体工艺来形成;介电层的厚度大于最大的介电层形成厚度。
在某些情况下,集成电路电容器可以是这样的,钝化层的表面是平坦的。
一种汽车隔离器装置可以包括这样的集成电路电容器。
一种用于形成集成电路电容器的方法,包括:提供具有表面的支撑层,支撑层具有内部的集成电路结构,支撑层包括下板;提供在支撑层的部分表面上的焊盘;提供在支撑层和焊盘上的介电层,提供在部分介电层上的上板,提供在介电层和上板的钝化层,形成第一开口穿过钝化层和介电层以暴露焊盘的至少一部分表面;形成第二开口穿过钝化层,以暴露上板的至少一部分表面。
在某些情况下,在该方法中,形成第一和第二开口的步骤可以一起执行。
在某些情况下,在该方法中,当集成电路电容器在侧视图方向,第一和第二开口是偏移的。
在某些情况下,在该方法中,支撑层通过具有最大介电层形成厚度的半导体工艺来形成;介电层的厚度大于最大介电层形成厚度。
在某些情况下,在该方法中,提供上板的步骤包括金属沉积和构图。
在某些情况下,在该方法中,形成第一和第二开口的步骤都包括蚀刻。
在某些情况下,所述方法在顶金属蚀刻和去除工艺后执行,顶金属蚀刻和去除工艺完成支撑层的形成。
附图说明
下文中,参照在附图中示出的示例性实施例将更详细地描述本发明,这些描述是示例性的,并不是对本发明的限定。
图1是根据本发明的电容器的截面图;
图2是电容器的制造工艺的第一步的截面图;
图3是电容器的制造工艺的另一步骤的截面图;
图4是电容器的制造工艺的另一步骤的截面图;
图5是电容器的制造工艺的另一步骤的截面图。
具体实施方式
本发明涉及将高压电容器的制造集成到现有的集成电路制造工艺流程中。这是通过提供另外的绝缘层(电介质)和另一个上覆盖的金属层来实现,该金属层可以作为高压电容器的顶板。增加的绝缘层可以增加厚度,该厚度超过现有的IC制造工艺中绝缘层的厚度,从而可以提供具有足够高的击穿电压的电容器,以处理更高的电压,该电压高于使用常规的IC工艺制造的电容器的耐受电压。
增加的绝缘层的厚度可以增加到在很大程度上超过传统的IC制造工艺中的厚度。而且,所形成的电容器的顶层金属板只用作电容器极板,并且与下面的金属层没有任何连接。本发明的另一个好处是,绝缘层和顶板形成在现有的IC工艺步骤之后,这意味着这些较早的工艺步骤不会受到影响。
作为非限制性的例子,图1示出了根据本发明的电容器17。电容器17包括支撑层1。支撑层1包含下板3,位于多个IC层(图中未示出)中的一层,多个IC层通过传统的工艺预先形成。支撑层1的电气特性使支撑层1中的IC层和任何下面的电路(图中未示出)充分绝缘而不受到来自在支撑层1上形成的电元件的电场的不利影响,电元件将在下面描述。
下板3形成在支承层1中。并且,支撑层1和其内的下板3可以使用已知的5-金属工艺制作,其中下板3是金属5层的一部分。支撑层1使用内部的集成电路结构(图中未示出)制造。下板3可以在IC的任何标准的金属层中制造。本发明并不限于使用5-金属工艺制造的IC,它可以使用任何工艺制造的集成电路。
焊盘15形成在支撑层1上,焊盘15经由内部电路(图中未示出)电连接到下板3。优选地,焊盘15与下板3、上板7横向隔开足够的距离,以避免由于高压引起的任何问题,当电容器17充电时会出现高压。
接着,具有任何期望厚度和任何合适组成的介电层5形成于下板3和支撑层1上。或者,可以使用一堆不同类型的电介质,以优化设备的特性。由于此结构与支撑层1中的IC结构(可以包括标准CMOS元件)是去耦的,因此在可以使用的材料的选择和厚度上具有很大的灵活性。上板7,可以具有任何合适的类型、厚度和金属截面,形成在介电层5上,所以下板3和上板7和介电层5一起限定了电容器。优选地,上板7被布置成与下板3有大的重叠,从而最大限度地提高设备的电容(这被示于图1中,图1是截面图)。
钝化层9被形成在上板7上和介电层5的暴露部分上。钝化层的材料可以使用制造CMOS钝化层的材料。
开口11被形成为贯穿钝化层9、介电层5到下板3(为清楚起见,只有单个的开口11被示出,但可以理解的是,可以提供多个开口)。开口13被形成为贯穿钝化层9到上板7(为清楚起见,只有单个的开口13被示出,但可以理解的是,可以提供多个开口)。开口11和13可以通过任何适当的制造工艺来形成,例如湿法或干法蚀刻。由于开口11的深度超过开口13,因此它可能需要开始开口11早于开口13。开口11,13也可以由单独的蚀刻操作形成。虽然示于图1中的开口11和开口13是锥形的,但是可以提供其他形状的开口,如直边的或倒锥形的。此外,可以在开口11上执行非关键的回蚀,从而改变总的堆栈达到开口13上刻蚀的量。优选地,后者在钝化沉积之前完成,但在理论上,也可以在之后完成。与下板3和上板7的尺寸相比,开口11和13可以相对大,从而允许信号引线(未示出)可以很容易地结合到下板3和上板7(也可以使用其他合适的引线连接技术)。然后信号可以通过这些信号引线被发送到电容器17或从电容器17接收。
这种配置使电连接到下板3和上板7,以及所有其它焊盘,穿过钝化层9,而不穿过支撑层1和支撑层1下或中的任何电路。上述其它焊盘可用于支撑层1的IC元件中的电路。这种配置保护支撑层1和支撑层下或中的电路远离高压场,高压场可能出现在电容器17的下板3和上板7之间。
由于与下板3和上板7的电连接穿过覆盖的钝化层9,因此上板7阻止直接向下通向下板3。相反,焊盘15,与下板3电连接,被设置在与下板3(和相关联的开口11)横向偏移的位置。这允许与这些板电连接的开口13和11,分别被隔开而不互相干扰。上板7(和相关联的开口13)与焊盘15(和相关联的开口11)以足够的距离分隔开,该距离足以使这些结构中的介电层5的合适的部分允许电容器17在所期望的电压水平运作而不击穿。
在替代的配置中(未示出),焊盘15可以作为电容器的下板,在这种情况下,焊盘的一部分将在上板7的下面,一部分从上板7下面的部分延伸远离(作为非限制性示例的方式,该结构可以是哑铃形的)。焊盘15延伸到开口11下方的部分,由开口11露出,并允许在此与外部电接触。
电容器的下板3和上板7的每一个的尺寸、厚度和形状,以及介电层5和钝化层9的厚度可以按需要选择。通过非限制性示例的方式,优选能经受高压的元件。而且,可以根据预期的电压选择元件的厚度。这是很容易做到的,因为所需要的制造步骤与支撑层1的IC元件的工艺(例如,通过CMOS工艺)是分开的。电容器极板3和7可以以任何合适的材料形成,如典型的CMOS制造中的材料,例如,铝和铜,以及合适的阻挡层,等。同样,任何合适的介质材料可以用于介电层5,如氧化硅,氮化硅,和堆叠的多种材料。钝化层9可以从堆叠的氧化物,氮化物和含P层中通过常规的CMOS方式形成。
接着将描述如图1所示电容器的形成工艺。
如图2所示,提供具有内部集成的电路结构(图中未示出)的支撑层1。支撑层1可以使用传统的工艺,如5-金属层工艺形成。支撑层1,包括下板3,下板3优选地形成在普通的CMOS工艺产生的金属层中,例如,顶层金属。但可以使用其他较低的金属(即,金属层)。因此,图2示出了顶层金属蚀刻和去除后,在支撑层1中的下板3和支撑层1上的焊盘15的形成之后的5-金属工艺的最后的标准工艺步骤。为简单起见,未示出支撑层1的其他内部结构。如果需要,焊盘15可以使用导致支撑层1的传统工艺之后的工艺形成在支撑层1上。
接着,如图3所示,介电层5沉积在支撑层1的暴露部分和焊盘15上(以非限制性示例的方式,这可以通过沉积和/或随后的氧化步骤完成)。介电层5,然后被平坦化到所需要的厚度t。介电层5是不同于一般的氧化物堆栈的厚层(例如,氧化物)。当金属电容器以已知的方式形成在支撑层1中时(例如金属5(或金属6),到金属1电容器),一般的氧化物堆栈才会形成。这种步骤的结果是,在下板和上板之间将会出现附加的介电材料的厚度。
如图4所示,金属沉积步骤和随后的构图步骤提供上板7在介电层5之上。下板3、上板7和介电层5一起限定电容器。可选地,在这种状态下,部分或完整的氧化物蚀刻可以在焊盘15上执行,以便在后面的步骤中形成开口11。
然后,如图5所示,钝化层9形成在上板7上和介电层5的暴露部分上。钝化层9的上表面可能会影响下面的上板7的形状,也有可能不影响。
最后,分别形成从钝化层9的表面延伸到焊盘15和上板7的开口11和13。开口11和13的形成可以使用已知的蚀刻技术,或任何其它现有的合适的技术,或以后被称为选择性地除去材料的其它合适的技术。可以依次或同时形成开口11和13。开口11和13的形成导致焊盘15和上板7部分暴露。然后,用于设备操作的电信号的引线可以用现在已知的或以后发现的任何合适的方式连接到这些露出的部分。
如果需要,可以执行曝光步骤和附加的蚀刻工序(图中未示出)以减少覆盖在上板7上的钝化层9的部分的厚度。同样地,钝化层9可以被平坦化以具有平坦的表面。
电容器17的电特性,可以通过适当地选择介电层5的厚度t、介电层5形成材料以及下板3和上板7的几何形状来控制。例如,通过增加介电层5的厚度t(例如,通过增加在氧化步骤中的氧化层的厚度),可以增加电容器17的击穿电压。
通过这个工艺,所形成的高压电容器可以具有比使用支撑层1的金属1到金属5层所形成的电容器更高的击穿电压。
各种实施例参考特定的示例来描述。这些示例有助于本领域的普通技术人员形成对各种实施例清楚的理解并且实施各种实施例。然而,系统,结构和设备可以被构造成具有一个或多个实施例,以及可以根据一个或多个实施例来执行的方法的范围,不以任何方式局限于具体已提出的例子。与此相反,基于上述描述,相关技术领域的普通技术人员很容易意识到可以根据各种实施例实现许多其它的配置、布置和方法。
关于描述本发明中所使用的位置的指定,如顶部、底部,上部,下部,可以被理解的是,这些指定是参考相应的附图给出的,并且,如果在制造或操作过程中设备的方向改变,则其他的位置也可以相应改变。如上所述,这些位置关系的描述是为了清楚起见,而不是限制。
本发明的现有的描述是关于特定的实施例并参照某些附图,但本发明并不限于此,本发明仅由权利要求限定。所描述的附图仅是示意性的而非限制性的。在附图中,为说明目的,各种元素的尺寸可能被夸大了,而不是被描述到一个特定的范围内。其目的是为了本发明包括相关误差内的不重要的变化以及组件的特性和操作的模式。本发明涵盖不完美的实施。
除非从上下文清楚表明,否则在本发明中使用单数不一定排除复数,使用复数不一定排除单数。
凡在本说明书和权利要求书中使用的术语“包括”,它不排除其他元件或步骤。因此,术语“包括”不应该被解释为限于其后列出的项,它不排除其他元件或步骤,所以“一种设备包括项目A和B”的范围不应该限定为这种设备只包括组件A和B。上述描述表明,对于本发明,唯一有关的设备的组件是A和B。
Claims (12)
1.一种集成电路电容器,其特征在于,包括:
具有内部集成电路结构的支撑层,该支撑层包括下板;
直接设置在支撑层上的焊盘,从而支撑层和焊盘是接触的;
设置在支撑层上的上板,上板被布置在下板的上方;
介电层,至少一部分介电层被布置在下板和上板之间;
钝化层,至少一部分钝化层覆盖上板的至少一部分和介电层的至少一部分,钝化层具有表面;
从表面延伸穿过钝化层和介电层到焊盘的第一开口;以及
从表面延伸穿过钝化层到上板的第二开口;以及
其中所述焊盘与所述下板电连接。
2.根据权利要求1所述的集成电路电容器,其特征在于,在侧视方向上,第一开口和第二开口是偏移的。
3.根据权利要求1所述的集成电路电容器,其特征在于,
支撑层通过具有最大介电层形成厚度的半导体工艺来形成;
介电层的厚度大于最大介电层形成厚度。
4.根据权利要求1所述的集成电路电容器,其特征在于,钝化层的表面是平坦的。
5.一种汽车隔离器装置,其特征在于,包括权利要求1所述的集成电路电容器。
6.一种用于形成集成电路电容器的方法,其特征在于,包括:
提供具有表面的支撑层,该支撑层具有内部的集成电路结构,该支撑层包括下板;
提供直接设置在支撑层的部分表面上的焊盘从而支撑层和焊盘是接触的,其中所述焊盘和所述下板电连接;
提供在支撑层和焊盘上的介电层;
提供在部分介电层上的上板;
提供在介电层和上板上的钝化层;
形成第一开口,该第一开口穿过钝化层和介电层,以暴露焊盘的至少一部分表面;
形成第二开口,该第二开口穿过钝化层,以暴露上板的至少一部分表面。
7.根据权利要求6所述的方法,其特征在于,形成第一开口的步骤和形成第二开口的步骤一起执行。
8.根据权利要求6所述的方法,其中,在侧视方向上,第一开口和第二开口是偏移的。
9.根据权利要求6所述的方法,其特征在于,
支撑层通过具有最大介电层形成厚度的半导体工艺来形成;
介电层的厚度大于最大介电层形成厚度。
10.根据权利要求6所述的方法,其特征在于,提供上板的步骤包括金属沉积和沉积金属的图案化。
11.根据权利要求6所述的方法,其特征在于,形成第一开口和第二开口的步骤都包括蚀刻步骤。
12.根据权利要求6所述的方法,其特征在于,所述方法在顶金属蚀刻和去除工艺后执行,顶金属蚀刻和去除工艺完成支撑层的形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/648,882 US8957500B2 (en) | 2012-10-10 | 2012-10-10 | High-voltage integrated metal capacitor and fabrication method |
US13/648,882 | 2012-10-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103730459A CN103730459A (zh) | 2014-04-16 |
CN103730459B true CN103730459B (zh) | 2016-09-14 |
Family
ID=49150836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310463826.7A Active CN103730459B (zh) | 2012-10-10 | 2013-10-08 | 高压集成电容器及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8957500B2 (zh) |
EP (1) | EP2720236B1 (zh) |
CN (1) | CN103730459B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9525021B2 (en) | 2014-11-06 | 2016-12-20 | Texas Instruments Incorporated | Methods and apparatus for high voltage integrated circuit capacitors |
US9640607B2 (en) | 2015-03-04 | 2017-05-02 | Tower Semiconductor Ltd. | Die including a high voltage capacitor |
US9806148B2 (en) * | 2015-04-07 | 2017-10-31 | Texas Instruments Incorporated | Device isolator with reduced parasitic capacitance |
CN107331661B (zh) * | 2017-06-23 | 2020-05-15 | 上海集成电路研发中心有限公司 | 一种cmos兼容的温度探测器及其制造方法 |
US11049820B2 (en) * | 2018-07-30 | 2021-06-29 | Texas Instruments Incorporated | Crack suppression structure for HV isolation component |
US11469169B2 (en) | 2020-11-23 | 2022-10-11 | Globalfoundries Singapore Pte. Ltd. | High voltage decoupling capacitor and integration methods |
US11764273B2 (en) | 2021-06-01 | 2023-09-19 | Globalfoundries Singapore Pte. Ltd. | Semiconductor structures for galvanic isolation |
US11626366B2 (en) * | 2021-06-22 | 2023-04-11 | Silicon Laboratories Inc. | Shielding using layers with staggered trenches |
US11791379B2 (en) | 2021-12-16 | 2023-10-17 | Globalfoundries Singapore Pte Ltd | Galvanic isolation using isolation break between redistribution layer electrodes |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1474454A (zh) * | 2002-08-08 | 2004-02-11 | �����ɷ� | 具有金属-金属电容器的集成电路的结构及其形成方法 |
CN102456751A (zh) * | 2010-11-05 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 低成本金属-绝缘体-金属电容器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2781603B1 (fr) | 1998-07-21 | 2000-10-06 | St Microelectronics Sa | Procede de formation d'une capacite sur un circuit integre |
JP3939504B2 (ja) | 2001-04-17 | 2007-07-04 | カシオ計算機株式会社 | 半導体装置並びにその製造方法および実装構造 |
KR100505658B1 (ko) * | 2002-12-11 | 2005-08-03 | 삼성전자주식회사 | MIM(Metal-Insulator-Metal)커패시터를 갖는 반도체 소자 |
US7009406B2 (en) * | 2003-04-24 | 2006-03-07 | Delphi Technologies, Inc. | Arc fault detector and method |
JP4431747B2 (ja) | 2004-10-22 | 2010-03-17 | 富士通株式会社 | 半導体装置の製造方法 |
US20060186450A1 (en) * | 2005-02-24 | 2006-08-24 | Texas Instruments Inc. | Integrated high voltage capacitor and a method of manufacture therefor |
US7723201B2 (en) * | 2006-01-09 | 2010-05-25 | International Business Machines Corporation | Structure and method for making on-chip capacitors with various capacitances |
US7732889B2 (en) | 2007-05-24 | 2010-06-08 | Akros Silicon Inc. | Capacitor structure in a semiconductor device |
US8431463B2 (en) * | 2008-08-08 | 2013-04-30 | Texas Instruments Incorporated | Capacitor contact formed concurrently with bond pad metallization |
US20100224960A1 (en) | 2009-03-04 | 2010-09-09 | Kevin John Fischer | Embedded capacitor device and methods of fabrication |
-
2012
- 2012-10-10 US US13/648,882 patent/US8957500B2/en active Active
-
2013
- 2013-09-11 EP EP13183995.3A patent/EP2720236B1/en active Active
- 2013-10-08 CN CN201310463826.7A patent/CN103730459B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1474454A (zh) * | 2002-08-08 | 2004-02-11 | �����ɷ� | 具有金属-金属电容器的集成电路的结构及其形成方法 |
CN102456751A (zh) * | 2010-11-05 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 低成本金属-绝缘体-金属电容器 |
Also Published As
Publication number | Publication date |
---|---|
EP2720236B1 (en) | 2016-08-24 |
EP2720236A1 (en) | 2014-04-16 |
US8957500B2 (en) | 2015-02-17 |
CN103730459A (zh) | 2014-04-16 |
US20140097516A1 (en) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103730459B (zh) | 高压集成电容器及其制造方法 | |
TWI818663B (zh) | 金屬-絕緣層-金屬電容結構與其形成方法 | |
US8841749B2 (en) | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method | |
US8693163B2 (en) | Cylindrical embedded capacitors | |
US8309402B2 (en) | Method of fabricating oxide material layer with openings attached to device layers | |
US9472504B2 (en) | Semiconductor having a high aspect ratio via | |
US7943476B2 (en) | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area | |
CN103855157B (zh) | Mim电容器及其制造方法 | |
US10141394B2 (en) | Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof | |
US10290576B2 (en) | Stress reduction apparatus with an inverted cup-shaped layer | |
CN102420102B (zh) | 一种形成mim电容器结构的方法及mim电容器 | |
US9842774B1 (en) | Through substrate via structure for noise reduction | |
US8269316B2 (en) | Silicon based substrate and manufacturing method thereof | |
US10475878B2 (en) | BEOL capacitor through airgap metallization | |
KR20090064663A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
US20100052095A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
US11469169B2 (en) | High voltage decoupling capacitor and integration methods | |
US7916449B2 (en) | Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures | |
CN108122894B (zh) | 改善mim电容器电弧放电缺陷的方法 | |
TWI509761B (zh) | 矽基基板及其製作方法 | |
CN102420103A (zh) | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 | |
US20070132055A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20150111423A (ko) | 반도체 소자 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |