CN102420104B - 一种mim(金属-绝缘层-金属)电容制作方法 - Google Patents
一种mim(金属-绝缘层-金属)电容制作方法 Download PDFInfo
- Publication number
- CN102420104B CN102420104B CN2011101506977A CN201110150697A CN102420104B CN 102420104 B CN102420104 B CN 102420104B CN 2011101506977 A CN2011101506977 A CN 2011101506977A CN 201110150697 A CN201110150697 A CN 201110150697A CN 102420104 B CN102420104 B CN 102420104B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- etching
- metallic copper
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MIM(金属-绝缘层-金属)电容制作方法,通过用铜金属来制作MIM金属板,来降低电阻以实现电容品质因子的提高,同时,保证这种MIN电容拥有很小的尺寸,以解决因为现有技术中采用TaN来制作电容而影响电容的品质因子的问题,避免TaN电阻值过高的缺陷。通过本发明所公开的方法能够制造出符合小尺寸要求的高品质电容。
Description
技术领域
本发明涉及半导体集成电路制造领域,尤其涉及一种MIM(金属-绝缘层-金属)电容制作方法。
背景技术
随着半导体集成电路制造技术的不断进步,性能不断提升的同时也伴随着器件小型化,微型化的进程。越来越先进的制程,要求在尽可能小的区域内实现尽可能多的器件,获得尽可能高的性能。
电容器是集成电路中的重要组成单元,广泛运用于存储器,微波,射频,智能卡,高压和滤波等芯片中。随着芯片尺寸的减少,以及性能对大电容的需求,如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。
目前最常用的电容结构是,结构如图1所示的单层电容器,金属-绝缘层-金属(Metal Insulator Metal;MIM)的平板电容模型。其中,101为上金属层,102为下金属层,绝缘层102夹在上金属层101和下金属层102之间,铜200如图1填充后作为电极,由此形成了传统工艺的MIM结构。
具体地,例如一种目前典型的电容器结构是由铜金属层-氮化硅介质层-坦金属层的三明治结构。下金属板一般用铝和TaN来制作,上金属板一般用Ta或TaN来制作,由于TaN的电阻极高,这样会影响电容的品质因子。
因此,提供一种能够生产出具有良好品质因子的MIM(金属-绝缘层-金属)电容的方法就显得尤为重要了。
发明内容
本发明的目的是解决因为采用TaN来制作电容而影响电容的品质因子的问题,避免TaN电阻值过高的缺陷。
本发明公开一种MIM(金属-绝缘层-金属)电容制作方法,其中,包括如下步骤:
在形成有金属铜区域的硅基底上依次淀积第一刻蚀阻挡层和第一介质层;
刻蚀所述第一介质层形成第一沟槽;
淀积第一金属铜304及第一种子层覆盖所述第一沟槽,并在第一沟槽中填充第一金属铜,之后进行平坦化;
在第一金属铜和所述第一介质层上依次形成第一金属层,绝缘层和第二金属层;
刻蚀第二金属层和绝缘层,保留位于第一金属铜及第一金属层上方的部分第二金属层和绝缘层;
之后刻蚀第一金属层,保留位于第一金属铜上方的部分第一金属层,所保留的第一金属层区域尺寸大于所保留的第二金属层或绝缘层的尺寸;
淀积第二介质层覆盖所述第一介质层、第二金属层和第一金属层;
刻蚀所保留的第二金属层和绝缘层上方的第二介质层形成第二沟槽;
淀积第二铜阻挡层及第二种子层覆盖所述第二沟槽,并在第二沟槽中填充第二金属铜,之后进行平坦化;
在第二金属铜和所述第二介质层上依次形成第二刻蚀阻挡层和第三介质层;
分别在金属铜区域、保留的第一金属层延伸出至第一金属铜之外的区域、以及第二金属铜各自的上方,并且位于第三介质层中刻蚀出多个沟槽;
在所述多个沟槽中分别形成接触通孔;
淀积第三铜阻挡层及第三种子层覆盖所述接触通孔和沟槽,并在所述接触通孔和沟槽中填充第三金属铜,之后进行平坦化。
上述的制作方法,其中,刻蚀所述第一介质层形成第一沟槽的步骤中,刻蚀深度至所述第一刻蚀阻挡层。
上述的制作方法,其中,刻蚀所保留的第二金属层和绝缘层上方的第二介质层形成第二沟槽的步骤中,刻蚀深度至所述第二金属层。
上述的制作方法,其中,所述第一金属层与所述第二金属层的材料为钽,氮化钽或氮化钛中的一种。
上述的制作方法,其中,所述第一金属层与所述第二金属层的厚度取值范围为200埃~1000埃。
上述的制作方法,其中,所述绝缘层的的材料为二氧化硅,氮化硅,三氧化二钽或三氧化二铝中的一种。
上述的制作方法,其中,所述绝缘层的的厚度取值范围为150埃~700埃。
上述的制作方法,其中,所述第一介质层、第二介质层和第三介质层的材料为未掺杂硅玻璃、掺氟硅玻璃或其他低K值材料。
上述的制作方法,其中,所述第一介质层,所述第二介质层和所述第三介质层的厚度取值范围为1000埃~15000埃。
本发明通过用铜金属来制作MIM金属板,来降低电阻以实现电容品质因子的提高,同时,保证这种MIN电容拥有很小的尺寸。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。在附图中,为清楚明了,放大了部分部件。
图1示出了根据现有技术,一种MIM(金属-绝缘层-金属)的器件剖视图;
图2示出了根据本发明,一种MIM(金属-绝缘层-金属)电容制作方法的流程图;以及
图3至图14示出了根据本发明的,一种MIM(金属-绝缘层-金属)电容制作过程的结构示意图。
具体实施方式
以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明,并不用于限定本发明的保护范围。
本发明的电容是在半导体基底上制作的,优选地,采用硅晶圆片作为硅基底,结合图2所述的一种MIM(金属-绝缘层-金属)电容制作方法的流程图,和图3至图14示出了根据本发明的,一种MIM(金属-绝缘层-金属)电容制作过程的结构示意图对本发明的方法做详细举例说明。
由于本发明的方法所涉及的刻蚀工艺为现有技术,其中包括涂光刻胶、光刻、刻蚀、去胶的步骤,这些工艺步骤均为本领域技术人员所掌握,因此在本说明书中不再展开叙述,说明书中所指的刻蚀操作方法应该理解为整个的刻蚀工艺步骤,本领域技术人员可结合现有技术实现,在此不予赘述。
首先,执行步骤S210,在形成有金属铜区域的硅基底上依次淀积第一刻蚀阻挡层和第一介质层,如图3所示,硅基底100的上表面上淀积有第一刻蚀阻挡层301,第一刻蚀阻挡层301在后续工艺步骤中起保护层的作用,金属铜200位于硅基底100中,由第一刻蚀阻挡层301所覆盖,再参考图4,第一介质层302淀积在第一刻蚀阻挡层301上,优选的,第一介质层302的厚度比第一刻蚀阻挡层301的厚度更厚。
再执行步骤S211,刻蚀所述第一介质层形成第一沟槽,具体地,图5中所示的第一沟槽303深度至第一刻蚀阻挡层301,在步骤S211中,刻蚀吃穿第一介质层302至第一刻蚀阻挡层301。其中,第一沟槽303和金属铜200在竖直方向上无重叠区域。
然后执行步骤S212,淀积第一金属铜304及第一种子层覆盖所述第一沟槽,并在第一沟槽中填充第一金属铜,之后进行平坦化,图6为执行步骤S212后的剖视图,第一金属铜304淀积在所述第一沟槽(图6中未标示)中,第一介质层302在平坦化制程中去除顶上薄薄一层,图中并未标示第一金属铜304及第一种子层,这是因为这两层很薄,在沟槽中形成铜阻挡层及种子层后填充金属铜是本领域技术人员所掌握的现有技术,在此不予赘述。
此时可以进行步骤S213,在第一金属铜和所述第一介质层上依次形成第一金属层,绝缘层和第二金属层,形成图7所示的剖视图,其中,第一金属层401上为绝缘层402,绝缘层402上是第二金属层403,构成夹心结构,此时,第一金属层401、绝缘层402和第二金属层403在竖直方向上覆盖金属铜200和第一金属铜304。
下面的步骤是处理第一金属层401、绝缘层402和第二金属层403在竖直方向上覆盖金属铜200的区域,还要处理掉部分绝缘层402和部分第二金属层403在竖直方向上覆盖第一金属层401的区域,这样使得金属铜200和第一金属层401能够在后续步骤中能够通过打开其上方区域进行电学连接。
因此,在上述步骤S213后继续执行步骤S214,刻蚀第二金属层和绝缘层,保留位于第一金属铜及第一金属层上方的部分第二金属层和绝缘层;之后执行步骤S215,刻蚀第一金属层,保留位于第一金属铜上方的部分第一金属层,所保留的第一金属层区域尺寸大于所保留的第二金属层或绝缘层的尺寸。也就是先刻蚀第二金属层403和绝缘层402,然后刻蚀第一金属层401,其中,第二金属层403和绝缘层402同一个刻蚀步骤中进行,使得第二金属层403和绝缘层402的长度相同。具体地,先参考图8,绝缘层402和第二金属层403经过刻蚀后变短,图8中的第一金属层401尚未被刻蚀,所以,图8中的第一金属层401仍然在竖直方向上覆盖金属铜200,而金属铜200相对被刻蚀变短后的绝缘层402和第二金属层403,在竖直方向上至少露出金属铜200的部分区域。再看图9,进一步刻蚀第一金属层401,使位于第一金属层401下方的金属铜200在竖直方向至少露出部分。
接着,执行步骤S216,淀积第二介质层覆盖所述第一介质层、第二金属层和第一金属层;再执行步骤S217,刻蚀所保留的第二金属层和绝缘层上方的第二介质层形成第二沟槽,以形成图10所示的剖面图。第二介质层404的厚度比第一介质层302的厚度厚,其中,在第二介质层404中对应第二金属层403的位置刻蚀第二沟槽405,使得第二金属层403上表面暴露。
这是,再执行步骤S218,淀积第二铜阻挡层及第二种子层覆盖所述第二沟槽,并在第二沟槽中填充第二金属铜,之后进行平坦化。参考图11,第二金属铜406淀积在第二沟槽405(图11中未标示)中,由于S217这一步骤和上述的第一金属铜304形成的步骤类似,前述已经作了相应说明,在此不予赘述。
再执行步骤S219,在第二金属铜和所述第二介质层上依次形成第二刻蚀阻挡层和第三介质层;如图12所示,第二刻蚀阻挡层407在第三介质层408下,第二刻蚀阻挡层407覆盖第二介质层404和第二金属铜406,第二刻蚀阻挡层407和第一刻蚀阻挡层301一样也起保护层的作用。
在步骤S219完成后,执行步骤S220,分别在金属铜区域、保留的第一金属层延伸出至第一金属铜之外的区域、以及第二金属铜各自的上方,并且位于第三介质层中刻蚀出多个沟槽。在这一步骤中,应该先在第三介质层408中对应金属铜200、第一金属层401和第二金属铜406上方的位置刻蚀形成若干沟槽,所述沟槽用于填充金属形成电极,如图13中,第三介质层408中刻蚀有3个沟槽,其中,第一上沟槽501位于金属铜200的正上方,第二上沟槽502位于第一金属层401的正上方,第三上沟槽503位于第二金属铜406的正上方。
在形成沟槽的基础上,继续刻蚀形成接触孔,执行步骤221,在所述多个沟槽中分别形成接触通孔。如图所示,第一接触孔601连接金属铜200和第一上沟槽501,第二接触孔602连接第一金属层401和第二上沟槽502,第三接触孔603连接第二金属铜406和第三上沟槽503。
最后,就执行步骤S222,淀积第三铜阻挡层及第三种子层覆盖所述接触通孔和沟槽,并在所述接触通孔和沟槽中填充第三金属铜,之后进行平坦化。在这个步骤中只要用第三金属铜701填充满上述的第一接触孔601、第一上沟槽501;第二接触孔602、第二上沟槽502;以及第三接触孔603、第三上沟槽503,使得金属铜200、第一金属层401和第二金属铜406与填充的铜接触实现电连接即可得到图14所示的剖面图,其中,第三金属铜701也是参考第一金属铜304的填充方法。
优选地,刻蚀所述第一介质层形成第一沟槽的步骤中,刻蚀深度至第一刻蚀阻挡层301,不吃穿第一刻蚀阻挡层301。
类似的,刻蚀所保留的第二金属层和绝缘层上方的第二介质层形成第二沟槽的步骤中,也可以是将刻蚀深度刻至第二金属层403,不吃穿第二金属层403。
根据本发明的目的,第一金属层401与第二金属层403的材料采用钽,氮化钽或氮化钛中的一种。在本发明中,采用低电阻材料可以避免金属层电极电阻过高。
更为具体地,第一金属层401与第二金属层406的厚度取值范围为200埃~1000埃,以保证MIM电容具有可靠厚度的金属板。
更进一步地,绝缘层402的的材料采用二氧化硅,氮化硅,三氧化二钽或三氧化二铝中的一种,以用于在上下两金属层中起绝缘作用。
在上述的实施例中,绝缘层402的的厚度取值范围可以是150埃~700埃中的任意一个取值,绝缘层402的具体厚度可以根据第一金属层401和第二金属层403的厚度决定,这样的变化并不会影响本发明的实施。
由于本发明将介质层分为3层描述,其中,第一介质层302、第二介质层404和第三介质层408材料可以根据需要选择低K值材料,例如未掺杂硅玻璃、掺氟硅玻璃,也可以是其他低K值材料,第一介质层302、第二介质层404和第三介质层408只是方便参考附图做描述,这3层介质层的材料可以采用同一种。
相应地,第一介质层302,第二介质层404和第三介质层408的厚度取值范围为1000埃~15000埃,这三层介质层的厚度只要满足刻蚀工艺和金属填充的需要即可。
本领域技术人员应该理解,本领域技术人员结合现有技术以及上述实施例可以实现所述变化例,在此不予赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种MIM(金属-绝缘层-金属)电容制作方法,其特征在于,包括如下步骤:
在形成有金属铜区域的硅基底上依次淀积第一刻蚀阻挡层和第一介质层;
刻蚀所述第一介质层形成第一沟槽;
淀积第一铜阻挡层及第一种子层覆盖所述第一沟槽,并在第一沟槽中填充第一金属铜,之后进行平坦化;
在第一金属铜和所述第一介质层上依次形成第一金属层,绝缘层和第二金属层;
刻蚀第二金属层和绝缘层,保留位于第一金属铜及第一金属层上方的部分第二金属层和绝缘层;
之后刻蚀第一金属层,保留位于第一金属铜上方的部分第一金属层,所保留的第一金属层区域尺寸大于所保留的第二金属层或绝缘层的尺寸;
淀积第二介质层覆盖所述第一介质层、第二金属层和第一金属层;
刻蚀所保留的第二金属层和绝缘层上方的第二介质层形成第二沟槽;
淀积第二铜阻挡层及第二种子层覆盖所述第二沟槽,并在第二沟槽中填充第二金属铜,之后进行平坦化;
在第二金属铜和所述第二介质层上依次形成第二刻蚀阻挡层和第三介质层;
分别在金属铜区域、保留的第一金属层延伸出至第一金属铜之外的区域、以及第二金属铜各自的上方,并且位于第三介质层中刻蚀出多个沟槽;
在所述多个沟槽中分别形成接触通孔;
淀积第三铜阻挡层及第三种子层覆盖所述接触通孔和沟槽,并在所述接触通孔和沟槽中填充第三金属铜,之后进行平坦化。
2.根据权利要求1所述的制作方法,其特征在于,刻蚀所述第一介质层形成第一沟槽的步骤中,刻蚀深度至所述第一刻蚀阻挡层。
3.根据权利要求1或2所述的制作方法,其特征在于,刻蚀所保留的第二金属层和绝缘层上方的第二介质层形成第二沟槽的步骤中,刻蚀深度至所述第二金属层。
4.根据权利要求3所述的制作方法,其特征在于,所述第一金属层与所述第二金属层的材料为钽,氮化钽或氮化钛中的一种。
5.根据权利要求3所述的制作方法,其特征在于,所述第一金属层与所述第二 金属层的厚度取值范围为200埃~1000埃。
6.根据权利要求3所述的制作方法,其特征在于,所述绝缘层的的材料为二氧化硅,氮化硅,三氧化二钽或三氧化二铝中的一种。
7.根据权利要求3所述的制作方法,其特征在于,所述绝缘层的厚度取值范围为150埃~700埃。
8.根据权利要求3所述的制作方法,其特征在于,所述第一介质层、第二介质层和第三介质层的材料为未掺杂硅玻璃、掺氟硅玻璃或其他低K值材料。
9.根据权利要求3所述的制作方法,其特征在于,所述第一介质层,所述第二介质层和所述第三介质层的厚度取值范围为1000埃~15000埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101506977A CN102420104B (zh) | 2011-06-07 | 2011-06-07 | 一种mim(金属-绝缘层-金属)电容制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101506977A CN102420104B (zh) | 2011-06-07 | 2011-06-07 | 一种mim(金属-绝缘层-金属)电容制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102420104A CN102420104A (zh) | 2012-04-18 |
CN102420104B true CN102420104B (zh) | 2013-12-04 |
Family
ID=45944450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101506977A Active CN102420104B (zh) | 2011-06-07 | 2011-06-07 | 一种mim(金属-绝缘层-金属)电容制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102420104B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102800568B (zh) * | 2012-09-11 | 2016-01-20 | 上海华力微电子有限公司 | 提高mom电容密度的方法 |
CN102903611B (zh) * | 2012-09-19 | 2018-06-22 | 上海集成电路研发中心有限公司 | 一种金属-介质-金属电容及其制造方法 |
CN102881561B (zh) * | 2012-10-09 | 2015-06-17 | 上海华力微电子有限公司 | 一种提高mom电容密度的方法 |
CN102931051B (zh) * | 2012-10-09 | 2016-02-03 | 上海华力微电子有限公司 | 提高mom电容密度的方法 |
CN103311181B (zh) * | 2013-06-03 | 2016-02-03 | 上海华力微电子有限公司 | 改善金属层-绝缘介质层-金属层失配参数的方法 |
CN103346081B (zh) * | 2013-06-03 | 2016-05-04 | 上海华力微电子有限公司 | 一种消除金属层-绝缘层-金属层之钻蚀的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1639861A (zh) * | 2001-08-29 | 2005-07-13 | 自由度半导体公司 | 用于制作mim电容器的方法 |
CN101192513A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器及其制造方法 |
CN101364532A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、半导体器件及其制造方法 |
JP2009141237A (ja) * | 2007-12-10 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003264235A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-06-07 CN CN2011101506977A patent/CN102420104B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1639861A (zh) * | 2001-08-29 | 2005-07-13 | 自由度半导体公司 | 用于制作mim电容器的方法 |
CN101192513A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器及其制造方法 |
CN101364532A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、半导体器件及其制造方法 |
JP2009141237A (ja) * | 2007-12-10 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102420104A (zh) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102420104B (zh) | 一种mim(金属-绝缘层-金属)电容制作方法 | |
US7479424B2 (en) | Method for fabricating an integrated circuit comprising a three-dimensional capacitor | |
US9006061B2 (en) | Vertical metal insulator metal capacitor | |
US7282419B2 (en) | Thin-film capacitor device, mounting module for the same, and method for fabricating the same | |
US9054225B2 (en) | Integrated capacitor having a non-uniform thickness | |
US7557423B2 (en) | Semiconductor structure with a discontinuous material density for reducing eddy currents | |
KR20020077923A (ko) | 금속-절연체-금속 커패시터를 포함하는 집적 소자 | |
US8327523B2 (en) | High density planarized inductor and method of making the same | |
US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
KR100836757B1 (ko) | 커패시터가 구비된 반도체 장치 및 그 제조 방법 | |
CN101378085B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
CN102437015B (zh) | 一种增加半导体器件中mim电容密度的方法及其结构 | |
KR100478497B1 (ko) | 반도체 소자의 제조 방법 | |
US7916449B2 (en) | Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures | |
JP2009182188A (ja) | チップコイルおよびその製造方法 | |
CN102420110B (zh) | 一种提高半导体器件中mim电容密度的方法及其器件 | |
KR100515378B1 (ko) | 박막 커패시터 제조 방법 | |
CN111403602A (zh) | 垂直电容器结构、电容器组件,以及制造所述垂直电容器结构的方法 | |
CN102446891B (zh) | 一种金属-氧化物-金属电容的制作方法 | |
CN102446895B (zh) | 一种金属-氧化物-金属电容及其制作方法 | |
JP2006339383A (ja) | 半導体装置およびその製造方法 | |
CN212676255U (zh) | 半导体器件 | |
KR20050059712A (ko) | Mim 캐패시터 형성방법 | |
KR100946139B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
CN102446894B (zh) | 一种高性能金属-氧化物-金属电容及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |