CN107622995B - 功率器件、mim电容及其制备方法 - Google Patents

Abstract

本发明公开了一种功率器件、MIM电容及其制备方法。制备方法包括，在所述第一通孔和所述上极板之间设置第一氮化硅层，在所述第二通孔和所述下极板之间设置第二氮化硅层。本发明解决了MIM电容容易漏电的问题，MIM电容的击穿电压和可靠性大大提高。

Description

功率器件、MIM电容及其制备方法

技术领域

本发明涉及半导体技术领域，特别涉及一种功率器件、MIM电容及其制备方法。

背景技术

目前，在半导体器件尤其是在高频器件中，通常会选用MIM电容器。在有些功率器件中，由于要同时满足高电压和低电容高频应用，对后段金属层和MIM电容介质的厚度有较高要求。为了能够承受大电流，金属层的厚度需要达到几个微米，为了能够耐高压，MIM电容介质的厚度需要达到几千埃米。

现有技术中，金属层溅射时的工艺温度一般在300℃及以上(硅片基座温度)，金属层表面会比较粗糙，有些地方甚至出现比较严重的凹凸。如果在这样的底层金属层(下极板)上形成MIM电容结构，后续MIM介质，MIM上极板，钨通孔形貌都会受底层金属表面的影响，在有凹凸的地方钨通孔蚀刻速率不同导致尖刺，尖刺部分会穿通上极板进入MIM介质，引起MIM漏电，导致低击穿电压和可靠性问题(早期失效)。参见图1(a)和图1(b)，图1(a)为采用现有技术的制备方法制得的MIM底层金属，上表面有明显的凹凸处。图1(b)为MIM结构形成后，由于下层金属表面凹凸不平引起MIM钨通孔形成尖刺。对其进行fullmap测试，MIM电容在50偏压下的漏电(A)的测试数据和在10微安电流下的击穿电压(V)的测试数据参见如图2(a)和图2(b)所示，可见在尖刺严重的地方MIM将不能承受高压，出现漏电，其击穿电压明显降低。

发明内容

本发明要解决的技术问题是为了克服现有技术中MIM电容的制备方法容易导致MIM电容漏电，引起低击穿电压和可靠性问题的缺陷，提供一种功率器件、MIM电容及其制备方法。

本发明是通过下述技术方案来解决上述技术问题：

一种MIM电容的制备方法，所述MIM电容包括：第一通孔、第二通孔、上极板和下极板，所述第一通孔位于所述上极板的上方，所述第二通孔位于所述下极板的上方，所述制备方法包括：在所述第一通孔和所述上极板之间设置第一氮化硅层，在所述第二通孔和所述下极板之间设置第二氮化硅层。

较佳地，所述制备方法包括以下步骤：

S1、采用溅射工艺在衬底上形成所述下极板；所述下极板包括第一区域和第二区域；

S2、在所述第一区域依次沉积第一介质层和所述上极板；

S3、在所述上极板上沉积所述第一氮化硅层，在所述第二区域沉积所述第二氮化硅层；

S4、分别在所述第一氮化硅层、所述第二氮化硅层、所述上极板和所述第二区域沉积第二介质层；

S5、在所述第二介质层中形成所述第一通孔和所述第二通孔。

较佳地，步骤S1中溅射温度为：230℃-270℃。

较佳地，所述第一氮化硅层的横截面积小于所述上极板的横截面积，且大于等于所述第一通孔的横截面积；

所述第二氮化硅层的横截面积小于所述第二区域的面积，且大于等于所述第二通孔的横截面积。

较佳地，步骤S5之后，所述制备方法还包括：

S6、在所述第一通孔和所述第二通孔中填充导电材料；

S7、在所述第一通孔上方沉积第一金属层，在所述第二通孔上方沉积第二金属层。

本发明还提供一种MIM电容，所述MIM电容包括：第一通孔、第二通孔、下极板和上极板，所述第一通孔位于所述上极板的上方，所述第二通孔位于所述下极板的上方，所述第一通孔与所述上极板之间设有第一氮化硅层，所述第二通孔与所述下极板之间设有第二氮化硅层。

较佳地，所述MIM电容还包括：衬底、第一介质层和第二介质层；所述下极板包括第一区域和第二区域；

所述下极板位于所述第二介质层和所述衬底之间；

所述第二介质层的底部设有凹槽，所述凹槽位于所述第一区域的上方；

所述第一介质层和所述上极板均设于所述凹槽中，且所述第一介质层位于所述上极板和所述下极板之间；

所述第一通孔和所述第二通孔均位于所述第二介质层中。

较佳地，所述第一氮化硅层的横截面积小于所述上极板的横截面积，且大于等于所述第一通孔的横截面积；

所述第二氮化硅层的横截面积小于所述第二区域的面积，且大于等于所述第二通孔的横截面积。

较佳地，所述MIM电容还包括第一金属层和第二金属层；

所述第一金属层位于所述第一通孔上方，所述第二金属层位于所述第二通孔上方；

所述第一通孔和所述第二通孔中填充有导电材料。

较佳地，所述第一氮化硅层和所述第二氮化硅层的厚度范围为：0.2μm-0.4μm；

和/或，所述第一金属层和所述第二金属层的厚度为2μm；

和/或，所述通孔的高度为1.45μm；

和/或，所述通孔的直径为1μm；

和/或，所述上极板的厚度为0.2μm；

和/或，所述第一介质层的厚度为0.2μm-0.4μm；

和/或，所述下极板的厚度为3μm。

本发明还提供一种功率器件，所述功率器件包括如上所示的MIM电容。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实施例。

本发明的积极进步效果在于：本发明解决了MIM电容容易漏电的问题，MIM电容的击穿电压和可靠性大大提高。

附图说明

图1(a)为采用现有技术的制备方法制得的MIM电容的下极板结构示意图。

图1(b)为采用现有技术的制备方法制得的MIM电容的结构示意图。

图2(a)为对采用现有技术的制备方法制得的MIM电容进行fullmap测试得到的在50偏压下的漏电数据。

图2(b)为对采用现有技术的制备方法制得的MIM电容进行fullmap测试得到的在10微安电流下的击穿电压数据。

图3为本发明实施例1的MIM电容的结构示意图。

图4(a)为对本发明实施例1的MIM电容进行fullmap测试得到的在50偏压下的漏电数据。

图4(b)为对本发明实施例1的MIM电容进行fullmap测试得到的在10微安电流下的击穿电压数据。

图5为本发明实施例2的MIM电容的制备方法的流程图。

图6(a)为采用本发明实施例2的MIM电容的制备方法制得的MIM电容的下极板结构示意图。

图6(b)为采用本发明实施例2的MIM电容的制备方法制得的MIM电容的结构示意图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

如图3所示，本实施例的MIM电容包括：第一通孔1、第二通孔1’、下极板2和上极板3，下极板包括第一区域和第二区域。第一通孔1位于上极板3的上方，第二通孔1’位于下极板2的上方，第一通孔1与上极板3之间设有第一氮化硅层4，第二通孔1’与下极板2之间设有第二氮化硅层4’。第一通孔1和第二通孔1’中填充有导电材料。其中，导电材料可以是钨。

本实施例中，下极板具有良好的平整度，钨通孔不存在尖刺，保证了MIM电容形貌，解决了漏电、低击穿电压和早期可靠性失效问题。

本实施例中，MIM电容还包括：衬底5、第一介质层6、第二介质层7、第一金属层8和第二金属层8’。下极板2位于第二介质层7和衬底5之间；第二介质层7的底部设有凹槽，凹槽位于第一区域的上方；第一介质层6和上极板3均设于凹槽中，且第一介质层6位于上极板3和下极板2之间；第一通孔1和第二通孔1’均形成于第二介质层7中。第一金属层8位于第一通孔1上方，第二金属层8’位于第二通孔1’的上方。

需要说明的是，第一通孔的数量为多个时，可在每个第一通孔的下方设置第一氮化硅层(也即一个第一通孔下方对应一层第一氮化硅层)，也可在所有第一通孔的下方设置一层第一氮化硅层。第二通孔的数量为多个时，第二氮化硅层的设置方式与第一氮化硅层类似，此处不再赘述。

本实施例中，第一氮化硅层4的横截面积小于上极板3的横截面积，且大于等于第一通孔的横截面积；第二氮化硅层4’的横截面积小于第二区域的面积，且大于等于第二通孔的横截面积。以确保在避免钨通孔形成尖刺的前提下，减小氮化硅层的面积。

本实施例中，第一氮化硅层和第二氮化硅层的厚度范围为：20nm-40nm；和/或，第一金属层和第二金属层的厚度为2μm；和/或，通孔的高度为1.45μm；和/或，通孔的直径为1μm；和/或，上极板的厚度为0.2μm；和/或，第一介质层的厚度为0.2μm-0.4μm；和/或，下极板的厚度为3μm。

对本实施例的MIM电容进行fullmap测试，其在50偏压下的漏电(A)的测试数据和在10微安电流下的击穿电压(V)的测试数据参见图4(a)和图4(b)，数据显示MIM电容的结构漏电和击穿电压都显示正常，说明本实施例的MIM电容能够承受高压，可靠性大大提高，满足了半导体器件的工作要求。

本发明实施例还提供一种功率器件，功率器件包括实施例1中的MIM电容。

实施例2

本发明实施例提供一种制备实施例1的MIM电容的制备方法。本实施例的制备方法通过在第一通孔和上极板之间设置第一氮化硅层，在第二通孔和下极板之间设置第二氮化硅层，从而对钨通孔刻蚀工艺进行了优化，大大减小了通孔尖刺发生的概率，从而大大降低了了MIM电容漏电的风险。

具体的，如图5所示，制备方法包括以下步骤：

步骤101、采用溅射工艺在衬底上形成下极板。

具体的，利用磁控溅射沉积3μm厚的金属作为MIM电容的下极板。其中，下极板包括第一区域和第二区域。

本实施例中，经过工艺试验，发现降低溅射温度能够明显改善下极板表面的平整度，进而减小通孔尖刺的生成，但温度太低会带来后续金属刻蚀困难和刻蚀后金属残留问题。经过多次试验，可知当溅射温度选择为：230℃-270℃时，效果较佳。

以下提供一种可能实现的降低溅射温度的方式：通过水冷却装置将硅基衬底的温度控制在230℃-270℃。优选地，溅射温度为250℃，制得的下极板如图6(a)所示，图中的下极板的表面已非常平整。

步骤102、在下极板的第一区域依次沉积第一介质层和上极板。

具体的，采用化学气相沉积法沉积第一介质层，使第一介质层的厚度为0.2μm-0.4μm。

其中，形成第一介质层的材料包括氮化硅，形成上极板的材料包括钛和/或氮化钛。

步骤103、在上极板上沉积第一氮化硅层，在第二区域沉积第二氮化硅层。

第一氮化硅层和第二氮化硅层的厚度为0.2μm-0.4μm，用于实现对下述钨通孔刻蚀速率的控制。

步骤104、分别在第一氮化硅层、第二氮化硅层、上极板和第二区域沉积第二介质层。

其中，形成第二介质层的材料包括二氧化硅。

步骤105、在第二介质层中形成第一通孔和第二通孔，并在第一通孔和第二通孔中填充导电材料。

其中，第一通孔位于第一氮化硅层上方，第二通孔位于第二氮化硅层上方。需要说明的是，第一通孔的数量为多个时，可在每个第一通孔的下方设置一层第一氮化硅层(也即一个第一通孔下方对应一层第一氮化硅层)，也可在所有第一通孔的下方设置一层第一氮化硅层。第二通孔的数量为多个时，第二第一氮化硅层的设置方式与第一氮化硅层类似，此处不再赘述。本实施例中，导电材料可以是钨，从而形成钨通孔。

本实施例中，由于在上极板和下极板的第二区域分别形成了第一氮化硅层和第二氮化硅层，使得钨通孔的刻蚀容易控制，从而进一步减小尖刺发生的风险。

本实施例中，第一氮化硅层的横截面积小于上极板的横截面积，且大于等于第一通孔的横截面积；第二氮化硅层的横截面积小于第二区域的面积，且大于等于第二通孔的横截面积。

步骤106、在第一通孔上方沉积第一金属层，在第二通孔上方沉积第二金属层。以通过第一金属层和第二金属层将MIM电容的上下极板连接出来。

本实施例中，在改善了下极板的平整度的基础上，结合第一氮化硅层和第二氮化硅层，以使钨通孔蚀刻速率可控，使用本实施例的制备方法制得的MIM电容的截面如图6(b)所示，其中已无尖刺，漏电现象和击穿电压可明显改善。

需要说明的是，本实施中略去了对于现有技术的普通技术人员而言显而易见的特点细节和特征。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (9)

1.一种MIM电容的制备方法，所述MIM电容包括：第一通孔、第二通孔、上极板和下极板，所述第一通孔位于所述上极板的上方，所述第二通孔位于所述下极板的上方，其特征在于，在所述第一通孔和所述上极板之间设置第一氮化硅层，在所述第二通孔和所述下极板之间设置第二氮化硅层；

所述制备方法包括以下步骤：

S1、采用溅射工艺在衬底上形成所述下极板；所述下极板包括第一区域和第二区域；

S2、在所述第一区域依次沉积第一介质层和所述上极板；

S3、在所述上极板上沉积所述第一氮化硅层，在所述第二区域沉积所述第二氮化硅层；

S4、分别在所述第一氮化硅层、所述第二氮化硅层、所述上极板和所述第二区域沉积第二介质层；

S5、在所述第二介质层中形成所述第一通孔和所述第二通孔。

2.如权利要求1所述的制备方法，其特征在于，步骤S1中溅射温度为：230℃-270℃。

3.如权利要求1所述的制备方法，其特征在于，所述第一氮化硅层的横截面积小于所述上极板的横截面积，且大于等于所述第一通孔的横截面积；

所述第二氮化硅层的横截面积小于所述第二区域的面积，且大于等于所述第二通孔的横截面积。

4.如权利要求1所述的制备方法，其特征在于，步骤S5之后，所述制备方法还包括：

S6、在所述第一通孔和所述第二通孔中填充导电材料；

S7、在所述第一通孔上方沉积第一金属层，在所述第二通孔上方沉积第二金属层。

5.一种MIM电容，所述MIM电容包括：第一通孔、第二通孔、下极板和上极板，所述第一通孔位于所述上极板的上方，所述第二通孔位于所述下极板的上方，其特征在于，所述第一通孔与所述上极板之间设有第一氮化硅层，所述第二通孔与所述下极板之间设有第二氮化硅层；

所述MIM电容还包括：衬底、第一介质层和第二介质层；所述下极板包括第一区域和第二区域；

所述下极板位于所述第二介质层和所述衬底之间；

所述第二介质层的底部设有凹槽，所述凹槽位于所述第一区域的上方；

所述第一介质层和所述上极板均设于所述凹槽中，且所述第一介质层位于所述上极板和所述下极板之间；

所述第一通孔和所述第二通孔均位于所述第二介质层中。

6.如权利要求5所述的MIM电容，其特征在于，所述第一氮化硅层的横截面积小于所述上极板的横截面积，且大于等于所述第一通孔的横截面积；

所述第二氮化硅层的横截面积小于所述第二区域的面积，且大于等于所述第二通孔的横截面积。

7.如权利要求5所述的MIM电容，其特征在于，所述MIM电容还包括第一金属层和第二金属层；

所述第一金属层位于所述第一通孔上方，所述第二金属层位于所述第二通孔上方；

所述第一通孔和所述第二通孔中填充有导电材料。

8.如权利要求7所述的MIM电容，其特征在于，所述第一氮化硅层和所述第二氮化硅层的厚度范围为：0.2μm-0.4μm；

和/或，所述第一金属层和所述第二金属层的厚度为2μm；

和/或，所述通孔的高度为1.45μm；

和/或，所述通孔的直径为1μm；

和/或，所述上极板的厚度为0.2μm；

和/或，所述第一介质层的厚度为0.2μm-0.4μm；

和/或，所述下极板的厚度为3μm。

9.一种功率器件，其特征在于，所述功率器件包括权利要求5-8中任意一项所述的MIM电容。