CN104241245B - 一种基于低k材料和铜互连的mim电容及其制备方法 - Google Patents
一种基于低k材料和铜互连的mim电容及其制备方法 Download PDFInfo
- Publication number
- CN104241245B CN104241245B CN201410468397.7A CN201410468397A CN104241245B CN 104241245 B CN104241245 B CN 104241245B CN 201410468397 A CN201410468397 A CN 201410468397A CN 104241245 B CN104241245 B CN 104241245B
- Authority
- CN
- China
- Prior art keywords
- layer
- tan
- zro
- monolayer
- lamination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于半导体集成电路制造技术领域，具体为一种基于低介电材料和铜互连结构的高性能金属‑绝缘体‑金属(MIM)电容及其制备方法。所公开的电容在集成电路后端工艺(铜互连)中形成，并且以TaN或TaN/Ta叠层为上下金属电极，以原子层淀积(ALD)的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层为绝缘层。其中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。该对称叠层结构的绝缘层设计有利于获得电容密度高、电容的电压线性度好、漏电流密度低的高性能MIM电容，是下一代射频和模拟/混合集成电路理想的候选方案。
Description
技术领域
本发明属于半导体集成电路制造技术领域，具体涉及一种与低介电（低K）材料和铜互连结构相兼容的高性能MIM电容及其制备方法。
技术背景
由于射频(RF)以及模拟/混合信号(AMS)集成电路对高电容密度的需求，高介电常数金属-绝缘体-金属(记为MIM)电容最近得到了广泛的研究[1-4]。然而，对于实际应用，在保持高电容密度的同时，高度的电容电压非线性度仍然是一个主要的问题[1,4]。特别地，二次项电容电压系数(α)被认为是评判MIM电容电压线性度的一个关键标准。最近，有报道表明通过采用具有正α值和负α值的不同介质层可以获得令人满意的α值[5-7]。然而，这些研究者都采用了多种设备和方法来制备MIM电容的绝缘介质层。这不仅增加了制造复杂度和成本，也引入高风险的污染和杂质。因此，非常有必要在同一淀积系统中制备所有的绝缘介质层。另一方面，因为原子层淀积(ALD)技术拥有各种各样的优势，比如低温制备工艺，优越的大面积薄膜均匀性以及精确的超薄厚度控制等，所以可以采用ALD方法制备高质量的绝缘介质[8]，从而确保较低的泄漏电流和较高的击穿电场。总之，为了满足高性能MIM电容的要求，非常有必要采用ALD技术来设计新的绝缘层结构。此外，由于MIM电容器已从前端(基于硅衬底)制造变为后端(铜互连层)制造，所以MIM电容器的制备要能与后端工艺兼容。
参考文献
[1]T. Ishikawa, D. Kodama, Y. Matsui et al., "High-capacitance Cu/Ta2O5 /Cu MIM structure for SoC applications featuring a Single- Mask Add-onProcess," in IEDM Tech. Dig., pp.940-942, 2002.
[2]H. Hu, C. Zhu, X. Yu et al., "MIM Capacitors Using Atomic-Layer-Deposited High-k (HfO2)1- x(Al2O3)x Dielectrics," IEEE Electron Device Lett., vol. 24, no. 2, pp.60-62, 2003.
[3]Y. H. Wu, W. Y. Ou, C. C. Lin et al., "MIM Capacitors WithCrystalline-TiO2/SiO2 Stack Featuring High Capacitance Density and Low VoltageCoefficien," IEEE Electron Device Lett, vol. 33, no. 1, pp.104-106, 2012.
[4]S. J. Ding, H. Hu, H. F. Lim et al., "High-performance MIMcapacitor using ALD high-k HfO2-Al2O3 laminate dielectrics," IEEE Electron Device Lett., vol. 24, no. 12, pp.730-732, 2003.
[5]S. J. Kim, B. J. Cho, M. F. Li et al., "Improvement of VoltageLinearity in High-k MIM Capacitors Using HfO2-SiO2 Stacked Dielectric," IEEE Electron Device Lett., vol. 25, no. 8, pp.538-540, 2004.
[6]J. D. Chen, J. J. Yang, R. Wise et al., "Physical and ElectricalCharacterization of Metal-Insulator-Metal Capacitors With Sm2O3 and Sm2O3/SiO2Laminated Dielectrics for Analog Circuit Applications," IEEE. Trans. Electron Dev., vol. 56, no. 11, pp.2683-2691, 2009.
[7]S. D. Park, C. Park, D. C. Gilmer et al., "Bulk and Interfaceeffects on voltage linearity of ZrO2–SiO2 multilayered metal-insulator-metalcapacitors for analog mixed-signal applications," Appl. Phys. Lett., vol. 95,no. 2, p.022905, 2009.
[8]S. J. Ding, Y. J. Huang, Y. b. Li et al., "Metal-insulator-metalcapacitors using atomic-layer-deposited Al2O3/HfO2/Al2O3 sandwiched dielectricsfor wireless communications," J. Vac. Sci. Technol. B., vol. 24, no. 6,pp.2518-2522, 2006.
[9]The International Technology Roadmap for Semiconductors (ITRS)，2012.
[10] T. H. Phung, D. K. Srinivasan, P. Steinmann et al., "HighPerformance Metal-Insulator-Metal Capacitors with Er2O3 on ALD SiO2 for RFApplications," J. Electrochem. Soc., vol. 158, no. 12, pp.H1289-H1292, 2011.
[11] I. S. Park, K. m. Ryu, J. Jeong et al., "Dielectric StackingEffect of Al2O3 and HfO2 in Metal-Insulator-Metal Capacitor," IEEE ElectronDevice Lett., vol. 34, no. 1, pp.120-122, 2013.。
发明内容
本发明的目的是提供一种基于低K材料和铜互连结构的MIM电容及其制备方法。
本发明提出的MIM电容，处于CMOS制造工艺后端，采用TaN或TaN/Ta叠层作为上、下金属电极，以原子层淀积的方法制备的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层介质，作为MIM电容器的绝缘体，Al2O3单层的厚度为1-3 nm，ZrO2单层的厚度为5-10 nm，SiO2单层的厚度为1-4nm。其中，与上、下金属电极相连的介质层均为Al2O3单层， ZrO2单层位于SiO2和Al2O3单层之间。在上述叠层介质中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。
本发明提出的MIM电容可以实现与低k材料铜互连工艺相兼容。
本发明还提出的上述MIM电容第制备方法，具体步骤如下：
(1)在低k材料表面采用单大马士革镶嵌工艺形成下层铜布线，该铜布线由扩散阻挡层和金属铜构成，其中扩散阻挡层是可以TaN或TaN/Ta叠层；
(2)在下层铜布线表面生长一层蚀刻停止层, 蚀刻停止层的材料可以选择SiN、SiC、SiON、SiOC和SiCN中的至少一种；
(3)在上述蚀刻停止层的表面生长一层50-300 nm的金属作为电容器的下电极，该下电极是TaN或TaN/Ta叠层；
(4)在上述结构上，采用原子层淀积的方法依次淀积Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层作为绝缘体，淀积温度控制在200-300℃；
(5)在叠层绝缘体上生长一层50-300 nm的金属作为电容器的上电极，该上电极可以是TaN或TaN/Ta叠层；
(6)同步骤（2），在上电极表面生长一层蚀刻停止层；
(7)采用光刻和反应离子刻蚀的方法定义出MIM电容器的上电极；
(8)采用光刻和反应离子刻蚀的方法定义出MIM电容器的下电极；
(9) 在上述结构上，覆盖一层蚀刻停止层；
(10)再覆盖一层低k材料，作为层间介质层；
(11)采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布线、电容的下电极和上电极相连的铜互连结构；
(12)在N2/H2气氛中退火，退火温度为400-430℃，退火时间4-8 min；优选退火温度为420℃，退火时间是5 min。
本发明具有以下优点：
（1）所提出MIM电容的制备方法与低k材料铜互连后端工艺兼容，尤其是采用原子层淀积方法生长MIM电容器的绝缘体，其生长温度（低于300℃）完全处于集成电路后端工艺温度的范围内。
（2）MIM电容器的绝缘体通过原子层淀积方法制备，可以确保精确的单层厚度控制以及高质量的均匀薄膜的形成； 所有介质层可以在同一原子层淀积腔体中依次生长，从而避免了暴露到大气中带来的污染。
（3）在MIM电容器的绝缘体中引入SiO2薄膜显著降低了MIM电容的电容电压系数，同时高介电常数ZrO2的采用可以维持足够高的电容密度。
（4）使Al2O3薄膜直接与金属电极相连，改善了电极/绝缘介质的界面特性，提高了电子的发射势垒，有利于降低MIM电容的漏电。
附图说明
图1在低介电材料表面采用单大马士革镶嵌工艺形成的下层铜布线。
图2在下层铜布线表面化学气相沉积的一层SiN蚀刻停止层。
图3在蚀刻停止层表面溅射的一层的TaN，该TaN作为电容器的下电极。
图4在下电极表面采用原子层淀积的方法淀积的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层，该叠层作为MIM电容器的介质层。
图5采用同步骤(3)相同的方法生长的一层TaN，该TaN作为电容器的上电极。
图6在上电极表面采用化学气相沉积方法生长的一层SiN，该SiN作为蚀刻停止层。
图7采用光刻和反应离子刻蚀的方法定义出MIM电容器的上电极。
图8采用光刻和反应离子刻蚀的方法定义出MIM电容器的下电极。
图9化学气相沉积的一层SiN，该SiN作为蚀刻停止层。
图10化学气相沉积的一层低介电材料，该低介电材料作为层间介质层。
图11采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布线、电容的下电极和上电极相连的铜互连结构。
具体实施方式
以下结合实施例和附图对本发明的方法做进一步的说明。
实施例1
下面是本发明所提出的一种基于低介电材料和铜互连结构的MIM电容的具体实施步骤，如下：
(1)参照图1，在低介电材料表面采用单大马士革镶嵌工艺形成下层铜布线。具体为首先在低介电材料表面采用反应离子刻蚀的方法形成凹槽；接着依次在凹槽内部溅射一层TaN及电镀一层铜，其中TaN作为铜扩散阻挡层；最后采用机械抛光的方法将多余的TaN和铜抛除，以形成表面平坦的铜布线。
(2)参照图2，在下层铜布线表面化学气相沉积一层SiN作为蚀刻停止层。
(3)参照图3，在蚀刻停止层表面溅射淀积一层50-300 nm的TaN作为电容器的下电极。
(4)参照图4，在下电极表面采用原子层淀积的方法依次生长Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层，作为MIM电容器的绝缘体，淀积温度控制在200-350℃。其中，Al2O3的反应源选用三甲基铝和水蒸气；ZrO2的反应源选用四(二甲基氨基)锆和水蒸汽或者四(乙基甲基氨基)锆和水蒸汽；SiO2的反应源选用三(二甲基氨基)硅烷和氧气等离子体或者四(二甲基氨基)硅烷和氧气等离子体。此外，Al2O3单层的厚度为1-3 nm，ZrO2单层的厚度为5-10 nm，SiO2单层的厚度为1-4 nm，同时，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。
(5)参照图5，采用同步骤(3)相同的方法生长一层TaN作为电容器的上电极。
(6)参照图6，在上电极表面采用化学气相沉积沉积一层SiN作为蚀刻停止层。
(7)参照图7，采用光刻和反应离子刻蚀的方法定义出MIM电容器的上电极。
(8)参照图8，采用光刻和反应离子刻蚀的方法定义出MIM电容器的下电极。
(9)参照图9，化学气相沉积一层SiN作为蚀刻停止层。
(10)参照图10，化学气相沉积一层低介电材料作为层间介质层。
(11)参照图11，采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布线、电容器下电极以及电容器上电极连接的铜互连结构。具体为首先采用光刻和反应离子刻蚀的方法形成连接下层铜布线、电容上电极以及电容下电极的通孔，接着采用光刻和反应离子刻蚀的方法在通孔上方形成凹槽，然后在凹槽和通孔内部依次溅射一层铜扩散阻挡层(TaN或TaN/Ta叠层)以及电镀一层铜，最后采用化学机械抛光的方法将多余的扩散阻挡层和铜抛除，以形成表面平坦的铜互连结构。
(12)在N2/H2气氛中退火，退火温度为420℃，退火时间是5 min。
表1列出了本实施例中MIM电容器的性能，可以看出，当SiO2的厚度从1nm增加到3nm，二次项电容电压系数(α)从918 ppm/V2减小到-121 ppm/V2，线性电容电压系数(β)从565ppm/V2减小到-116 ppm/V2。对于SiO2厚度为3 nm的电容器，其电容密度仍处于较高值，为7.4 fF/μm2。进一步地，表2比较了本实施例中MIM电容器的电学性能与国际文献报道的MIM电容器的性能参数。可以看出在具有类似的电容密度情况下，本实施例的MIM电容器在漏电流和电容电压系数方面具有更优越的性能。因此，本发明所提出的MIM电容器的制备方法不仅与低介电材料铜互连相兼容，还具有很好的绝缘性能和良好的电压线性系数，因此在射频和混合信号集成电路中具有很好的应用前景。
表1 本实施例中MIM电容器的电学性能参数
表2 本实施例中MIM电容器性能参数与文献报道的MIM电容器电学参数比较
。
Claims (1)
1. 一种基于低介电材料和铜互连结构的金属-绝缘体-金属电容的制备方法，其特征在于该电容在集成电路后端铜互连工艺中形成；采用TaN或TaN/Ta叠层作为上、下金属电极，以原子层淀积的方法制备的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层介质，作为MIM电容器的绝缘体，Al2O3单层的厚度为1-3 nm，ZrO2单层的厚度为5-10 nm，SiO2单层的厚度为1-4 nm；其中，与上、下金属电极相连的介质层均为Al2O3单层， ZrO2单层位于SiO2和Al2O3单层之间；在上述叠层介质中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等；
具体步骤如下：
（1）在低k材料表面采用单大马士革镶嵌工艺形成下层铜布线，该铜布线由扩散阻挡层和金属铜构成，其中扩散阻挡层材料是TaN或TaN/Ta叠层；
（2）在下层铜布线表面生长一层蚀刻停止层, 蚀刻停止层的材料选择SiN、SiC、SiON、SiOC和SiCN中的至少一种；
（3）在上述蚀刻停止层的表面生长一层50-300 nm的金属作为电容器的下电极，该下电极材料是TaN或TaN/Ta叠层；
（4）在上述结构上，采用原子层淀积的方法依次淀积Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层作为绝缘体，淀积温度控制在200-300℃；
（5）在叠层绝缘体上生长一层50-300 nm的金属作为电容器的上电极，该上电极材料是TaN或TaN/Ta叠层；
（6）同步骤（2），在上电极表面生长一层蚀刻停止层；
（7）采用光刻和反应离子刻蚀的方法定义出MIM电容器的上电极；
（8）采用光刻和反应离子刻蚀的方法定义出MIM电容器的下电极；
（9） 在上述结构上，覆盖一层蚀刻停止层；
（10）再覆盖一层低k材料，作为层间介质层；
（11）采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布线、电容的下电极和上电极相连的铜互连结构；
（12）在N2/H2气氛中退火，退火温度为400-430℃，退火时间4-8 min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410468397.7A CN104241245B (zh) | 2014-09-15 | 2014-09-15 | 一种基于低k材料和铜互连的mim电容及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410468397.7A CN104241245B (zh) | 2014-09-15 | 2014-09-15 | 一种基于低k材料和铜互连的mim电容及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241245A CN104241245A (zh) | 2014-12-24 |
| CN104241245B true CN104241245B (zh) | 2016-11-16 |
Family
ID=52229061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410468397.7A Active CN104241245B (zh) | 2014-09-15 | 2014-09-15 | 一种基于低k材料和铜互连的mim电容及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241245B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180240861A1 (en) | 2017-02-23 | 2018-08-23 | International Business Machines Corporation | Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement |
| CN107622995B (zh) * | 2017-10-09 | 2019-12-06 | 上海先进半导体制造股份有限公司 | 功率器件、mim电容及其制备方法 |
| KR20200092403A (ko) * | 2018-01-17 | 2020-08-03 | 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. | 커패시터, 커패시터 제조 방법 및 반도체 장치 |
| CN112018241A (zh) * | 2019-05-31 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111128956A (zh) * | 2019-12-20 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 铜互连mim电容器的制造工艺和铜互连mim电容器结构 |
| CN116219397A (zh) * | 2022-12-16 | 2023-06-06 | 郑州航空工业管理学院 | 基于二氧化钒相变特性的隐身薄膜及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1604355A (zh) * | 2003-10-02 | 2005-04-06 | 株式会社东芝 | 磁电阻效应元件、磁头和磁再现设备 |
| CN1988078A (zh) * | 2005-12-22 | 2007-06-27 | 财团法人工业技术研究院 | 金属－绝缘体－金属电容器 |
| CN101093861A (zh) * | 2006-06-21 | 2007-12-26 | 国际商业机器公司 | Mim电容器器件及其制造方法 |
| CN101101958A (zh) * | 2006-07-07 | 2008-01-09 | 株式会社东芝 | 磁阻效应元件的制造方法和磁阻效应元件 |
| CN101410943A (zh) * | 2006-05-10 | 2009-04-15 | 国际商业机器公司 | 用于形成金属绝缘体金属电容器的方法和结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775183B2 (en) * | 2002-10-22 | 2004-08-10 | Btg International Ltd. | Magnetic memory device employing giant magnetoresistance effect |
-
2014
- 2014-09-15 CN CN201410468397.7A patent/CN104241245B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1604355A (zh) * | 2003-10-02 | 2005-04-06 | 株式会社东芝 | 磁电阻效应元件、磁头和磁再现设备 |
| CN1988078A (zh) * | 2005-12-22 | 2007-06-27 | 财团法人工业技术研究院 | 金属－绝缘体－金属电容器 |
| CN101410943A (zh) * | 2006-05-10 | 2009-04-15 | 国际商业机器公司 | 用于形成金属绝缘体金属电容器的方法和结构 |
| CN101093861A (zh) * | 2006-06-21 | 2007-12-26 | 国际商业机器公司 | Mim电容器器件及其制造方法 |
| CN101101958A (zh) * | 2006-07-07 | 2008-01-09 | 株式会社东芝 | 磁阻效应元件的制造方法和磁阻效应元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241245A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241245B (zh) | 一种基于低k材料和铜互连的mim电容及其制备方法 | |
| US7888741B2 (en) | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same | |
| US20100091428A1 (en) | Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device | |
| TWI389297B (zh) | 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法 | |
| US10483344B1 (en) | Fabrication of a MIM capacitor structure with via etch control with integrated maskless etch tuning layers | |
| US20150097293A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN102386064B (zh) | 金属-氧化物-金属电容的制作方法 | |
| JP5334199B2 (ja) | 容量素子を有する半導体装置 | |
| TW200915429A (en) | Semiconductor device and method for manufacturing the same | |
| CN102394216B (zh) | 一种金属-氧化物-金属电容的制作方法 | |
| TW202131406A (zh) | 使用電漿處理的金屬膜蝕刻方法 | |
| TW201001673A (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| Tsui et al. | High-Performance Metal–Insulator–Metal Capacitors With $\hbox {HfTiO}/\hbox {Y} _ {2}\hbox {O} _ {3} $ Stacked Dielectric | |
| Fang et al. | High-performance MIM capacitors using Zr-Sn-Ti-O dielectrics derived from atomic layer deposition | |
| KR101818610B1 (ko) | 탄소, 산소, 및 금속을 포함하는 금속탄화산화물 박막 및 그의 제조방법 | |
| US20070173070A1 (en) | Porous low-k dielectric film and fabrication method thereof | |
| Ding et al. | Atomic-layer-deposited Al2O3-HfO2 laminated and sandwiched dielectrics for metal–insulator–metal capacitors | |
| Smitha et al. | Critical parameters of high performance metal-insulator-metal nanocapacitors: A review | |
| CN112018241A (zh) | 半导体结构及其形成方法 | |
| GB2371043A (en) | Low dielectric insulator and semiconductor structures | |
| CN105719948B (zh) | 电容结构及其形成方法 | |
| Lukosius et al. | Properties of stacked SrTiO3/Al2O3 metal–insulator–metal capacitors | |
| TW201839903A (zh) | 超低介電常數金屬間介電層的形成方法 | |
| CN102437024B (zh) | 一种多层金属-氧化硅-金属电容的制作方法 | |
| US10381433B2 (en) | Leakage current reduction in stacked metal-insulator-metal capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |