CN101093861A - Mim电容器器件及其制造方法 - Google Patents

Mim电容器器件及其制造方法 Download PDF

Info

Publication number
CN101093861A
CN101093861A CNA2007100965851A CN200710096585A CN101093861A CN 101093861 A CN101093861 A CN 101093861A CN A2007100965851 A CNA2007100965851 A CN A2007100965851A CN 200710096585 A CN200710096585 A CN 200710096585A CN 101093861 A CN101093861 A CN 101093861A
Authority
CN
China
Prior art keywords
layer
crown
face
top crown
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100965851A
Other languages
English (en)
Other versions
CN100546048C (zh
Inventor
何忠祥
道格拉斯·D·考尔堡
埃比尼泽·E.·埃尚
罗伯特·M.·拉塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101093861A publication Critical patent/CN101093861A/zh
Application granted granted Critical
Publication of CN100546048C publication Critical patent/CN100546048C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及MIM电容器器件及其制造方法。所述器件包括：包括一个或者多个导电层的上极板，其具有顶面、底面和侧壁；包括一个或者多个导电层的分流板，其具有顶面、底面和侧壁；以及包括一个或者多个电介质层的电介质块，其具有顶面、底面和侧壁，该电介质块的顶面与所述上极板的底面物理接触，该电介质块的底面在所述分流板的顶面的上方，所述上极板和所述电介质块的所述侧壁基本上共面。

Description

MIM电容器器件及其制造方法
技术领域
本发明涉及集成电路领域，尤其涉及用于集成电路的金属绝缘体金属(MIM)电容器以及制造MIM电容器的方法。
背景技术
MIM电容器用在集成电路需要较大值的电容器的场合。MIM电容器通常是在集成电路的布线层中制造的。但是，当前的MIM电容器受制于高极板电阻，难以被整合到铜布线技术中。因此，需要一种极板电阻降低、容易集成到铜布线技术中的MIM电容器结构。
发明内容
本发明的第一方面是一种器件，包括：包括一个或者多个导电层的上极板，其具有顶面、底面和侧壁；包括一个或者多个导电层的分流板(扩散板，spreader plate)，其具有顶面、底面和侧壁；以及包括一个或者多个电介质层的电介质块，其具有顶面、底面和侧壁，该电介质块的顶面与上极板的底面物理接触，该电介质块的底面在分流板的顶面的上方，上极板和电介质块的侧壁基本上共面。
本发明的第二方面是一种方法，包括：在第一层间电介质层中形成一个或者多个铜下部互连；在第一层间电介质层的顶部上形成第一中间电介质层；在第一中间电介质层中形成沟槽，所述一个或者多个下部互连的顶面在所述沟槽的底部暴露；在所述沟槽中形成导电分流板并完全填充所述沟槽，所述分流板的底面与所述一个或者多个铜下部互连物理接触和电接触；在所述分流板的顶面上形成MIM电介质块；在MIM电介质块的顶面上形成导电上极板，该上极板和MIM电介质板的侧壁基本上共面；在第一中间电介质层的顶部上形成第二中间电介质层，第二中间电介质层的顶面与上极板的顶面共面；在第二中间电介质层和上极板的顶面上形成第二层间电介质层；在第二层间电介质层中形成一个或者多个铜上部互连，所述一个或者多个上部互连与所述上极板的顶面物理接触和电接触。
本发明的第三方面是一种方法，包括：在第一层间电介质层中形成一个或者多个铜下部互连；在第一层间电介质层的顶部上形成第一中间电介质层；在第一中间电介质层中形成沟槽，所述一个或者多个下部互连的顶面在所述沟槽的底部暴露；在所述沟槽的底部和侧壁上形成导电分流板层，所述分流板层与所述一个或者多个铜下部互连物理接触和电接触；在所述分流板层的顶面上形成MIM电介质层；在MIM电介质层的顶面上形成导电上极板层；除去分流板层、MIM电介质层和上极板层的一些区域以形成其侧壁基本上共面的分流板、MIM电介质块和上极板；在第一中间电介质层的顶部上形成第二中间电介质层，第二中间电介质层的顶面与上极板的顶面共面；在第二中间电介质层和上极板的顶面上形成第二层间电介质层；在第二层间电介质层中形成一个或者多个铜上部互连，所述一个或者多个上部互连与所述上极板的顶面物理接触和电接触。
附图说明
在所附权利要求中描述了本发明的特征。但是，结合附图阅读下面对说明性实施方式的详细描述能最好地理解本发明本身。附图中：
图1A到1H的剖面图图解了根据本发明的第一种实施方式制造MIM电容器的方法；
图2A到2D的剖面图图解了根据本发明的第二种实施方式制造MIM电容器的方法；
图3是根据本发明的各实施方式的MIM电容器的俯视图。
具体实施方式
镶嵌工艺是这样一种工艺：在电介质层中形成布线沟槽或者通路孔(via opening)，在电介质的顶面上淀积厚度足以填充沟槽的电导体，进行化学机械抛光(CMP)工艺以去除多余的导体，并使得导体表面与电介质层的表面共面，从而形成镶嵌布线(damascenewire)(或者镶嵌通路(镶嵌通孔，damascene via))。当只形成沟槽和布线(或者通路孔(通孔，via opening)和通路(通孔，via))时，这种工艺称为单镶嵌工艺。
双镶嵌工艺是这样一种工艺：在电介质层的整个厚度中形成通路孔(via opening)，之后在任意给定的剖面上在部分电介质层中形成沟槽。所有的通路孔在上面与一体的布线沟槽相交，在下面与布线沟槽相交，但是不是所有的沟槽都需要与通路孔相交。在电介质的顶面上淀积厚度足以填充沟槽和通路孔的电导体，并执行CMP工艺使得沟槽中的导体的表面与电介质层的表面共面，以形成双镶嵌布线，双镶嵌布线具有一体的双镶嵌通路。或者，可以在通路孔之前形成沟槽。
下面将利用双镶嵌布线说明本发明的实施方式。下文说明的双镶嵌布线层中的一个或者二者都可以由单镶嵌布线和/或通路来代替。
图1A到1H的剖面图图解了根据本发明的第一种实施方式制造MIM电容器的方法。在图1A中，在衬底(或者下部布线层)100上形成层间电介质层(ILD)105。在ILD105中形成双镶嵌布线110，包括布线部分116和一体的通路部分117。ILD 105和布线110包括集成电路芯片的普通布线层。布线110是集成电路互连结构的一种例子。其他互连结构包括通路条(via bar)和柱形触点(stud contact)。通路部分117可以与衬底/下部布线层100中的器件比如晶体管或者布线物理接触和电接触。尽管在图1A中图解了两条布线110，但可以形成一个或者多个布线，例如见图3。在ILD 105顶上形成可选的电介质层115。电介质层115可以用作铜扩散阻挡层。
在一个例子中，布线110包括铜芯导体和在布线的除了与扩散阻挡层115接触的表面之外的所有表面上的导电衬层。在一个例子中，衬层包括钽层、氮化钽层、钨层、钛层、氮化钛层或者上述各层的组合。
在一个例子中，ILD105包括二氧化硅(SiO2)层、低K(介电常数)材料层、氢化倍半硅氧烷(氢倍半硅氧烷、氢基倍半硅氧烷，HSQ)聚合物层、甲基倍半硅氧烷(MSQ)聚合物层、Dow Chemical，Midlan，TX制造的SiLKTM(聚亚苯基低聚物，polyphenyleneoligomer)层、Applied Materials，Santa Clara，CA制造的黑金刚石(Black DiamondTM)(掺甲基二氧化硅(methyl doped silica)或者SiOx(CH3)y或者SiCxOyHy或者SiOCH)层、有机硅酸盐玻璃(SiCOH)层、多孔SiCOH层或者这些层的组合。在一个例子中，ILD105的厚度在大约300nm和大约2000nm之间。低K电介质材料的相对介电常数为大约2.4或者更小。
在一个例子中，电介质层115包括SiO2层、氮化硅(Si3N4)层、碳化硅(SiC)层、氮氧化硅(SiON)层、碳氧化硅(SiOC)层、有机硅酸盐玻璃(SiCOH)层、等离子体增强氮化硅(PSiNx)层、NBLok(SiC(N，H))层或者这些层的组合。在一个例子中，电介质层115的厚度为大约5nm到大约200nm。
在图1B中，在电介质层115的顶上形成中间电介质层120。在一个例子中，电介质层120包括SiO2层或者氟化硅酸盐玻璃(氟玻璃，FSG)层。在一个例子中，电介质层120的厚度在大约500nm和大约2000nm之间。
在图1C中，在电介质层120和电介质层115中形成沟槽125，在沟槽的底部暴露ILD层105和布线110的顶部表面。
在图1D中，在沟槽125中和电介质层120的所有暴露表面上淀积可选的导电和共形衬层130。然后在衬层130上形成导电难熔金属层135。在一个例子中，衬层130包括氮化钛层或者氮化钽层或者它们的组合。在一个例子中，衬层130的厚度在大约5nm和大约20nm之间。在一个例子中，层135包括钽层、钨层或者它们的组合。在一个例子中，层135的厚度在大约50nm和大约200nm之间。
在图1E中，进行化学机械抛光(CMP)，从电介质层120上方除去所有的衬层130和层135，形成分流板136，并使电介质层120的顶面137与分流板136的顶面138共面。
在图1F中，在分流板136上方形成第一导电层140，在第一导电层140上方形成MIM电介质层145，在MIM电介质层145上形成第二导电层150。然后在第二导电层150上形成可选的电介质层155。在随后的MIM电容器的镶嵌工艺中，电介质层155可以用作蚀刻停止层。
在一个例子中，层140和150可以独立地包括钽层、氮化钽层、钛层、氮化钛层、钨层或者它们的组合。在一个例子中，层140的厚度大约为5nm和大约20nm。在一个例子中，层150的厚度大约为30nm和大约150nm。用于电介质层155的材料可以选择上文针对电介质层115讨论的材料。
在一个例子中，MIM电介质层145包括二氧化硅(SiO2)层、氮化硅(Si3N4)层、碳化硅(SiC)层、氮氧化硅(SiON)层、碳氧化硅(SiOC)层、有机硅酸盐玻璃(SiCOH)层、等离子体增强氮化硅(PSiNx)层、NBLok(SiC(N，H))层或者这些层的组合。在一个例子中，栅极MIM电介质层145为高K(介电常数)材料，其例子包括但不限于金属氧化物层比如Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3或者金属硅酸盐层比如HfSixOy或者HfSixOyNz或者所述层的组合。高K电介质材料的相对介电常数高于大约10。在一个例子中，MIM电介质层145为大约10nm到大约50nm厚。
在图1G中，进行蚀刻，以去除层140、MIM电介质层145、层150和层155(见图1F)的不想要的部分，以形成包括相应的下极板140A、MIM电介质块145A和上极板150A的MIM电容器160。MIM电容器160的顶面被可选的电介质板155A覆盖。这可以由通过本领域中公知的图案化光掩模或者图案化光掩模限定的图案化硬掩模进行的一个或者多个反应离子蚀刻(RIE)工艺来完成。下极板140A、MIM电介质块145A和上极板150A的侧壁相互垂直对准(例如，下极板140A、MIM电介质块145A和上极板150的侧壁基本上共面，如果有的话，允许有轻微的底切)。应注意，也可以不形成下极板140A，分流板136可以用作MIM电容器160的下极板。
在一个例子中，MIM电容器160完全坐落在分流板136上(例如，MIM电容器不在电介质层120上延伸)。第一和第二层140和150可以用作铜扩散阻挡层、附着层，或者均作为扩散阻挡层和附着层并作为上下极板。
在图1H中，在电介质层120和电介质板155A的顶面上方形成中间电介质层165，并使电介质板155A的顶面与电介质层165的顶面共平面化(例如使用CMP)。然后在电介质层165和电介质板155A上形成ILD层170。在ILD170/电介质板155A中形成双镶嵌布线175，包括相应的布线部分176和一体的通路部分177。ILD70和布线170包括集成电路芯片的普通布线层。通路部分177与上极板150A物理和电接触。布线175是互连结构的一个例子。
中间电介质层165的材料可以从上文针对电介质层120说明的材料中选择。ILD层170的材料可以从上文针对ILD层105说明的材料中选择。布线175的材料可以从上文针对布线110说明的材料中选择。
图2A到2D的剖面图图解了根据本发明的第二种实施方式制造MIM电容器的方法。执行上文参照本发明的第一种实施方式描述的图1A、1B和1C图解的步骤，然后在沟槽125中和电介质层115上顺序形成可选的衬层130、层135、层140、MIM电介质层145、层150以及层155。上文已经描述了衬层130、层135、层140、MIM电介质层145和层150的组成和厚度。
在图2B中，进行蚀刻以去除衬层130、层140、MIM电介质层145、层150以及层155(见图2A)的不想要的部分，以形成分流板136以及包括相应的下极板140A、MIM电介质145A和上极板150A的MIM电容器160A。MIM电容器160A的顶面被可选的电介质板155A覆盖。这可以由通过本领域中公知的图案化光掩模或者图案化光掩模限定的图案化硬掩模进行的RIE来完成。分流板136、下极板140A、MIM电介质块145A和上极板150A的侧壁相互垂直对准(例如，下极板140A、MIM电介质块145A和上极板150的侧壁基本上共面，如果有的话，允许有轻微的底切)。或者，如果没有形成层140(见图2A)从而没有形成下极板140A，则分流板136将用作MIM电容器160A的下极板。
在图2C中，在电介质层120和ILD105、分流板136、MIM电容器160A以及电介质块155A的暴露表面上形成电介质层165。然后使电介质层160、电介质块1 55A的顶面共平面化(例如用CMP)。
在图2D中，在电介质层155和电介质165上形成ILD层170。在ILD170/电介质块155A中形成双镶嵌布线175，包括相应的布线部分176和一体的通路部分177。ILD170和布线170包括集成电路芯片的普通布线层。通路部分177与上极板150A物理和电接触。
图3是根据本发明的各实施方式的MIM电容器的俯视图。在图3中可以看到，在MIM电容器160下方分布了布线110的阵列，以将电流分散开，分流板136的边缘的延伸超过MIM电容器160的边缘。(对于MIM电容器160A，分流板136的边缘会对准MIM电容器的边缘)。分流板136降低了布线170和MIM电容器160/160A之间的接触的电阻。对于MIM电容器160A，分流板136限定了电容器的面积。对于MIM电容器160，分流板136限定了电容器的最大面积。通路177的阵列将MIM电容器160/160A的面积上的电流负荷分散开。
这样，本发明的各实施方式提供了一种MIM电容器结构，其具有降低的极板电阻，并容易集成到铜布线技术中。
上面给出的对本发明的实施方式的描述是为了理解本发明。应当理解，本发明不限于这里所描述的具体实施方式，而是可以有对本领域普通技术人员而言明显的各种变化、重新布置和替代而不脱离本发明的范围。因此，所附权利要求应当覆盖落在本发明的实质范围内的所有变化和修改。

Claims (20)

1.一种器件，包括：
包括一个或者多个导电层的上极板，其具有顶面、底面和侧壁；
包括一个或者多个导电层的分流板，其具有顶面、底面和侧壁；以及
包括一个或者多个电介质层的电介质块，其具有顶面、底面和侧壁，该电介质块的顶面与所述上极板的底面物理接触，该电介质块的底面在所述分流板的顶面的上方，所述上极板和所述电介质块的所述侧壁基本上共面。
2.如权利要求1所述的器件，还包括：
包括一个或者多个导电层的导电下极板，其具有顶面、底面和侧壁，
所述下极板的所述顶面与电介质块的所述底面物理接触，所述下极板的所述底面与所述分流板物理和电接触，所述下极板的所述侧壁和所述电介质块以及所述上极板的所述侧壁共面。
3.如权利要求2所述的器件，其中，所述分流板的所述侧壁与所述上极板、下极板和所述电介质块的所述侧壁共面。
4.如权利要求2所述的器件，其中，所述上极板、所述下极板和所述电介质块的周界的延伸不超过所述分流板的周界。
5.如权利要求2所述的器件，还包括：与所述分流板的所述底面物理和电接触的一个或者多个导电下部布线，以及与所述上极板的所述顶面物理和电接触的一个或者多个导电上部布线。
6.如权利要求5所述的器件，其中，所述下部布线和上部布线包括铜。
7.如权利要求2所述的器件，其中，所述分流板包括氮化钛层、氮化钽层、钽层、钨层或者它们的组合。
8.如权利要求1所述的器件，还包括与所述下极板的所述底面物理和电接触的一个或者多个导电下部布线，以及与所述上极板的所述顶面物理和电接触的一个或者多个导电上部布线。
9.如权利要求8所述的器件，其中，所述下部布线和所述上部布线包括铜。
10.如权利要求1所述的器件，其中，所述下极板和所述上极板相互无关地包括钽层、氮化钽层、钛层、氮化钛层、钨层或者它们的组合。
11.如权利要求10所述的器件，其中，所述电介质块包括金属氧化物层、Ta2O5层、BaTiO3层、HfO2层、ZrO2层、Al2O3层、金属硅酸盐层、HfSixOy层、HfSixOyNz层或者它们的组合。
12.如权利要求1所述的器件，其中，所述下极板的所述顶面的面积限定了包括所述下极板、所述电介质块和所述上极板的绝缘体上金属电容器的电容面积。
13.一种方法，包括：
在第一层间电介质层中形成一个或者多个铜下部互连；
在所述第一层间电介质层的顶部上形成第一中间电介质层；
在所述第一中间电介质层中形成沟槽，所述一个或者多个下部互连的顶面在所述沟槽的底部暴露；
在所述沟槽中形成导电分流板并完全填充所述沟槽，所述分流板的底面与所述一个或者多个铜下部互连物理和电接触；
在所述分流板的顶面上方形成MIM电介质块；
在所述MIM电介质块的顶面上形成导电上极板，该上极板和所述MIM电介质板的侧壁基本上共面；
在第一中间电介质层的顶部上形成第二中间电介质层，该第二中间电介质层的顶面与所述上极板的顶面共面；
在所述第二中间电介质层和所述上极板的所述顶面上形成第二层间电介质层；
在所述第二层间电介质层中形成一个或者多个铜上部互连，所述一个或者多个上部互连与所述上极板的所述顶面物理和电接触。
14.如权利要求13所述的方法，还包括：在所述分流板和所述电介质块之间形成导电下极板，所述下极板的侧壁与所述电介质块和所述上极板的所述侧壁共面。
15.如权利要求14所述的方法，其中，所述下极板包括钽层、氮化钽层、钛层、氮化钛层、钨层或者它们的组合。
16.如权利要求13所述的方法，其中，所述上极板和所述电介质块的周界的延伸不超过所述分流板的周界。
17.如权利要求13所述的方法，
其中，所述上极板包括钽层、氮化钽层、钛层、氮化钛层、钨层或者它们的组合；
其中，所述电介质块包括金属氧化物层、Ta2O5层、BaTiO3层、HfO2层、ZrO2层、Al2O3层、金属硅酸盐层、HfSixOy层、HfSixOyNz层或者它们的组合。
18.一种方法，包括：
在第一层间电介质层中形成一个或者多个铜下部互连；
在所述第一层间电介质层的顶部上形成第一中间电介质层；
在所述第一中间电介质层中形成沟槽，所述一个或者多个下部互连的顶面在所述沟槽的底部暴露；
在所述沟槽的所述底部和侧壁上形成导电分流板层，所述分流板层与所述一个或者多个铜下部互连物理和电接触；
在所述分流板层的顶面上方形成MIM电介质层；
在所述MIM电介质层的顶面上形成导电上极板层；
除去所述分流板层、所述MIM电介质层和所述上极板层的一些区域以形成分流板、MIM电介质块和上极板，所述分流板、所述MIM电介质块和所述上极板的侧壁基本上共面；
在所述第一中间电介质层的顶部上形成第二中间电介质层，所述第二中间电介质层的顶面与所述上极板的顶面共面；
在所述第二中间电介质层和所述上极板的所述顶面上形成第二层间电介质层；以及
在所述第二层间电介质层中形成一个或者多个铜上部互连，所述一个或者多个上部互连与所述上极板的所述顶面物理和电接触。
19.如权利要求18所述的方法，还包括：
在所述分流板层和所述MIM电介质层之间形成下极板层；以及
与除去所述分流板层、所述MIM电介质层和所述上极板层的一些区域的步骤同时，去除所述下极板层的一些区域，以形成下极板，所述下极板的侧壁与所述分流板、所述电介质块和所述上极板的所述侧壁共面。
20.如权利要求19所述的方法，
其中，所述下极板和上极板相互无关地包括钽层、氮化钽层、钛层、氮化钛层、钨层或者它们的组合；
其中，所述电介质块包括金属氧化物层、Ta2O5层、BaTiO3层、HfO2层、ZrO2层、Al2O3层、金属硅酸盐层、HfSxOy层、HfSixOyNz层或者它们的组合。
CNB2007100965851A 2006-06-21 2007-04-16 Mim电容器器件及其制造方法 Active CN100546048C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/425,549 US7488643B2 (en) 2006-06-21 2006-06-21 MIM capacitor and method of making same
US11/425,549 2006-06-21

Publications (2)

Publication Number Publication Date
CN101093861A true CN101093861A (zh) 2007-12-26
CN100546048C CN100546048C (zh) 2009-09-30

Family

ID=38872808

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100965851A Active CN100546048C (zh) 2006-06-21 2007-04-16 Mim电容器器件及其制造方法

Country Status (4)

Country Link
US (2) US7488643B2 (zh)
JP (1) JP5558662B2 (zh)
CN (1) CN100546048C (zh)
TW (1) TW200807684A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656294A (zh) * 2008-08-18 2010-02-24 施乐公司 包括针孔底切区域的器件和工艺
CN104241245A (zh) * 2014-09-15 2014-12-24 复旦大学 一种基于低k材料和铜互连的mim电容及其制备方法
CN109638155A (zh) * 2018-12-10 2019-04-16 中国电子科技集团公司第二十四研究所 Mim电容结构及其制作方法
CN112635438A (zh) * 2019-09-24 2021-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080186860A1 (en) * 2007-02-06 2008-08-07 Viasat, Inc. Contention and polled requests for scheduling transmissions
US10147784B2 (en) 2014-05-15 2018-12-04 Texas Instruments Incorporated High voltage galvanic isolation device
US9299697B2 (en) * 2014-05-15 2016-03-29 Texas Instruments Incorporated High breakdown voltage microelectronic device isolation structure with improved reliability
US10546915B2 (en) 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads
TWI639010B (zh) 2017-12-28 2018-10-21 財團法人工業技術研究院 靜電偵測裝置
US11222945B2 (en) * 2017-12-29 2022-01-11 Texas Instruments Incorporated High voltage isolation structure and method
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
US11581298B2 (en) * 2019-05-24 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Zero mask high density capacitor
US20210202375A1 (en) * 2019-12-27 2021-07-01 Silicon Laboratories Inc. Top Hat Structure for Isolation Capacitors
CN113016074B (zh) * 2021-02-19 2022-08-12 英诺赛科(苏州)科技有限公司 半导体器件
US11901402B2 (en) 2021-11-18 2024-02-13 Texas Instruments Incorporated Standalone isolation capacitor

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
WO1998052734A1 (fr) 1997-05-21 1998-11-26 Asahi Kasei Kogyo Kabushiki Kaisha Procede de moulage par injection de resines thermoplastiques
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
US6466427B1 (en) * 2000-05-31 2002-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic capacitor structure compatible with copper containing microelectronic conductor layer processing
US6313003B1 (en) * 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US6737728B1 (en) * 2000-10-12 2004-05-18 Intel Corporation On-chip decoupling capacitor and method of making same
US6451664B1 (en) * 2001-01-30 2002-09-17 Infineon Technologies Ag Method of making a MIM capacitor with self-passivating plates
JP2002280524A (ja) * 2001-03-16 2002-09-27 Nec Corp 容量素子の形成方法
JP2003051501A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4947849B2 (ja) 2001-05-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
JP3842111B2 (ja) * 2001-11-13 2006-11-08 富士通株式会社 半導体装置及びその製造方法
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP2003264235A (ja) * 2002-03-08 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
US6734053B2 (en) * 2002-03-20 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd Effective MIM fabrication method and apparatus to avoid breakdown and leakage on damascene copper process
US6746914B2 (en) * 2002-05-07 2004-06-08 Chartered Semiconductor Manufacturing Ltd. Metal sandwich structure for MIM capacitor onto dual damascene
KR100456829B1 (ko) * 2002-06-17 2004-11-10 삼성전자주식회사 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법
US7060557B1 (en) * 2002-07-05 2006-06-13 Newport Fab, Llc, Inc. Fabrication of high-density capacitors for mixed signal/RF circuits
JP2004079924A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 半導体装置
US6630380B1 (en) * 2002-09-30 2003-10-07 Chartered Semiconductor Manufacturing Ltd Method for making three-dimensional metal-insulator-metal capacitors for dynamic random access memory (DRAM) and ferroelectric random access memory (FERAM)
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
KR100505658B1 (ko) * 2002-12-11 2005-08-03 삼성전자주식회사 ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US6919233B2 (en) * 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same
JP4173374B2 (ja) * 2003-01-08 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100505682B1 (ko) 2003-04-03 2005-08-03 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 이중 다마신 배선구조 및 그 제조방법
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
KR100578212B1 (ko) * 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US6964908B2 (en) * 2003-08-19 2005-11-15 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabricating same
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
US6876028B1 (en) * 2003-09-30 2005-04-05 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabrication
CN100377357C (zh) * 2003-10-22 2008-03-26 松下电器产业株式会社 半导体装置及其制造方法
US7674682B2 (en) * 2003-10-30 2010-03-09 Texas Instruments Incorporated Capacitor integration at top-metal level with a protective cladding for copper surface protection
US7015093B2 (en) * 2003-10-30 2006-03-21 Texas Instruments Incorporated Capacitor integration at top-metal level with a protection layer for the copper surface
US7112507B2 (en) * 2003-11-24 2006-09-26 Infineon Technologies Ag MIM capacitor structure and method of fabrication
KR100585115B1 (ko) * 2003-12-10 2006-05-30 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
JP4025316B2 (ja) * 2004-06-09 2007-12-19 株式会社東芝 半導体装置の製造方法
KR100645041B1 (ko) * 2004-07-12 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터를 갖는 반도체 소자 및 그 형성 방법
KR100684438B1 (ko) * 2004-08-06 2007-02-16 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7232745B2 (en) * 2005-02-24 2007-06-19 International Business Machines Corporation Body capacitor for SOI memory description
US7226316B2 (en) * 2005-08-11 2007-06-05 Hon Hai Precision Ind. Co., Ltd Cable connector assembly with holder
JP4776445B2 (ja) * 2006-06-08 2011-09-21 株式会社東芝 電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656294A (zh) * 2008-08-18 2010-02-24 施乐公司 包括针孔底切区域的器件和工艺
CN104241245A (zh) * 2014-09-15 2014-12-24 复旦大学 一种基于低k材料和铜互连的mim电容及其制备方法
CN104241245B (zh) * 2014-09-15 2016-11-16 复旦大学 一种基于低k材料和铜互连的mim电容及其制备方法
CN109638155A (zh) * 2018-12-10 2019-04-16 中国电子科技集团公司第二十四研究所 Mim电容结构及其制作方法
CN112635438A (zh) * 2019-09-24 2021-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法

Also Published As

Publication number Publication date
US20080232025A1 (en) 2008-09-25
JP5558662B2 (ja) 2014-07-23
US7488643B2 (en) 2009-02-10
CN100546048C (zh) 2009-09-30
US20070296085A1 (en) 2007-12-27
US8390038B2 (en) 2013-03-05
TW200807684A (en) 2008-02-01
JP2008004939A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
CN100546048C (zh) Mim电容器器件及其制造方法
CN101160655B (zh) Mim电容器及其制造方法
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN100499107C (zh) 后端金属化结构及其制造方法
CN101390203B (zh) 互连结构及其制造方法
US7115995B2 (en) Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
US20180315704A1 (en) Semiconductor Structure
KR100861855B1 (ko) 금속-절연체-금속 커패시터 및 그 제조 방법
TWI405301B (zh) 雙重線路的積體電路晶片
US7037851B2 (en) Methods for selective integration of airgaps and devices made by such methods
CN102870212B (zh) 具有自对准介电帽的互连结构的结构和制造方法
US20040251549A1 (en) Hybrid copper/low k dielectric interconnect integration method and device
CN101661900A (zh) 半导体器件及其制造方法
US20020079585A1 (en) Structural reinforcement of highly porous low k dielectric films by ILD posts
US6358845B1 (en) Method for forming inter metal dielectric
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
JP3488146B2 (ja) 半導体装置及びその製造方法
KR100846388B1 (ko) 반도체 소자의 다층 배선 형성 방법
CN103296006A (zh) 扩散阻挡层、金属互连结构及其制造方法
KR20090044916A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.