JP4025316B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に係り、特に強誘電体キャパシターを含む半導体装置の製造方法に関する。

強誘電体メモリーのキャパシターには、チタン酸ジルコン酸鉛（ＰＺＴ）およびタンタル酸ストロンチウムビスマス（ＳＢＴ）等といった強誘電体材料が使用されている。こうした強誘電体材料は、水素などの還元性雰囲気に弱く、水素にさらされると結晶中の酸素が引き抜かれて十分な自発分極を起こせなくなる。

従来、強誘電体キャパシターを作製するには、例えば、下部電極、強誘電体薄膜および上部電極を順次成膜した後、耐水素バリアー膜を成膜する。その上に、二酸化ケイ素等からなるハードマスク（ＨＭ）を成膜し、リソグラフィーによって所望のパターンに加工する。リソグラフィー工程では、一般的に、露光光の反射を防止するために有機系反射防止膜が形成し、フォトレジスト膜を成膜して露光が行なわれる（例えば、非特許文献１、特許文献１参照）。反射防止膜およびフォトレジスト膜は、材料を塗布・乾燥することによって形成されるので、プロセスが簡便である点では有利である。所望の形状のキャパシターを加工した後、これらの膜は酸素プラズマアッシャーにより除去され、このアッシャーによってフォトレジストや反射防止膜の成分である水素が発生する。発生した水素は、ＨＭを拡散して強誘電体キャパシターに到達し、キャパシターにダメージを与えてしまう。

キャパシター加工後には、層間絶縁膜を挟んでメタル配線が形成され、この際の加工もリソグラフィーにより同様に行なわれる。特にＣｕ配線が形成される場合には、前処理として水素アニールを行なうことがあり、これはキャパシターのダメージを誘発する一因となるおそれがある。

ＴＥＯＳなどの酸化膜を介してトランジスター上に強誘電体キャパシターが形成された場合には、層間絶縁膜やメタル配線工程などで発生する水素から保護するために、水素バリアー膜（Ａｌ₂Ｏ₃など）でキャパシターが覆われる（例えば、特許文献２参照）。しかしながら、水素は、下方にあるＴＥＯＳ膜や、メタル配線工程時に露出したＴＥＯＳ膜を通してキャパシターに到達してしまう。その結果、キャパシターのダメージを誘発してしまう。ＴＥＯＳ膜と下部電極との間に水素バリアー膜を挿入すれば、こうした問題を回避することができるものの、この場合には、工程数およびコストが増加してしまう。
S. Kishimura et al. SPIE 3334, 310 (1998) 特開２０００−１６４８１７号公報 米国特許第６，５８６，７９０号公報

本発明は、十分に大きな自発電極を起こし得る強誘電体キャパシターを具備した半導体装置を製造する方法を提供することを目的とする。

本発明の一態様にかかる半導体装置の製造方法は、素子が形成された半導体基板上に絶縁膜を形成する工程、
前記絶縁膜上に、水素不透過性の反射防止膜を形成する工程、
前記反射防止膜上に直接接してレジストパターンを形成する工程、
前記レジストパターンをマスクとして用いて、前記絶縁膜にホールを形成する工程、
前記ホールに導電性材料を埋め込んでプラグを形成する工程、
前記レジストパターンをアッシングにより除去する工程、および
前記反射防止膜上に強誘電体キャパシターを形成する工程を具備し、
前記反射防止膜は、ＡｌＳｉ _x Ｏ _y 、窒化アルミニウム、およびＴｉＡｌ _x Ｎ _y （ｘ，ｙは、組成比を表わす数値である）からなる群から選択される少なくとも１種を含むことを特徴とする。

本発明の他の態様にかかる半導体装置の製造方法は、素子が形成された半導体基板上に絶縁膜を形成する工程、
前記絶縁膜上に、下部電極、強誘電体膜、および上部電極を順次堆積して強誘電体キャパシターを形成する工程、
前記上部電極上に水素不透過性の反射防止膜を形成する工程、
前記反射防止膜上に直接接してレジストパターンを形成する工程、
前記レジストパターンをマスクとして用いて、前記強誘電体キャパシターをパターニングする工程、および
前記レジストパターンをアッシングにより除去する工程を具備し、
前記反射防止膜は、ＡｌＳｉ _x Ｏ _y 、窒化アルミニウム、およびＴｉＡｌ _x Ｎ _y （ｘ，ｙは、組成比を表わす数値である）からなる群から選択される少なくとも１種を含むことを特徴とする。

本発明の一態様によれば、十分に大きな自発電極を起こし得る強誘電体キャパシターを具備した半導体装置を製造する方法が提供される。

以下、図面を参照して、本発明の実施形態を説明する。
（実施形態１）
図１乃至図８は、本実施形態にかかる半導体装置の製造方法を表わす工程断面図である。

まず、図１に示すように、半導体基板１上に層間絶縁膜６および水素不透過性の反射防止膜（ＡＲＣ）７を順次形成し、さらにＡＲＣ７に直接接してレジストパターン８を形成する。半導体基板１には、ソース領域２、ドレイン領域３、ゲート絶縁膜４およびゲート電極５を含むトランジスターが設けられている。層間絶縁膜６は、例えばＴＥＯＳ膜により形成することができる。

ＡＲＣ７は水素を透過しないことが要求され、具体的には、７００℃における水素の拡散係数が１０^-11ｃｍ²／ｓ未満であれば、実質的に水素を透過しないとみなすことができる。本実施形態においてはＡＲＣ７は、絶縁材料により形成されるが、キャパシターの構造によっては導電性材料を用いてＡＲＣ７を形成してもよい。使用し得る絶縁材料としては、例えば窒化シリコン（例えばＳｉ₃Ｎ₄など）、酸窒化シリコン（例えばＳｉＯＮなど）、酸化クロム（例えばＣｒ₂Ｏ₃など）、ＣｒＯ_xＦ_y、ＣｒＡｌ_xＯ_y、ＡｌＳｉ_xＯ_y、およびＺｒＳｉ_xＯ_yなど（ｘ，ｙは、組成比を表わす数値である）が挙げられる。組成によっては、炭酸化シリコン（例えばＳｉＯＣ）を絶縁材料として用いることもできる。これらの材料は単独で用いても、２種以上を組み合わせて用いてもよい。こうした絶縁材料のうち、例えば（Ｏ／（Ｏ＋Ｎ））が０．２〜０．３の酸窒化シリコンは、７００℃での水素の拡散係数は極小値をとることが知られており、０．５〜２×１０^-17ｃｍ²／ｓである(W. M. Arnoldbik et al. Phys. Rev. B48, 5444 (1993))。また、Ｃｒ₂Ｏ₃は、７００℃における水素の拡散係数は９．２×１０^-16ｃｍ²／ｓである(M. R. Piggott, J. Iron Steel Inst. 210, 901 (1972))。導電性材料については、例えば（Ｔｉ，Ａｌ）Ｎは、４５０〜６００℃における水素の拡散係数が、１×１０^-12〜１×１０^-11ｃｍ²／ｓである(N. Bazzanella et al. Appl. Phys. Lett. 81, 3762 (2002)) 。

露光光の反射を防止する作用が必要であるので、ＡＲＣ７の光学定数は、屈折率ｎが露光波長において１．０から２．２程度、かつ消衰係数ｋが０．２から１．０程度であることが望まれる。例えばＳｉＯＮの代表的な光学定数は、ＫｒＦ露光においてｎ＝２．０、ｋ＝０．６である。また、Ｃｒ₂Ｏ₃の光学定数は、ＡｒＦ露光においてｎ＝１．８５、ｋ＝０．８３である。光学定数は、波長によって変わるのでこの限りではない。要はレジストへの光の反射が５％程度以下と十分に小さく、現像後のレジストの定在波を抑えられればよい。

こうした条件を満足するように、用いる化合物の元素比や膜厚を調整して、ＡＲＣ７を形成する。ＡＲＣ７は、例えばスパッタリング法などの水素を生じさせない方法を用いて成膜することが好ましい。ＡＲＣ７の膜厚は、用いる材料の光学定数と波長によって決まる。膜厚ばらつきによるフォトレジスト現像後の寸法変動を抑えるために、ＡＲＣ７は、５０ｎｍ程度以上の膜厚で形成することが好ましい。しかしながら、ＡＲＣ７の膜厚が厚すぎる場合には、エッチング加工が困難になるおそれがある。したがって、ＡＲＣ７の膜厚の上限は、１００ｎｍ程度までとすることが望まれる。

レジストパターン８をマスクとして用いて、ＡＲＣ７および層間絶縁膜６を常法によりエッチング加工し、図２に示すようにホール９を開口する。ホール９内部には、タングステンやポリシリコンなどの導電性材料を埋め込んだ後、平坦化（ＣＭＰ）を行なってプラグ１０を形成する。さらに、アッシングによりレジストパターン８を剥離して、図３に示すようにＡＲＣ７を露出する。

ＡＲＣ７上には、図４に示すように、下部電極１１、強誘電体膜１２、および上部電極１３を順次形成する。下部電極１１および上部電極１３としては、Ｐｔ、Ｉｒ、Ｐｄなどの貴金属、あるいはＳｒＲｕＯ₃、ＩｒＯ₂などの導電性酸化物を用いることができる。こうした材料は、例えば、スパッタリング法またはＭＯＣＶＤ法などにより成膜して、単独あるいは積層して用いることができる。電極の膜厚は、通常１００ｎｍ程度である。また、強誘電体膜１２の材料としては、ＰＺＴ、ＳＢＴ、ＢＬＴ（チタン酸ビスマスランタン）、およびＢＩＴ（チタン酸ビスマス）からなる群から選択される材料を用いることができる。これらは、スパッタリング法、塗布法、あるいはＭＯＣＶＤ法により成膜した後、結晶化する。例えばＰＺＴの場合には、数１０乃至数１００ｎｍの膜厚として、５００℃から７００℃で熱処理することにより結晶化が行なわれる。

上部電極１３上には、水素バリアー膜１４として耐還元性の膜を形成する。具体的には、１０ｎｍ膜厚のＡｌ₂Ｏ₃を蒸着し、その上にハードマスク１５としてのＴＥＯＳ膜を形成して、図４の構造を得る。水素バリアー膜１４は、例えば、スパッタリング法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）といった手法により形成することができる。Ａｌ₂Ｏ₃の他、ＴｉＮ、ＴｉＡｌＮ等を用いて水素バリアー膜１４を形成してもよい。ハードマスク１５は、例えば、ＣＶＤ（化学気相成長法）といった手法により形成することができる。ハードマスク１５、水素バリアー膜１４、上部電極１３、および強誘電体膜１２を通常のリソグラフィー法により加工して、図５に示すようにパターン化されたキャパシターを得る。図５においては、二つのキャパシターが下部電極１１を共有しているが、キャパシター毎に下部電極を形成してもかまわない。

全面に水素バリアー膜１６およびハードマスク１７を形成し、ＣＭＰにより平坦化した後、通常のリソグラフィー加工を行なって、図６に示すように下部電極１１をエッチングする。さらに、図７に示すように全体を水素バリアー膜１８で覆ってから層間絶縁膜１９を積層する。水素バリアー膜１６および１８は、水素バリアー膜１４と同様、Ａｌ₂Ｏ₃により形成することができ、層間絶縁膜１９の形成には、例えば、ハードマスクと同様にＴＥＯＳを用いることができる。最後に、図８に示すように、キャパシターの上部電極、トランジスターに接続するメタル配線２０を形成する。

図示する構造においては、水素不透過性のＡＲＣ７が、キャパシターの下部電極１１に接して下方に設けられ、キャパシターの上方には、水素バリアー１４、１６および１８が設けられている。このため、キャパシターの下方および上方からの水素によるダメージを回避して、キャパシターを保護することが可能となった。完成後の半導体装置においては、ＡＲＣ７はキャパシター保護膜ということができる。

すなわち、本実施形態の方法により製造される半導体装置は、ＴＥＯＳからなる絶縁膜とキャパシターの下部電極との間に、キャパシター保護膜を有している。このキャパシター保護膜は、絶縁膜にホールを形成するためのリソグラフィー工程においては、レジストパターンの下層に設けられて反射防止膜として用いられたものである。したがって、露光の際には、露光光の反射を防止するという作用を有する。しかも、この反射防止膜は水素不透過性であることから、水素バリアー膜としての作用も兼ね備えている。このため、配線形成プロセスにおいて水素が発生しても、この水素が絶縁膜（ＴＥＯＳ膜）を通してキャパシターに到達することはない。露光光の反射を防止する反射防止膜が、水素バリアー膜としても機能するので、ＴＥＯＳ膜と下部電極との間に水素バリアー膜を別途形成する必要はなく、工程が簡略化されて、コストの削減にもつながる。

（実施形態２）
下部電極とＴＥＯＳ膜との間に設けられる水素不透過性のＡＲＣは、導電性材料により形成することもできる。図９乃至図１２を参照して、こうした例を説明する。

まず、導電性材料を用いて水素不透過性のＡＲＣを形成する以外は、前述の実施形態１と同様の手法により、図９に示すような構造を形成する。使用し得る導電性材料としては、例えば、カーボン，窒化クロム（例えばＣｒＮ）、窒化チタン（例えばＴｉＮ）、窒化タンタル（例えばＴａＮ）、窒化アルミニウム（例えばＡｌＮ）、ＴｉＡｌ_xＮ_y、ＴａＡｌ_xＮ_y、ＴｉＳｉ_xＮ_y、ＡｌＳｉ_xＮ_y（ｘ，ｙは、組成比を表わす数値である）、および炭化シリコン（例えばＳｉＣ）などが挙げられる。また、組成によっては酸炭化シリコン（例えばＳｉＯＣ）を用いることもできる。

次いで、前述の実施形態１と同様の手法により、ハードマスク１５、水素バリアー膜１４、上部電極１３、および強誘電体膜１２を加工してキャパシターをパターニングし、全面に水素バリアー膜１６およびハードマスク１７を堆積する。ＣＭＰ処理を施して平坦化した後、通常のリソグラフィー加工を行なって、図１０に示すように下部電極１１およびＡＲＣ２３をエッチングする。さらに、図１１に示すように全体を水素バリアー膜１８で覆ってから、層間絶縁膜１９を積層する。本実施形態にかかる構造では、キャパシターを覆う水素バリアー膜１８はＡＲＣ２３の側壁にも接して設ける必要がある。最後に、図１２に示すようにメタル配線２０を形成する。ＡＲＣ２３は導電性であるので、下部電極１１として用いることも可能である。

図示する構造においては、水素不透過性のＡＲＣ２３が、キャパシターの下部電極１１に接して下方に設けられているので、水素がキャパシターの下方からキャパシターに達することはない。しかも、キャパシターの上方には、水素バリアー１４、１６および１８が設けられているので、上方からの水素もキャパシターには到達しない。こうして、キャパシターの下方および上方からの水素によるダメージを回避して、キャパシターを保護することが可能となった。キャパシターの強誘電体膜に水素が到達しないので、結晶中の酸素が引き抜かれることはない。したがって、十分な自発分極を起こし得る強誘電体キャパシターが得られる。

なお、絶縁材料によりＴＥＯＳ膜と下部電極との間に形成されたＡＲＣも、上述したような方法を適用してエッチングにより加工してもよい。

（実施形態３）
水素不透過性のＡＲＣは、キャパシターの上部電極の上に設けることもできる。図１３乃至１９を参照して、こうした例を説明する。

まず、図１３に示すように、トランジスターを形成した半導体基板１上に、層間絶縁膜６、下部電極１１、強誘電体膜１２、上部電極１３、水素バリアー膜１４、およびハードマスク１５を順次形成する。こうした電極や各層は、すでに説明したような材料を用いて同様の手法により形成することができる。

ハードマスク１５上には、絶縁材料を用いて水素不透過性のＡＲＣ７を成膜し、レジストパターン８を形成する。いずれも、すでに説明したような材料を用いて、同様の手法により形成することができる。

レジストパターン８をマスクとして用いて、ＡＲＣ７、ハードマスク１５、水素バリアー膜１４、上部電極１３、強誘電体膜１２、および下部電極１１を通常のリソグラフィー法により加工して、図１４に示すようにパターン化されたキャパシターを得る。さらに、アッシングによりレジストパターン８を剥離して、図１５に示すようにＡＲＣ７を露出する。

レジストは有機物であるので、アッシングの際には水素が発生する。しかしながら、水素を透過しない性質を有するＡＲＣ７が設けられているので、ハードマスク膜１５に水素が到達することはない。そのため、強誘電体キャパシターに水素が到達しダメージを与えることを防ぐことができる。

全面にＡｌ₂Ｏ₃を蒸着して、図１６に示すように水素バリアー膜１６を形成する。本実施形態においては、水素不透過性のＡＲＣ７は水素バリアー膜１６の下に残置されるので、後工程で発生する水素のダメージを抑える効果はよりいっそう高められる。

次に、ハードマスク１７、水素を透過しない性質を有するＡＲＣ７を積層し、レジストパターン８を形成する。レジストパターン８をマスクとして用いて、図１７に示すように、ＡＲＣ７、ハードマスク１７、水素バリアー膜１６および下部電極１１をエッチング加工する。図１７においては、二つのキャパシターが下部電極１１を共有しているが、キャパシター毎に下部電極を形成してもかまわない。

さらに、図１８に示すように、全面を水素バリアー膜１８で覆ってから、層間絶縁膜２０、ＡＲＣ７およびレジストパターン８を形成する。最後に、上部電極、下部電極、トランジスターへの配線を施すための接続穴をリソグラフィーにより開口して、図１９に示すようにメタル配線２０を施す。

本実施形態においては、水素不透過性のＡＲＣ７は、基板の加工後にもなるべく残される。これによって、キャパシターへの水素によるダメージをよりいっそう低減することが可能となった。キャパシターの強誘電体膜に水素が到達しないので、結晶中の酸素が引き抜かれることはない。したがって、十分な自発分極を起こし得る強誘電体キャパシターが得られる。

ここで、図２０を参照して、水素不透過性のＡＲＣ７の効果を説明する。本発明の実施形態においては、図２０（ａ）に示すように、ハードマスク膜１５上にはＡＲＣ７およびレジストパターン８が形成される。このレジストパターン８はアッシングにより除去され、このとき、図２０（ｂ）に示すように水素２１が発生する。水素２１に曝されるＡＲＣ７は、水素の拡散係数が極めて小さい材料から構成されているので、水素がハードマスク膜１５に到達することはない。引き続く工程で、こうしたハードマスク１５上にキャパシターが形成されても、キャパシターが水素のダメージを受けることは避けられる。

従来の有機系反射防止膜がレジストパターンの下に形成された場合を、図２１に示す。図２１（ａ）に示されるような有機系反射防止膜２２は、アッシングによりレジストパターン８とともに除去されて、水素が発生する。有機系反射防止膜２２が除去されると、図２１（ｂ）に示すように水素２１は容易にハードマスク膜１５に到達する。ハードマスク中の水素は、後の工程で形成されるキャパシターにダメージを与えることになる。本実施形態の方法においては、水素不透過性のＡＲＣがハードマスクと下部電極との間に設けられるので、こうした問題は完全に回避される。

キャパシターの強誘電体膜に水素が到達しないので、結晶中の酸素が引き抜かれることはない。したがって、十分な自発分極を起こし得る強誘電体キャパシターが得られる。

なお、ＡＲＣ７を構成している材料は水素不透過性であることから、この材料によって水素バリアー膜１４、１６および１８を形成することもできる。用いる材料に応じた条件で成膜し、エッチングを行なえばよい。この場合にも、キャパシターを水素から保護するという同様の効果が得られ、しかも、高い信頼性を確保できるといった点で有利である。

（実施形態４）
絶縁材料を用いて水素不透過性のＡＲＣを形成する場合には、キャパシターの周囲をこの膜で覆ってもよい。図２２乃至図２６を参照して、こうした例について説明する。

前述の実施形態１の場合と同様の手法により、図３に示した構造を得た後、下部電極１１、強誘電体膜１２、上部電極１３、ＡＲＣ７ａ、ハードマスク１５、およびＡＲＣ７ｂを順次成膜し、図２２に示すようにレジストパターン８を形成する。上部電極１３とハードマスク１５との間に設けられたＡＲＣ７ａは、水素バリアー膜として作用する。

ＡＲＣ７ｂ、ハードマスク１５、ＡＲＣ７ａ、上部電極１３、強誘電体膜１２、および下部電極１１を通常のリソグラフィー法により加工する。さらに、上方のＡＲＣ７ｂを除去して、図２３に示すようにハードマスク１５を露出して、パターン化されたキャパシターを得る。このとき、一つの下部電極に対して、一つのキャパシターとなるようにパターニングを行なう。図２３においては、プラグ１０に接しているＡＲＣ７はエッチングされていないが、エッチングしてもよい。

次いで、図２４に示すように全面にＡＲＣ７を形成した後、層間絶縁膜１９を形成する。ここで形成されるＡＲＣ７は、水素バリアー膜として作用する。その上に、ＡＲＣ７およびレジストパターン８を順次成膜し、図２５に示すように、上部電極、下部電極、トランジスターへの配線を施すための接続穴２４をリソグラフィーにより開口する。最後に、図２６に示すようにメタル配線２０を施す。

図示する構造においては、キャパシターは、周囲が全て水素不透過性のＡＲＣ７により覆われているので、水素のダメージを十分に低減することができる。キャパシターの強誘電体膜に水素が到達しないので、結晶中の酸素が引き抜かれることはない。したがって、十分な自発分極を起こし得る強誘電体キャパシターが得られる。

（実施形態５）
導電性材料を用いて水素不透過性のＡＲＣを形成する場合には、このＡＲＣを電極の一部として用いることもできる。図２７乃至図３２を参照して、こうした例について説明する。

まず、水素不透過性ＡＲＣ２３の形成に導電性材料を用いる以外は、前述の実施形態４の場合と同様の手法により、図２７に示すように各層を積層する。すなわち、トランジスターが形成された半導体基板１上には、ＴＥＯＳ等からなる層間絶縁膜６および導電性材料からなるＡＲＣ２３を順次形成する。さらに、下部電極１１、強誘電体膜１２、上部電極１３、ＡＲＣ２３ａ、ハードマスク１５、およびＡＲＣ２３ｂを順次成膜し、レジストパターン８を形成する。上部電極１３とハードマスク１５との間に設けられたＡＲＣ２３ａは、水素バリアー膜としても作用する。

ＡＲＣ２３ｂ、ハードマスク１５、ＡＲＣ２３ａ、上部電極１３、強誘電体膜１２、下部電極１１、およびＡＲＣ２３を通常のリソグラフィー法により加工する。さらに、上方のＡＲＣ２３ｂを除去して、図２８に示すようにハードマスク１５を露出し、パターン化されたキャパシターを得る。このとき、一つの下部電極に対して、一つのキャパシターとなるようにパターニングを行なう。本実施形態においては、図２８に示されるように、プラグ１０に接しているＡＲＣ２３はエッチングする必要がある。

次いで、図２９に示すように全面にＡｌ₂Ｏ₃からなる水素バリアー膜１４を形成した後、層間絶縁膜１９を形成する。その上に、ＡＲＣ２３およびレジストパターン８を順次成膜し、図３０に示すように、上部電極、下部電極、トランジスターへの配線を施すための接続穴２４をリソグラフィーにより開口する。図３１に示すようにＡＲＣ２３を除去して層間絶縁膜１９を露出し、最後に、図３２に示すようにメタル配線２０を施す。

キャパシターの強誘電体膜に水素が到達しないので、結晶中の酸素が引き抜かれることはない。したがって、十分な自発分極を起こし得る強誘電体キャパシターが得られる。しかも、本実施形態の方法により得られた半導体装置においては、水素透過性のＡＲＣが、キャパシターの上部電極および下部電極の一部を構成しているので、高い信頼性を確保できる点で有利である。

（実施形態６）
絶縁材料を用いて水素不透過性のＡＲＣを形成する場合には、ハードマスクとしての機能をもたせることもできる。図３３乃至図３７を参照して、こうした例について説明する。

前述の実施形態１の場合と同様の手法により、図３に示した構造を得た後、下部電極１１、強誘電体膜１２、上部電極１３、およびＡＲＣ７ｃを順次成膜し、図３３に示すようにレジストパターン８を形成する。すでに説明したようにＡＲＣ７は水素不透過性であるので、アッシングの際に水素が発生しても、強誘電体膜１２に水素が到達することはない。上部電極１３上に設けられたＡＲＣ７ｃは、水素バリアー膜として作用する。

ＡＲＣ７ｃ、上部電極１３、強誘電体膜１２、および下部電極１１を通常のリソグラフィー法により加工して、パターン化されたキャパシターを得る。図３４においては、プラグ１０に接しているＡＲＣ７はエッチングされていないが、場合によってはエッチングしてもよい。

キャパシターを覆うようにＡＲＣ７ｃを成膜して、図３５に示すように平坦化する。こうして形成されたＡＲＣ７ｃは、ハードマスクとして作用する。その後、レジストパターン８を形成し、図３６に示すように上部電極、下部電極、トランジスターへの配線を施すための接続穴２４をリソグラフィーにより開口する。最後に、図３７に示すようにメタル配線２０を施す。

キャパシターの強誘電体膜に水素が到達しないので、結晶中の酸素が引き抜かれることはない。したがって、十分な自発分極を起こし得る強誘電体キャパシターが得られる。しかも、本実施形態においては、水素不透過性のＡＲＣでハードマスクとしての機能も兼ねているので、成膜プロセスを大幅に簡略化することが可能となった。

本発明が適用可能な強誘電体メモリーとして、例えば、チェーンＦｅＲＡＭ、ＣＯＰ型、オフセット型の構造などが挙げられる。
チェーンＦｅＲＡＭは、セルトランジスタ（Ｔ）のソースドレイン間にキャパシター（Ｃ）の両端をそれぞれ接続してユニットセルとし、このユニットセルを複数直列に接続したＴＣ並列ユニット直列接続型強誘電体メモリーである。

ＣＯＰ型は、トランジスターの活性領域上にＷやＳｉを素材にしてプラグを形成し、そのプラグ直上にキャパシターを配置した構成である。強誘電体膜形成時にプラグが酸化されてコンタクト抵抗が上昇したり、膜剥がれを起こすおそれがあるが、セル面積が小さくなり、高集積化にとって有利である。

オフセット型は、キャパシターを形成した後に上部電極とトランジスターの活性領域とをプラグで接続することにより作製される。セル面積の縮小は困難で高集積化は難しいとされているものの、プラグに強誘電体膜形成のための熱処理工程が影響を及ぼすことがないので、製造プロセスへ与える負担は少ない。

実施形態１における半導体装置の製造方法を表わす工程断面図。 図１に続く工程を表わす断面図。 図２に続く工程を表わす断面図。 図３に続く工程を表わす断面図。 図４に続く工程を表わす断面図。 図５に続く工程を表わす断面図。 図６に続く工程を表わす断面図。 図７に続く工程を表わす断面図。 実施形態２における半導体装置の製造方法を表わす工程断面図。 図９に続く工程を表わす断面図。 図１０に続く工程を表わす断面図。 図１１に続く工程を表わす断面図。 実施形態３における半導体装置の製造方法を表わす工程断面図。 図１３に続く工程を表わす断面図。 図１４に続く工程を表わす断面図。 図１５に続く工程を表わす断面図。 図１６に続く工程を表わす断面図。 図１７に続く工程を表わす断面図。 図１８に続く工程を表わす断面図。 実施形態にかかるＡＲＣの作用を説明する模式図。 従来のＡＲＣを説明する模式図。 実施形態４における半導体装置の製造方法を表わす工程断面図。 図２２に続く工程を表わす断面図。 図２３に続く工程を表わす断面図。 図２４に続く工程を表わす断面図。 図２５に続く工程を表わす断面図。 実施形態５における半導体装置の製造方法を表わす工程断面図。 図２７に続く工程を表わす断面図。 図２８に続く工程を表わす断面図。 図２９に続く工程を表わす断面図。 図３０に続く工程を表わす断面図。 図３１に続く工程を表わす断面図。 実施形態６における半導体装置の製造方法を表わす工程断面図。 図３３に続く工程を表わす断面図。 図３４に続く工程を表わす断面図。 図３５に続く工程を表わす断面図。 図３６に続く工程を表わす断面図。

符号の説明

１…基板； ２…ソース領域； ３…ドレイン領域； ４…ゲート絶縁膜
５…ゲート電極； ６…層間絶縁膜； ７，７ａ，７ｂ，７ｃ…反射防止膜（ＡＲＣ）
８…レジストパターン； ９…ホール； １０…プラグ； １１…下部電極
１２…強誘電体膜； １３…上部電極； １４…水素バリアー膜
１５…ハードマスク； １６…水素バリアー膜； １７…ハードマスク
１８…水素バリアー膜； １９…層間絶縁膜； ２０…メタル配線； ２１…水素
２２…有機系反射防止膜； ２３，２３ａ，２３ｂ…ＡＲＣ； ２４…接続穴。

Claims (5)

1. 素子が形成された半導体基板上に絶縁膜を形成する工程、
   前記絶縁膜上に、水素不透過性の反射防止膜を形成する工程、
   前記反射防止膜上に直接接してレジストパターンを形成する工程、
   前記レジストパターンをマスクとして用いて、前記絶縁膜にホールを形成する工程、
   前記ホールに導電性材料を埋め込んでプラグを形成する工程、
   前記レジストパターンをアッシングにより除去する工程、および
   前記反射防止膜上に強誘電体キャパシターを形成する工程を具備し、
   前記反射防止膜は、ＡｌＳｉ _x Ｏ _y 、窒化アルミニウム、およびＴｉＡｌ _x Ｎ _y （ｘ，ｙは、組成比を表わす数値である）からなる群から選択される少なくとも１種を含むことを特徴とする半導体装置の製造方法。
2. 素子が形成された半導体基板上に絶縁膜を形成する工程、
   前記絶縁膜上に、下部電極、強誘電体膜、および上部電極を順次堆積して強誘電体キャパシターを形成する工程、
   前記上部電極上に水素不透過性の反射防止膜を形成する工程、
   前記反射防止膜上に直接接してレジストパターンを形成する工程、
   前記レジストパターンをマスクとして用いて、前記強誘電体キャパシターをパターニングする工程、および
   前記レジストパターンをアッシングにより除去する工程を具備し、
   前記反射防止膜は、ＡｌＳｉ _x Ｏ _y 、窒化アルミニウム、およびＴｉＡｌ _x Ｎ _y （ｘ，ｙは、組成比を表わす数値である）からなる群から選択される少なくとも１種を含むことを特徴とする半導体装置の製造方法。
3. 前記レジストパターンは、レジスト膜を形成し、露光、現像を行なうことにより形成され、前記反射防止膜の光学定数は、前記露光波長において屈折率ｎが１．０から２．２の間であり、かつ消衰係数ｋが０．２から１．０の間であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 前記反射防止膜は、スパッタリング法により形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 前記反射防止膜は、５０ｎｍ以上の膜厚で形成されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。

Images