CN112635438A - 一种半导体结构及其形成方法 - Google Patents
一种半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112635438A CN112635438A CN201910902486.0A CN201910902486A CN112635438A CN 112635438 A CN112635438 A CN 112635438A CN 201910902486 A CN201910902486 A CN 201910902486A CN 112635438 A CN112635438 A CN 112635438A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- metal
- dielectric layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 201
- 239000002184 metal Substances 0.000 claims abstract description 201
- 230000004888 barrier function Effects 0.000 claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 230000008569 process Effects 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims description 90
- 239000003990 capacitor Substances 0.000 claims description 86
- 239000007769 metal material Substances 0.000 claims description 23
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052715 tantalum Inorganic materials 0.000 claims description 15
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 390
- 239000007772 electrode material Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例提供一种半导体结构及其形成方法，所述方法在基底上形成第一电极；形成覆盖所述第一电极的电容介质层；之后，在所述基底上形成金属互连结构，在形成所述金属互联结构的过程中在所述电容介质层上形成第二电极结构，所述第二电极结构与所述第一电极的部分相对，所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层。所述方法提高了半导体结构的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能。
电容器是集成电路中常用的无源元件之一，其通常整合于双极(Bipolar)晶体管或互补式金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)晶体管等有源元件之中，并通过金属互连结构进行互连，以形成具有特定功能的器件。
然而，随着半导体器件尺寸的日益缩小，现有技术形成的半导体器件的电学性能差，工艺成本高。
发明内容
有鉴于此，本发明实施提供一种半导体结构及其形成方法，提高了器件电学性能的同时，降低了工艺成本。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一电极；形成覆盖所述第一电极的电容介质层；形成所述电容介质层之后，在所述基底上形成金属互连结构，在形成所述金属互联结构的过程中在所述电容介质层上形成第二电极结构，所述第二电极结构与所述第一电极的部分相对，所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层。
可选的，所述形成所述电容介质层之后，所述在所述基底上形成金属互连结构之前，还包括：在所述电容介质层和基底上形成顶部介质层；在所述顶部介质层中形成分立的第一开口和第二开口，所述第二开口暴露第一电极上的部分所述电容介质层；
所述在所述基底上形成金属互连结构，在形成所述金属互联结构的过程中在所述电容介质层上形成第二电极结构，包括：在所述第一开口中形成所述金属互连结构，在所述第一开口中形成所述金属互连结构的过程中，在所述第二开口中形成所述第二电极结构。
可选的，在所述第一开口中形成所述金属互连结构，在所述第二开口中形成所述第二电极结构的步骤，包括：在所述第一开口的底部和侧壁、所述第二开口的底部和侧壁、以及顶部介质层上形成阻挡材料层；形成覆盖所述阻挡材料层且填充第一开口和第二开口的金属材料层；平坦化所述金属材料层和所述阻挡材料层直至露出所述顶部介质层的表面，以剩余在第二开口内的阻挡材料层为所述第二阻挡层，以剩余在第二开口内的金属材料层为所述金属电极层，以剩余在第一开口内的阻挡材料层和金属材料层为所述金属互连结构。
可选的，在所述第一开口的底部和侧壁、所述第二开口的底部和侧壁以及顶部介质层上形成阻挡材料层之后，且在形成覆盖所述阻挡材料层且填充第一开口和第二开口的金属材料层之前，还包括：在所述第一开口的底部和侧壁、所述第二开口的底部和侧壁以及顶部介质层上形成位于阻挡材料层上的金属种子层；在平坦化所述金属材料层和所述阻挡材料层的过程中还平坦化金属种子层，直至露出所述顶部介质层的表面。
可选的，所述第一开口的数量为多个，部分数量的第一开口为第一类互联开口，第一类互联开口还延伸至第一电极上的电容介质层中；所述金属互连结构的数量为多个，部分数量的金属互连结构为第一类互连结构，所述第一类互连结构位于第一类互联开口中且与所述第一电极电学连接。
可选的，所述第一类互连结构包括位于第一类互联开口中的第一阻挡层和位于第一阻挡层上的第一金属层，所述第一阻挡层位于所述第一类互联开口的侧壁和底部。
可选的，所述在所述顶部介质层中形成分立的第一开口和第二开口的方法包括：在所述顶部介质层中和电容介质层中形成第一通孔，所述第一通孔暴露部分所述第一电极；以所述电容介质层为刻蚀停止层，刻蚀所述第一通孔顶部区域侧部的顶部介质层，使第一通孔形成第一类互联开口，在刻蚀所述第一通孔顶部区域侧部的顶部介质层的过程中，还刻蚀顶部介质层以在顶部介质层中形成与所述第一类互联开口分立的第二开口，第二开口暴露第一电极上的部分电容介质层。
可选的，所述基底中具有位于基底顶部区域的内部金属层，所述内部金属层位于第一电极的侧部；部分数量的第一开口为第二类互联开口，部分数量的金属互连结构为第二类互连结构，所述第二类互连结构位于所述第二类互联开口中且与所述内部金属层电学连接；所述在所述顶部介质层中形成第一开口和第二开口的方法还包括：在形成所述第一通孔的过程中，在所述顶部介质层中形成暴露出所述内部金属层的第二通孔；在形成所述第一类互联开口的过程中，刻蚀所述第二通孔顶部区域侧部的顶部介质层，使第二通孔形成第二类互联开口。
可选的，所述第二类互连结构包括位于第二类互联开口侧部和底部的第三阻挡层和位于第三阻挡层上的第三金属层。
可选的，还包括：在形成所述第一电极之前，在所述基底上形成绝缘阻挡层；第一电极位于部分所述绝缘阻挡层上；所述顶部介质层还位于所述绝缘阻挡层上；所述金属互连结构的数量为多个，部分数量的金属互连结构位于第一电极的侧部的顶部介质层中且贯穿绝缘阻挡层。
可选的，所述电容介质层还延伸至第一电极侧部的基底上；所述金属互连结构的数量为多个，部分数量的金属互连结构位于第一电极的侧部的顶部介质层中且贯穿第一电极侧部的电容介质层。
可选的，所述第一电极的材料为钽、氮化钽、钛和氮化钛中的一种或多种；所述电容介质层的材料为氧化硅、氮化硅、氮氧化硅或三氧化二铝中的一种或多种；所述金属电极层的材料包括铜；所述第二阻挡层的材料为钽、氮化钽、钛和氮化钛中的一种或多种。
相应的，本发明还提供一种半导体结构，包括：基底；位于所述基底上的第一电极；覆盖所述第一电极的电容介质层；位于所述电容介质层上的第二电极结构，所述第二电极结构与所述第一电极的部分相对，所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层；位于所述基底上且与所述第二电极结构相互分立的金属互连结构。
可选的，还包括：位于所述电容介质层和所述基底上的顶部介质层；位于所述顶部介质层中相互分立的第一开口和第二开口；所述第二电极结构位于所述第二开口中；所述金属互连结构位于所述第一开口中。
可选的，所述金属互连结构的数量为多个，部分数量的金属互连结构为第一类互连结构，所述第一类互连结构还延伸至第一电极上的电容介质层中且与所述第一电极电学连接；所述第一类互连结构包括第一金属层和位于第一金属层侧壁和底部的第一阻挡层，所述第一阻挡层与所述第二阻挡层的材料相同，所述第一金属层与所述金属电极层的材料相同。
可选的，所述基底中具有位于基底顶部区域的内部金属层，所述内部金属层位于第一电极的侧部；所述金属互连结构的数量为多个，部分数量的金属互连结构为第二类互连结构，所述第二类互连结构与所述内部金属层电学连接；所述第二类互连结构包括第三金属层和位于第三金属层的侧壁和底部的第三阻挡层，所述第三阻挡层与所述第二阻挡层的材料相同，所述第三金属层与所述金属电极层的材料相同。
可选的，还包括：位于所述基底上的绝缘阻挡层；第一电极位于部分所述绝缘阻挡层上；所述顶部介质层还位于所述绝缘阻挡层上；所述电容介质层还延伸至第一电极侧部的绝缘阻挡层上；部分数量的金属互连结构位于第一电极的侧部的顶部介质层中且贯穿绝缘阻挡层和第一电极侧部的电容介质层。
可选的，所述金属电极层的材料包括铜，所述第二阻挡层的材料为钽、氮化钽、钛和氮化钛中的一种或多种。
可选的，所述电容介质层的厚度为280埃～350埃。
可选的，所述第一电极的材料为钽、氮化钽、钛和氮化钛中的一种或多种；所述电容介质层的材料为氧化硅、氮化硅、氮氧化硅或三氧化二铝中的一种或多种。
本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构及其形成方法，所述方法在基底上形成第一电极和覆盖所述第一电极的电容介质层，之后，形成第二电极结构，第一电极作为MIM电容的下级板，第二电极结构作为MIM电容的上极板。由于在形成金属互联结构的过程中形成第二电极结构，也就是说采用同一工艺制程形成第二电极结构和金属互联结构，无须采用额外的工艺形成第二电极结构，从而简化了工艺。由于第一电极单独形成，第一电极的材料能够选择与金属互联结构材料不同的性能较为稳定的材料，避免第一电极受到形成电容介质层的温度相对较高的制程环境的影响，从而避免第一电极朝向电容介质层的表面出现颗粒形凸起。由于所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层，也就是说金属电极层朝向电容介质层的表面被第二阻挡层覆盖，第二阻挡层的材质的硬度较高，即使第二电极结构在后续需要经历一些热制程，那么第二阻挡层也能够阻挡金属电极层朝向电容介质层的表面形成凸起，避免第二电极结构朝向电容介质层的表面形成凸起。由于第一电极朝向电容介质层的表面以及第二电极结构朝向电容介质层的表面均不会形成凸起，因而避免电容介质层的局部厚度过薄的现象和第二电极结构朝向电容介质层的局部表面电场过强，从而避免第二电极结构和第一电极之间击穿的问题，进而提高了半导体结构的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种半导体结构的结构示意图；
图2至图10为本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，半导体器件的电学性能差，工艺成本高。现结合一种半导体结构的形成方法分析这一问题的原因。
随着半导体器件尺寸的日益缩小，要求集成在电路中的电容器在保证足够大的电容的同时，制作面积越来越小。因此，在形成电容器时，通常采用电阻较小的金属材料(通常为铜)作为电容器的电极板。
在具体的半导体结构的形成工艺中，为节省工艺步骤，通常将金属下极板与基底的内部金属层结合在同一步骤中形成，并进一步形成电容介质层和对应金属下极板的上极板；并且，为保证电容器的电容足够大，通常会形成较薄的电容介质层。
如图1所示，在一种半导体结构的形成工艺中，在基板的介质层1中同时形成金属下极板2和内部金属层5，金属下极板的材料为铜，之后，形成电容介质层3，并在电容介质层3上形成与金属下极板2的位置相对的金属上极板4，并在后续形成连接金属下极板2、金属上极板4和内部金属层5的金属互连结构6。
然而，在介质层1中同时形成金属下极板2和内部金属层5的过程后，金属下极板2的表面被暴露出，金属下极板2的表面会暴露在形成电容介质层3的工艺环境中。形成电容介质层3的沉积工艺通常需要沉积腔室温度在350℃左右的温度下进行，之后，腔室温度降低至较低温度的情况下将半导体结构从沉积腔室中取出。在此基础上，金属下极板采用铜的晶粒在形成电容介质层3的过程中经历升温和降低，那么金属下极板的铜的晶粒相互挤压造成金属下极板的表面出现颗粒形的凸起。一方面，随着电容介质层越来越薄，这些凸起极易造成电容介质层的厚度均一性较差，电容介质层的局部厚度过小，另一方面，凸起处容易发生尖端放电导致凸起处的电场强度过强，综上，造成金属下极板2、金属上极板4之间发生击穿的现象，进而导致半导体结构性能降低。
为了解决所述技术问题，本发明实施例提供一种半导体结构及其形成方法，在基底上形成第一电极；形成覆盖所述第一电极的电容介质层；之后，在所述基底上形成金属互连结构，在形成所述金属互联结构的过程中在所述电容介质层上形成第二电极结构，所述第二电极结构与所述第一电极的部分相对，所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层。所述方法提高了半导体结构的性能。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
作为本发明实施例公开内容的一个可选示例，图2至图10示出了本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2，提供基底100。
所述基底100内的顶部区域形成有内部金属层102。
所述基底100用于为后续形成半导体结构提供工艺平台。
所述基底100可以包括半导体衬底和位于半导体衬底上的层间介质层(图中未示出)，半导体衬底的材料可以是适宜于工艺需要或易于集成的材料。例如，硅。在其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。本实施例中，层间介质层的材料可以是氧化硅，在其他实施例中，层间介质层还可以是氮化硅、氮氧化硅等。
本实施例中，基底100内还能够形成有半导体器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。
其中，基底100内的顶部区域形成有内部金属层102，内部金属层102位于所述层间介质层中，内部金属层102用于电连接基底内的半导体器件。所述内部金属层102的材料包括铜。在本实施例中，还包括：在所述基底100表面形成覆盖所述内部金属层102的绝缘阻挡层101，所述绝缘阻挡层101用于在后续形成第一电极103和电容介质层的过程中隔离保护内部金属层102。
所述绝缘阻挡层101的材料优选与后续的电容介质层同样的材料，从而可以在刻蚀形成暴露内部金属层的第二通孔的工艺中简化工艺步骤，降低工艺难度。具体的，绝缘阻挡层101为氮化硅，其他实施例中，所述绝缘阻挡层101的材料还可以为氧化硅或氮氧化硅。
所述绝缘阻挡层101的厚度为400埃～800埃。
参考图3至图4，在所述基底100上形成第一电极103。
本实施例中，具体的，在部分绝缘阻挡层101表面形成第一电极103。
所述第一电极103用于作为MIM电容的下极板。
其中，本发明实施例将第一电极(下极板)单独形成在绝缘阻挡层101上，而不与内部金属层102同时形成在层间介质层内，可以不必受限于内部金属层102需要选取的材料，使得第一电极103可以选取性能较为稳定的材料，避免第一电极103受到后续形成电容介质层的温度相对较高的制程环境的影响，从而避免第一电极103朝向电容介质层的表面出现颗粒形凸起。本实施例中，所述第一电极的材料可以为氮化钽(TaN)，在本发明的其他实施例中，所述第一电极103还可以为钽、氮化钽、钛和氮化钛中的一种或者几种。
在一个可选的实施例中，单独形成的第一电极表面还可以形成阻挡层，从而可以进一步避免第一电极表面的可能出现突起造成上下极板之间击穿。
由于第一电极单独形成，第一电极的材料能够选择与后续金属互联结构材料不同的性能较为稳定的材料，避免第一电极受到形成电容介质层的温度相对较高的制程环境的影响，从而避免第一电极朝向电容介质层的表面出现颗粒形凸起。
具体的，参考图3，形成覆盖所述绝缘阻挡层101的第一电极材料层1030。
其中，所述第一电极材料层1030用于为形成第一电极103提供工艺基础。
对应的，第一电极材料层1030材料为氮化钽(TaN)，在本发明的其他实施例中，所述第一电极材料层还可以为钽、氮化钽、钛和氮化钛中的一种或者几种。
具体的，可以采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺形成所述第一电极材料层，在本发明的其他实施例中，还可以采用PVD(Physical VaporDeposition)或溅射工艺形成所述第一电极材料层。
所述第一电极材料层1030的厚度具体为
优选厚度为
接着，参考图4，图形化所述第一电极材料层1030，形成第一电极103。
在本实施例中，图形化工艺可以为光刻加刻蚀工艺。具体的，在第一电极材料层1030上涂覆一层光刻胶(图中未示出)，曝光显影后得到具有预设图案的光刻胶层，该光刻胶层的图案覆盖需要形成第一电极的区域，暴露其他区域的第一电极材料层1030。接着，以该光刻胶层为掩膜，刻蚀第一电极材料层1030，形成第一电极103。
其中，所述内部金属层102位于第一电极103的侧部。
需要说明的是，本步骤中采用的工艺，是先形成对应的材料层，再刻蚀形成对应的电极形状，考虑到金属铜不能通过刻蚀工艺进行刻蚀，因此，本步骤采用的工艺不适用于第一电极为铜的方案。
参考图5，形成覆盖所述第一电极103的电容介质层104。
在后续步骤中，所述电容介质层104可以作为刻蚀停止层。
本实施例中，所述电容介质层104的材料为氮化硅，在本发明的其他实施例中，所述电容介质层的材料可以为氧化硅、氮氧化硅或三氧化二铝中的一种或多种。或者，在其他实施例中，所述电容介质层还可以高K(介电常数)介质层。
具体的，本步骤可以采用PVD、CVD或原子沉积工艺形成所述电容介质层104。
本实施例中，所述电容介质层104还延伸至第一电极103侧部的基底100上。在其他实施例中，电容介质层仅覆盖第一电极103。
所述电容介质层104的厚度为280埃～350埃。
参考图6至图10，形成所述电容介质层104之后，在所述基底100上形成金属互连结构，在形成所述金属互联结构的过程中在所述电容介质层104上形成第二电极结构110，所述第二电极结构110与所述第一电极103的部分相对，第二电极结构110包括与所述电容介质层104接触的第二阻挡层108和位于第二阻挡层上的金属电极层109。
所述第二电极结构110用于作为MIM电容的上极板。
本实施例中，所述金属互连结构的数量为多个，部分数量的金属互连结构为第一类互连结构111a，部分数量的金属互连结构为第二类互联结构111b。
所述第一类互连结构111a与所述第一电极103电学连接，所述第二类互联结构111b与所述内部金属层102电学连接。
在本实施例中，MIM电容的上极板与金属互连结构同时形成，从而不必再单独形成上极板，因而本实施例能够减少工艺流程，降低工艺成本。并且，MIM电容的上极板和金属互连结构同时形成，减少了光刻模板的使用数量，降低了工艺成本。
具体的，参考图6，在所述电容介质层104和基底100上形成顶部介质层105。
所述顶部介质层105用于为形成第二电极和金属互连结构提供工艺平台，并为器件之间提供隔离和保护。
所述顶部介质层105的材料可以为氧化硅，在其他实施例中，顶部介质层105还可以是氮化硅、氮氧化硅等。
本实施例中，所述顶部介质层105还位于所述绝缘阻挡层上。
参考图7至图8，在所述顶部介质层105中形成分立的第一开口和第二开口106，所述第二开口106暴露第一电极103上的部分所述电容介质层104。
所述第一开口的数量为多个，部分数量的第一开口为第一类互联开口107a，第一类互联开口107a还延伸至第一电极103上的电容介质层104中，第一类互联开口107a暴露出部分第一电极103，部分数量的第一开口为第二类互联开口107b，本实施例中，第二类互联开口107b还贯穿第一电极103侧部的电容介质层104和绝缘阻挡层101且暴露出内部金属层102。
参考图7，在所述顶部介质层105和电容介质层104中形成第一通孔107a0，在形成所述第一通孔107a0的过程中，所述第一通孔107a0暴露部分所述第一电极103，在所述顶部介质层105中形成暴露出所述内部金属层102的第二通孔107b0。
具体的，可以采用干法刻蚀、湿法刻蚀或干法刻蚀与湿法刻蚀的结合工艺形成第一通孔107a0和第二通孔107b0。
接着，参考图8，以所述电容介质层104为刻蚀停止层，刻蚀所述第一通孔107a0顶部区域侧部的顶部介质层105，使第一通孔107a0形成第一类互联开口107a；在刻蚀所述第一通孔107a0顶部区域侧部的顶部介质层105的过程中，还刻蚀所述第二通孔107b0顶部区域侧部的顶部介质层105，使第二通孔107b0形成第二类互联开口107b；在刻蚀所述第一通孔107a0顶部区域侧部的顶部介质层105过程中，还刻蚀顶部介质层105以在顶部介质层105中形成与所述第一类互联开口分立的第二开口106，第二开口106暴露第一电极103上的部分电容介质层104。
接着，参考图9至图10，在所述第二开口106中形成第二电极结构110，在所述第二开口106中形成第二电极结构110的过程中，在所述第一开口中形成金属互连结构。
所述第二电极结构110用于作为MIM电容的上极板。
具体的，在第二开口106中形成第二电极结构110，在第一类互联开口107a中形成第一类互连结构111a，在第二类互联开口107b中形成第二类互连结构111b。
所述第一类互连结构111a包括位于第一类互联开口107a中的第一阻挡层1111a和位于第一阻挡层1111a上的第一金属层1112a，所述第一阻挡层1111a位于所述第一类互联开口107a的侧壁和底部。
所述第二类互连结构111b包括位于第二类互联开口107b侧部和底部的第三阻挡层1111b和位于第三阻挡层1111b上的第三金属层1112b。
本实施例中，所述第二类互连结构111b位于第一电极103的侧部的顶部介质层105中且贯穿第一电极103侧部的电容介质层104和绝缘阻挡层101。
所述第二电极结构110包括与所述电容介质层104接触的第二阻挡层108和位于第二阻挡层108上的金属电极层109，具体的，第二阻挡层108位于第二开口106的侧壁和底部。
第一阻挡层1111a、第二阻挡层108和第三阻挡层1111b的材料相同，第一阻挡层1111a、第二阻挡层108和第三阻挡层1111b的材料为钽、氮化钽、钛和氮化钛中的一种或多种；所述第一金属层1112a、金属电极层109、第三金属层1112b的材料相同，第一金属层1112a、金属电极层109、第三金属层1112b的材料包括铜。
第二电极结构110的顶部表面、第一类互连结构111a的顶部表面、以及第二类互连结构111b的顶部表面齐平。
由于所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层，也就是说金属电极层朝向电容介质层的表面被第二阻挡层覆盖，第二阻挡层的材质的硬度较高，即使第二电极结构在后续需要经历一些热制程，那么第二阻挡层也能够阻挡金属电极层朝向电容介质层的表面形成凸起，那么避免第二电极结构朝向电容介质层的表面形成凸起。
参考图9，在所述第一开口的底部和侧壁、所述第二开口的底部和侧壁、以及顶部介质层上形成阻挡材料层1080。
所述阻挡材料层1080用于为形成第一阻挡层、第二阻挡层和第三阻挡层提供工艺基础，所述阻挡材料层1080的材料可以为氮化钽，在其他实施例中，所述阻挡材料层还可以为钽、钛和氮化钛中的一种或多种。
所述阻挡材料层可以采用CVD(Chemical Vapor Deposition，化学气相沉积)工艺形成。
所述阻挡材料层1080的厚度大于
优选厚度为大于
继续参考图9，形成覆盖所述阻挡材料层1080且填充第一开口和第二开口的金属材料层1090。
所述金属材料层1090用于为形成第一金属层、金属电极层和第三金属层提供工艺基础，所述金属材料层的材料包括铜。
在本发明其他实施例中，在形成金属材料层1090之前，还在第一开口的底部和侧壁、所述第二开口的底部和侧壁以及顶部介质层上形成位于所述阻挡材料层上的金属种子层(图中未示出)。
具体的，采用PVD(Physical Vapor Deposition，物理气相沉积)工艺在所述阻挡材料层上将金属晶粒形成在阻挡材料层1080的表面。
参考图10，平坦化所述金属材料层1090(参考图9)和所述阻挡材料层1080(参考图9)直至露出所述顶部介质层105的表面，以剩余在第二开口内的阻挡材料层为所述第二阻挡层108，以剩余在第二开口内的金属材料层为所述金属电极层109，以剩余在第一开口内的阻挡材料层和金属材料层为金属互连结构。
其中，所述平坦化所述金属材料层1090和所述阻挡材料层1080的工艺可以为化学机械研磨工艺。
以顶部介质层105为停止层，研磨所述金属材料层和所述阻挡材料层，最终形成位于第二开口内的第二电极结构110和位于第一开口内的金属互连结构。
本实施例中，还包括：在平坦化所述金属材料层和所述阻挡材料层的过程中还平坦化金属种子层，直至露出所述顶部介质层的表面。
由于第一电极朝向电容介质层的表面以及第二电极结构朝向电容介质层的表面均不会形成凸起，因而避免电容介质层的局部厚度过薄的现象和第二电极结构朝向电容介质层的局部表面电场过强，因而避免第二电极结构和第一电极之间击穿的问题，进而提高了半导体结构的性能。
参考图10，示出了本发明实施例中的一种半导体结构，所述半导体结构包括：
基底100；
位于所述基底100上的第一电极103；
覆盖所述第一电极103的电容介质层104；
位于所述电容介质层104上的第二电极结构110，所述第二电极结构110包括与所述电容介质层104接触的第二阻挡层108和位于第二阻挡层上的金属电极层109，所述第二电极结构110与所述第一电极103部分相对；
位于所述基底100上且与所述第二电极结构110相互分立的金属互连结构。
所述基底100可以包括半导体衬底和位于半导体衬底上的层间介质层(图中未示出)，半导体衬底的材料可以是适宜于工艺需要或易于集成的材料。例如，硅。在其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。本实施例中，层间介质层的材料可以是氧化硅，在其他实施例中，层间介质层还可以是氮化硅、氮氧化硅等。
本实施例中，基底100内还能够形成有半导体器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。
所述基底100内设有内部金属层102，内部金属层102的顶部表面与所述基底100表面齐平。所述内部金属层102位于第一电极103的侧部。内部金属层102用于电连接基底100内的半导体器件。所述内部金属层102的材料为铜。
所述半导体结构还包括：位于所述基底100上的绝缘阻挡层101；第一电极103位于部分所述绝缘阻挡层101上。绝缘阻挡层101可以为氮化硅，其他实施例中，所述绝缘阻挡层的材料还可以为氧化硅或氮氧化硅。本实施例中，所述电容介质层104还延伸至第一电极103侧部的绝缘阻挡层101上。
所述第一电极103用于作为电容器的下极板。
本实施例中，所述第一电极103的材料可以为氮化钽(TaN)，在本发明的其他实施例中，所述第一电极还可以为钽、氮化钽、钛和氮化钛中的一种或者几种。
本实施例中，所述电容介质层104的材料为氮化硅，在本发明的其他实施例中，所述电容介质层104的材料可以为氧化硅、氮氧化硅或三氧化二铝中的一种或多种。或者，在其他实施例中，所述电容介质层还可以高K(介电常数)介质层。
本实施例中，所述半导体结构还包括：位于所述电容介质层104和基底100上的顶部介质层105；位于所述顶部介质层105中相互分立的第一开口和第二开口；所述第二电极结构110位于所述第二开口中；所述金属互连结构位于所述第一开口中。
本实施例中，所述电容介质层还延伸至第一电极侧部的绝缘阻挡层上，所述顶部介质层105还位于第一电极侧部的所述绝缘阻挡层和电容介质层上。
部分数量的金属互连结构位于第一电极的侧部的顶部介质层中且贯穿绝缘阻挡层和第一电极侧部的电容介质层。
所述顶部介质层105的材料可以为氧化硅，在其他实施例中，顶部介质层还可以是氮化硅、氮氧化硅等。
所述第二阻挡层108的材料可以为氮化钽，在其他实施例中，所述第二阻挡层还可以为钽、钛和氮化钛中的一种或多种。
所述金属电极层109的材料包括铜。
所述第二阻挡层108与所述金属电极层109之间还包括金属种子层(图中未示出)。
所述金属互连结构的数量为多个，部分数量的金属互连结构为第一类互连结构111a，所述第一类互连结构111a还延伸至第一电极103上的电容介质层中且与所述第一电极103电学连接，部分数量的金属互连结构为第二类互连结构111b，所述第二类互连结构111b与所述内部金属层102电学连接。
所述第一类互连结构111a包括第一金属层1112a和位于第一金属层1112a侧壁和底部的第一阻挡层1111a，所述第一阻挡层1111a与所述第二阻挡层108的材料相同，所述第一金属层1112a与所述金属电极层109的材料相同。所述第二类互连结构111b包括第三金属层1112b和位于第三金属层1112b的侧壁和底部的第三阻挡层1111b，所述第三阻挡层1111b与所述第二阻挡层108的材料相同，所述第三金属层1112b与所述金属电极层109的材料相同。
所述电容介质层的厚度为280埃～350埃。
所述第一电极的材料为钽、氮化钽、钛和氮化钛中的一种或多种；所述电容介质层的材料为氧化硅、氮化硅、氮氧化硅或三氧化二铝中的一种或多种。在TDDB测试时，本发明实施例中的半导体结构的性能表现优异。其中，当在上极板加压时，所述半导体结构的失效率显著降低，对应的器件性能明显提高。
上文描述了本发明实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本发明实施例披露、公开的实施例方案。
上述所述的半导体结构，可参照方法部分的相应说明，说明书中关联的各部分均可对应参照，此处不再赘述。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一电极；
形成覆盖所述第一电极的电容介质层；
形成所述电容介质层之后，在所述基底上形成金属互连结构，在形成所述金属互联结构的过程中在所述电容介质层上形成第二电极结构，所述第二电极结构与所述第一电极的部分相对，所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述形成所述电容介质层之后，所述在所述基底上形成金属互连结构之前，还包括：在所述电容介质层和基底上形成顶部介质层；在所述顶部介质层中形成分立的第一开口和第二开口，所述第二开口暴露第一电极上的部分所述电容介质层；
所述在所述基底上形成金属互连结构，在形成所述金属互联结构的过程中在所述电容介质层上形成第二电极结构，包括：在所述第一开口中形成所述金属互连结构，在所述第一开口中形成所述金属互连结构的过程中，在所述第二开口中形成所述第二电极结构。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一开口中形成所述金属互连结构，在所述第二开口中形成所述第二电极结构的步骤，包括：
在所述第一开口的底部和侧壁、所述第二开口的底部和侧壁、以及顶部介质层上形成阻挡材料层；
形成覆盖所述阻挡材料层且填充第一开口和第二开口的金属材料层；
平坦化所述金属材料层和所述阻挡材料层直至露出所述顶部介质层的表面，以剩余在第二开口内的阻挡材料层为所述第二阻挡层，以剩余在第二开口内的金属材料层为所述金属电极层，以剩余在第一开口内的阻挡材料层和金属材料层为所述金属互连结构。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，在所述第一开口的底部和侧壁、所述第二开口的底部和侧壁以及顶部介质层上形成阻挡材料层之后，且在形成覆盖所述阻挡材料层且填充第一开口和第二开口的金属材料层之前，还包括：
在所述第一开口的底部和侧壁、所述第二开口的底部和侧壁以及顶部介质层上形成位于阻挡材料层上的金属种子层；
在平坦化所述金属材料层和所述阻挡材料层的过程中还平坦化所述金属种子层，直至露出所述顶部介质层的表面。
5.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一开口的数量为多个，部分数量的第一开口为第一类互联开口，所述第一类互联开口还延伸至第一电极上的电容介质层中；所述金属互连结构的数量为多个，部分数量的金属互连结构为第一类互连结构，所述第一类互连结构位于第一类互联开口中且与所述第一电极电学连接。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第一类互连结构包括位于第一类互联开口中的第一阻挡层和位于第一阻挡层上的第一金属层，所述第一阻挡层位于所述第一类互联开口的侧壁和底部。
7.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述在所述顶部介质层中形成分立的第一开口和第二开口的方法包括：
在所述顶部介质层和电容介质层中形成第一通孔，所述第一通孔暴露部分所述第一电极；
以所述电容介质层为刻蚀停止层，刻蚀所述第一通孔顶部区域侧部的顶部介质层，使所述第一通孔形成第一类互联开口；
在刻蚀所述第一通孔顶部区域侧部的顶部介质层的过程中，还刻蚀所述顶部介质层以在所述顶部介质层中形成与所述第一类互联开口分立的第二开口，所述第二开口暴露所述第一电极上的部分电容介质层。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述基底中具有位于基底顶部区域的内部金属层，所述内部金属层位于所述第一电极的侧部；部分数量的第一开口为第二类互联开口，部分数量的金属互连结构为第二类互连结构，所述第二类互连结构位于所述第二类互联开口中且与所述内部金属层电学连接；
所述在所述顶部介质层中形成分立的第一开口和第二开口的方法还包括：在形成第一通孔的过程中，在所述顶部介质层中形成暴露出所述内部金属层的第二通孔；在形成第一类互联开口的过程中，还刻蚀所述第二通孔顶部区域侧部的顶部介质层，使所述第二通孔形成第二类互联开口。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第二类互连结构包括位于第二类互联开口侧部和底部的第三阻挡层和位于第三阻挡层上的第三金属层。
10.根据权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在形成第一电极之前，在所述基底上形成绝缘阻挡层；
所述第一电极位于部分所述绝缘阻挡层上；所述顶部介质层位于所述绝缘阻挡层上；所述金属互连结构的数量为多个，部分数量的金属互连结构位于所述第一电极的侧部的顶部介质层中且贯穿所述绝缘阻挡层。
11.根据权利要求2或10所述的半导体结构的形成方法，其特征在于，所述电容介质层还延伸至第一电极侧部的基底上；所述金属互连结构的数量为多个，部分数量的金属互连结构位于所述第一电极的侧部的顶部介质层中且贯穿所述电容介质层。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一电极的材料为钽、氮化钽、钛和氮化钛中的一种或多种；所述电容介质层的材料为氧化硅、氮化硅、氮氧化硅或三氧化二铝中的一种或多种；所述金属电极层的材料包括铜；所述第二阻挡层的材料为钽、氮化钽、钛和氮化钛中的一种或多种。
13.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的第一电极；
覆盖所述第一电极的电容介质层；
位于所述电容介质层上的第二电极结构，所述第二电极结构与所述第一电极的部分相对，所述第二电极结构包括与所述电容介质层接触的第二阻挡层和位于第二阻挡层上的金属电极层；
位于所述基底上且与所述第二电极结构相互分立的金属互连结构。
14.根据权利要求13所述的半导体结构，其特征在于，还包括：位于所述电容介质层和所述基底上的顶部介质层；位于所述顶部介质层中相互分立的第一开口和第二开口；所述第二电极结构位于所述第二开口中；所述金属互连结构位于所述第一开口中。
15.根据权利要求13所述的半导体结构，其特征在于，所述金属互连结构的数量为多个，部分数量的金属互连结构为第一类互连结构，所述第一类互连结构还延伸至第一电极上的电容介质层中且与所述第一电极电学连接；所述第一类互连结构包括第一金属层和位于第一金属层侧壁和底部的第一阻挡层，所述第一阻挡层与所述第二阻挡层的材料相同，所述第一金属层与所述金属电极层的材料相同。
16.根据权利要求13所述的半导体结构，其特征在于，所述基底中具有位于基底顶部区域的内部金属层，所述内部金属层位于第一电极的侧部；所述金属互连结构的数量为多个，部分数量的金属互连结构为第二类互连结构，所述第二类互连结构与所述内部金属层电学连接；所述第二类互连结构包括第三金属层和位于第三金属层的侧壁和底部的第三阻挡层，所述第三阻挡层与所述第二阻挡层的材料相同，所述第三金属层与所述金属电极层的材料相同。
17.根据权利要求14所述的半导体结构，其特征在于，还包括：位于所述基底上的绝缘阻挡层；第一电极位于部分所述绝缘阻挡层上；所述顶部介质层还位于所述绝缘阻挡层上；所述电容介质层还延伸至第一电极侧部的绝缘阻挡层上；部分数量的金属互连结构位于第一电极的侧部的顶部介质层中且贯穿绝缘阻挡层和第一电极侧部的电容介质层。
18.根据权利要求13所述的半导体结构，其特征在于，所述金属电极层的材料包括铜，所述第二阻挡层的材料为钽、氮化钽、钛和氮化钛中的一种或多种。
19.根据权利要求13所述的半导体结构，其特征在于，所述电容介质层的厚度为280埃～350埃。
20.根据权利要求13所述的半导体结构，其特征在于，所述第一电极的材料为钽、氮化钽、钛和氮化钛中的一种或多种；所述电容介质层的材料为氧化硅、氮化硅、氮氧化硅或三氧化二铝中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910902486.0A CN112635438A (zh) | 2019-09-24 | 2019-09-24 | 一种半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910902486.0A CN112635438A (zh) | 2019-09-24 | 2019-09-24 | 一种半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112635438A true CN112635438A (zh) | 2021-04-09 |
Family
ID=75282690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910902486.0A Pending CN112635438A (zh) | 2019-09-24 | 2019-09-24 | 一种半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635438A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050118797A1 (en) * | 2001-12-05 | 2005-06-02 | Samsung Electronics, Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
| CN101093861A (zh) * | 2006-06-21 | 2007-12-26 | 国际商业机器公司 | Mim电容器器件及其制造方法 |
| CN101123251A (zh) * | 2006-05-22 | 2008-02-13 | 三星电子株式会社 | 半导体集成电路器件及其制造方法 |
| CN102427054A (zh) * | 2011-06-17 | 2012-04-25 | 上海华力微电子有限公司 | 实现高性能金属-氧化物-金属的制作方法 |
| US20130113075A1 (en) * | 2011-11-09 | 2013-05-09 | United Microelectronics Corporation | Metal-insulator-metal capacitor structure and method for manufacturing the same |
| CN107808895A (zh) * | 2017-10-24 | 2018-03-16 | 深圳市华星光电半导体显示技术有限公司 | 透明oled显示器及其制作方法 |
| CN110071069A (zh) * | 2019-04-19 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 显示背板及其制作方法 |
-
2019
- 2019-09-24 CN CN201910902486.0A patent/CN112635438A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050118797A1 (en) * | 2001-12-05 | 2005-06-02 | Samsung Electronics, Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
| CN101123251A (zh) * | 2006-05-22 | 2008-02-13 | 三星电子株式会社 | 半导体集成电路器件及其制造方法 |
| CN101093861A (zh) * | 2006-06-21 | 2007-12-26 | 国际商业机器公司 | Mim电容器器件及其制造方法 |
| CN102427054A (zh) * | 2011-06-17 | 2012-04-25 | 上海华力微电子有限公司 | 实现高性能金属-氧化物-金属的制作方法 |
| US20130113075A1 (en) * | 2011-11-09 | 2013-05-09 | United Microelectronics Corporation | Metal-insulator-metal capacitor structure and method for manufacturing the same |
| CN107808895A (zh) * | 2017-10-24 | 2018-03-16 | 深圳市华星光电半导体显示技术有限公司 | 透明oled显示器及其制作方法 |
| CN110071069A (zh) * | 2019-04-19 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 显示背板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10373905B2 (en) | Integrating metal-insulator-metal capacitors with air gap process flow | |
| US7615440B2 (en) | Capacitor and method of manufacturing a capacitor | |
| US8847354B2 (en) | Metal-insulator-metal capacitors with high capacitance density | |
| KR100564626B1 (ko) | 대용량 mim 캐패시터 및 그 제조방법 | |
| US7592220B2 (en) | Capacitance process using passivation film scheme | |
| US6825080B1 (en) | Method for forming a MIM capacitor | |
| US6228707B1 (en) | Semiconductor arrangement having capacitive structure and manufacture thereof | |
| US20070158714A1 (en) | One-mask high-k metal-insulator-metal capacitor integration in copper back-end-of-line processing | |
| US6284590B1 (en) | Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors | |
| US20090059466A1 (en) | Metal-insulator-metal capacitor and method for manufacturing the same | |
| US6518141B2 (en) | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon | |
| US7544580B2 (en) | Method for manufacturing passive components | |
| US11688680B2 (en) | MIM capacitor structures | |
| CN112635438A (zh) | 一种半导体结构及其形成方法 | |
| KR100865944B1 (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| US20230268380A1 (en) | Metal-insulator-metal (mim) capacitor module with dielectric sidewall spacer | |
| US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
| KR100607660B1 (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| KR100667914B1 (ko) | 수평구조의 엠아이엠 캐패시터 및 그 제조 방법 | |
| CN113921712A (zh) | 版图结构、半导体器件结构及其制造方法 | |
| CN117136648A (zh) | 金属-绝缘体-金属（mim）电容器模块 | |
| CN117999871A (zh) | 具有电介质侧壁间隔件的金属-绝缘体-金属（mim）电容器模块 | |
| KR20060007174A (ko) | 반도체 소자의 제조 방법 | |
| KR101190848B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조방법 | |
| KR100641984B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |