CN109638155A - Mim电容结构及其制作方法 - Google Patents
Mim电容结构及其制作方法 Download PDFInfo
- Publication number
- CN109638155A CN109638155A CN201811502715.1A CN201811502715A CN109638155A CN 109638155 A CN109638155 A CN 109638155A CN 201811502715 A CN201811502715 A CN 201811502715A CN 109638155 A CN109638155 A CN 109638155A
- Authority
- CN
- China
- Prior art keywords
- plate
- mim capacitor
- capacitor structure
- electrode plate
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 30
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 21
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 17
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 17
- 239000000956 alloy Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims 4
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- -1 aluminum-silicon-copper Chemical group 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- WCCJDBZJUYKDBF-UHFFFAOYSA-N copper silicon Chemical compound [Si].[Cu] WCCJDBZJUYKDBF-UHFFFAOYSA-N 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 2
- 230000001681 protective effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 11
- 239000012528 membrane Substances 0.000 description 9
- 238000004026 adhesive bonding Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MIM电容结构的制作方法，包括：在衬底片上依次淀积好下极板、介质层以及上极板材质；定义出上极板，然后刻蚀形成上极板；去除光刻胶；在形成上极板的衬底片再次定义出下极板，然后刻蚀形成下极板；去除光刻胶；在形成上、下极板的结构上淀积电容外保护氧化层并进行表面平坦化刻蚀，保证器件表面平整，定义出上、下极极板金属层开孔，形成金属互连结构；去除光刻胶，形成最终MIM电容结构。本发明还提供了一种MIM电容结构。
Description
技术领域
本发明属于微电子器件领域，具体涉及MIM电容结构的制作方法。
背景技术
现有常规MIM(metal-insulator-metal，金属-介质层-金属)电容主要包括作为下电极的第一金属层、作为电容介质的绝缘层和作为上电极的第二金属层等。在传统的MIM电容制备过程中，在基板上依次淀积好下极板、介质层以及上极板的材质；通过光刻胶定义出下极板然后刻蚀形成下极板；去除光刻胶，再次通过光刻胶定义出介质层进行刻蚀，去除多余的介质层；第三次通过光刻胶定义出上极板然后刻蚀形成上极板，去除光刻胶，形成MIM电容结构，即在MIM电容制造过程中需要进行三次光刻和刻蚀工艺，工艺过程复杂、成本较高，并且在三次光刻过程中，由于前两次光刻刻蚀过程中在电容边缘形成刻蚀台阶，在最终MIM结构中容易出现电容边缘应力难以释放的问题，使得电容存在可靠性的隐患，这种情况通常需要在工艺最后覆盖一层聚酰亚胺保护MIM结构，保证MIM电容结构的可靠性。
发明内容
针对现有技术中常规MIM电容制备工艺过程复杂、成本高昂以及存在的可靠性隐患的技术问题，本发明提供一种共上下极极板刻蚀的MIM电容结构及其制作方法，可以实现在减少一个光刻层的情况下完成与常规MIM电容结构一致的MIM电容结构，有效地降低了工艺成本、降低了工艺复杂性，同时增加了MIM电容的可靠性。
本发明提供了一种MIM电容结构的制作方法，包括：
S1：在衬底片上依次淀积好下极板、介质层以及上极板材质；
S2：定义出上极板，然后刻蚀形成上极板；
S3：去除光刻胶；
S4：在形成上极板的衬底片再次定义出下极板，然后刻蚀形成下极板；
S5：去除光刻胶；
S6：在形成上、下极板的结构上淀积电容外保护氧化层并进行表面平坦化刻蚀，保证器件表面平整，定义出上、下极极板金属层开孔，形成金属互连结构；
S7：去除光刻胶，形成最终MIM电容结构。
其中，所述步骤S2中，通过光刻涂胶、曝光、显影等工步定义出上极板。
其中，所述步骤S4中，通过光刻涂胶、曝光、显影等工步定义出下极板。
其中，所述下极板的基板的材质为铝硅铜合金，下极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述下电极。
其中，所述上极板的基板的材质为铝硅铜合金，上极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述上电极。
其中，所述衬底片为硅片或者SOI衬底硅片，其表面设有二氧化硅绝缘层。
本发明还提供了一种MIM电容结构，包括下极板、介质层以及上极板，其中所述上极板、下极板开孔的结构采用共光刻版的结构，以实现上极板和下极板各自的电气互连，且所述上极板和下极板开孔实现互连是在同一次光刻过程中进行的。
其中，所述下极板的基板的材质为铝硅铜合金，下极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述下电极。
其中，所述上极板的基板的材质为铝硅铜合金，上极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述上电极。
其中，所述衬底片为硅片或者SOI衬底硅片，其表面设有二氧化硅绝缘层。
本发明提供的一种共上下极极板刻蚀的MIM电容结构及其制作方法，在实现常规MIM工艺完全相同结构和功能的基础上，主要进行两个方面的改进和优化：其一是相比于常规MIM电容结构，采用上下极极板开孔共版的方式，实现了减少一次光刻过程，节约了工艺成本；其二是有效避免了常规MIM工艺刻蚀过程中在电容边缘形成刻蚀台阶导致应力释放不充分的隐患，同时减小了常规工艺中需要在电容结构顶部旋涂聚酰亚胺保护层的工序，进一步的节约了成本，同时由于实现了MIM结构的纯平结构，极大的增加了MIM电容的可靠性。
附图说明
图1为本发明一种MIM电容结构的制作方法的较佳实施方式的流程图。
图2为在衬底片上完成下极板、介质层以及上极板材质淀积后的剖面结构示意图。
图3为完成上极板金属刻蚀后的电容剖面结构示意图。
图4为完成介质层和下极板金属刻蚀后的电容剖面结构示意图。
图5为完成电容外保护氧化层淀积和平坦化刻蚀后的剖面结构示意图。
图6为本发明完成上下极板通孔构刻蚀后的剖面结构示意图。
图7为本发明完成金属互连后MIM电容整体剖面结构示意图。
图中：1、表面设有二氧化硅绝缘层的衬底片；2、铝硅铜合金；3、氮化钛薄膜；4、氮化硅；5、金属互连接触通孔。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
请参考图1所示，其为本发明所述的一种MIM电容结构的制作方法的较佳实施方式的流程图，所述MIM电容结构的制作方法的较佳实施方式包括如下步骤：
步骤S1：在衬底片上依次淀积好下极板、介质层以及上极板材质。其中，所述衬底片可采用硅片或者SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底硅片，本实施方式中，所述衬底片为表面设有二氧化硅绝缘层的衬底片。对于集成到半导体ComplementaryMetal-Oxide Semiconductor(CMOS)或者双极工艺中的结构，所阐述的衬底通常为工艺过程中次顶层金属上的氧化层。如图2所示，其为在衬底片上完成下极板、介质层以及上极板材质淀积后的剖面结构示意图。图2中，所述下极板基板的材质为铝硅铜合金2，下极板基板上覆盖一层氮化钛薄膜3，铝硅铜合金2和氮化钛薄膜3共同形成下电极。所述介质层为电容介质层，其材质采用氮化硅4。所述上极板基板的材质为铝硅铜合金2，上极板基板上覆盖一层氮化钛薄膜3，铝硅铜合金2和氮化钛薄膜3共同形成上电极。
步骤S2：通过光刻涂胶、曝光、显影等工步定义出上极板，然后刻蚀形成上极板。
步骤S3：去除光刻胶。请进一步参考图3，其为完成上极板金属刻蚀后的电容剖面结构示意图。
本实施方式中，所述光刻、刻蚀、去胶等均为半导体工艺中常规工艺过程，均为行业从业人员所理解的常规工艺过程。
步骤S4：在形成上极板的衬底片再次通过光刻涂胶、曝光、显影等工步定义出下极板，然后刻蚀形成下极板。
步骤S5：去除光刻胶。请进一步参考图4，其为完成介质层和下极板金属刻蚀后的电容剖面结构示意图
步骤S6：在形成上、下极板的结构上淀积电容外保护氧化层并进行表面平坦化刻蚀，保证器件表面平整，通过涂胶、曝光、显影等工步定义出上、下极极板金属层开孔，形成金属互连结构。请进一步参考图5及图6所示，其中图5为完成电容外保护氧化层淀积和平坦化刻蚀后的剖面结构示意图，图6为完成上下极板通孔构刻蚀后的剖面结构示意图。本实施方式中，所述上、下极极板金属层开孔的结构采用共光刻版的结构，即上、下极极板开孔实现互连是在同一次光刻过程中进行的。
步骤S7：去除光刻胶，形成最终MIM电容结构。请进一步参考图7所示，其为完成金属互连后MIM电容整体剖面结构示意图。
本发明提供的一种共上下极极板刻蚀的MIM电容结构及其制作方法，在实现常规MIM工艺完全相同结构和功能的基础上，主要进行两个方面的改进和优化：其一是相比于常规MIM电容结构，采用上下极极板开孔共版的方式，实现了减少一次光刻过程，节约了工艺成本；其二是有效避免了常规MIM工艺刻蚀过程中在电容边缘形成刻蚀台阶导致应力释放不充分的隐患，同时减小了常规工艺中需要在电容结构顶部旋涂聚酰亚胺保护层的工序，进一步的节约了成本，同时由于实现了MIM结构的纯平结构，极大的增加了MIM电容的可靠性。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。
Claims (10)
1.一种MIM电容结构的制作方法，包括：
S1：在衬底片上依次淀积好下极板、介质层以及上极板材质；
S2：定义出上极板，然后刻蚀形成上极板；
S3：去除光刻胶；
S4：在形成上极板的衬底片再次定义出下极板，然后刻蚀形成下极板；
S5：去除光刻胶；
S6：在形成上、下极板的结构上淀积电容外保护氧化层并进行表面平坦化刻蚀，保证器件表面平整，定义出上、下极极板金属层开孔，形成金属互连结构；
S7：去除光刻胶，形成最终MIM电容结构。
2.如权利要求1所述的MIM电容结构的制作方法，其特征在于：所述步骤S2中，通过光刻涂胶、曝光、显影工步定义出上极板。
3.如权利要求1所述的MIM电容结构的制作方法，其特征在于：所述步骤S4中，通过光刻涂胶、曝光、显影工步定义出下极板。
4.如权利要求1所述的MIM电容结构的制作方法，其特征在于：所述下极板的基板的材质为铝硅铜合金，下极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述下电极。
5.如权利要求1所述的MIM电容结构的制作方法，其特征在于：所述上极板的基板的材质为铝硅铜合金，上极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述上电极。
6.如权利要求1所述的MIM电容结构的制作方法，其特征在于：所述衬底片为硅片或者SOI衬底硅片，其表面设有二氧化硅绝缘层。
7.一种MIM电容结构，其特征在于：所述MIM电容结构包括下极板、介质层以及上极板，其中所述上极板、下极板开孔的结构采用共光刻版的结构，以实现上极板和下极板各自的电气互连，且所述上极板和下极板开孔实现互连是在同一次光刻过程中进行的。
8.如权利要求7所述的MIM电容结构，其特征在于：所述下极板的基板的材质为铝硅铜合金，下极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述下电极。
9.如权利要求7所述的MIM电容结构，其特征在于：所述上极板的基板的材质为铝硅铜合金，上极板的基板上覆盖一层氮化钛薄膜，铝硅铜合金和氮化钛薄膜共同形成所述上电极。
10.如权利要求7所述的MIM电容结构，其特征在于：所述衬底片为硅片或者SOI衬底硅片，其表面设有二氧化硅绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811502715.1A CN109638155A (zh) | 2018-12-10 | 2018-12-10 | Mim电容结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811502715.1A CN109638155A (zh) | 2018-12-10 | 2018-12-10 | Mim电容结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109638155A true CN109638155A (zh) | 2019-04-16 |
Family
ID=66072268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811502715.1A Pending CN109638155A (zh) | 2018-12-10 | 2018-12-10 | Mim电容结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109638155A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491781A (zh) * | 2019-07-26 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | Mip电容的制造方法 |
| CN110491862A (zh) * | 2019-07-26 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | Mip电容的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030008468A1 (en) * | 2001-04-19 | 2003-01-09 | Park Won Kyu | Method of fabricating capacitor in semiconductor device and the capacitor |
| CN101038911A (zh) * | 2006-03-14 | 2007-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体叠层电容器 |
| CN101093861A (zh) * | 2006-06-21 | 2007-12-26 | 国际商业机器公司 | Mim电容器器件及其制造方法 |
| CN101202217A (zh) * | 2006-12-14 | 2008-06-18 | 上海华虹Nec电子有限公司 | 射频器件薄介电质电容的刻蚀方法 |
| US20080265314A1 (en) * | 2007-04-26 | 2008-10-30 | Nec Electronics Corporation | Semiconductor device having vertical MOSFET and method of manufacturing the same |
| CN108417565A (zh) * | 2018-02-05 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | Mim电容的工艺方法 |
| CN108766953A (zh) * | 2018-05-31 | 2018-11-06 | 德淮半导体有限公司 | 半导体器件及其形成方法 |
-
2018
- 2018-12-10 CN CN201811502715.1A patent/CN109638155A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030008468A1 (en) * | 2001-04-19 | 2003-01-09 | Park Won Kyu | Method of fabricating capacitor in semiconductor device and the capacitor |
| CN101038911A (zh) * | 2006-03-14 | 2007-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体叠层电容器 |
| CN101093861A (zh) * | 2006-06-21 | 2007-12-26 | 国际商业机器公司 | Mim电容器器件及其制造方法 |
| CN101202217A (zh) * | 2006-12-14 | 2008-06-18 | 上海华虹Nec电子有限公司 | 射频器件薄介电质电容的刻蚀方法 |
| US20080265314A1 (en) * | 2007-04-26 | 2008-10-30 | Nec Electronics Corporation | Semiconductor device having vertical MOSFET and method of manufacturing the same |
| CN108417565A (zh) * | 2018-02-05 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | Mim电容的工艺方法 |
| CN108766953A (zh) * | 2018-05-31 | 2018-11-06 | 德淮半导体有限公司 | 半导体器件及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491781A (zh) * | 2019-07-26 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | Mip电容的制造方法 |
| CN110491862A (zh) * | 2019-07-26 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | Mip电容的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102906009B (zh) | 平面腔体微机电系统及相关结构、制造和设计结构的方法 | |
| US7615394B2 (en) | Method for fabricating MEMS device package that includes grinding MEMS device wafer to expose array pads corresponding to a cap wafer | |
| CN102315198B (zh) | 具有对准标记的结构及堆叠装置的制造方法 | |
| JP5189491B2 (ja) | ウェハ・レベル・パッケージングの方法 | |
| JP2021534611A (ja) | バルク音響波共振器のパッケージング方法及びパッケージング構造 | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| CN109119401B (zh) | 半导体器件及其制作方法 | |
| TWI326360B (en) | Method of fabricating cantilever type probe and method of fabricating probe card using the same | |
| TW201225220A (en) | Method for manufacturing microelectronic device and integrated circuit to prevent metal pad damage in wafer level package | |
| CN113345857B (zh) | 半导体元件及其制备方法 | |
| TWI269397B (en) | Semiconductor wafer and manufacturing method therefor | |
| CN110752207B (zh) | 一种背面电容结构及制作方法 | |
| TW201243898A (en) | Method for manufacturing charged particle beam lens | |
| JP2003273684A (ja) | インダクタとキャパシタを有する素子及びその作製方法 | |
| CN109638155A (zh) | Mim电容结构及其制作方法 | |
| JP2001338979A (ja) | 半導体装置およびその製造方法 | |
| JP6582616B2 (ja) | 半導体チップの製造方法 | |
| CN106169460A (zh) | 电容器结构和形成电容器结构的方法 | |
| JP2022507557A (ja) | 薄膜バルク音響波共振器の作製方法 | |
| CN100429791C (zh) | 半导体器件的制造方法以及加速度传感器 | |
| TW200918445A (en) | A microelectromechanical device and its manufacturing method | |
| EP3009793B1 (en) | Method of fabricating piezoelectric mems device | |
| US20120034729A1 (en) | Manufacturing method for light-sensing structure | |
| CN110473861A (zh) | 一种环柱电容结构及制作方法 | |
| KR100645459B1 (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190416 |
|
| RJ01 | Rejection of invention patent application after publication |