JP5189491B2 - ウェハ・レベル・パッケージングの方法 - Google Patents
ウェハ・レベル・パッケージングの方法 Download PDFInfo
- Publication number
- JP5189491B2 JP5189491B2 JP2008538928A JP2008538928A JP5189491B2 JP 5189491 B2 JP5189491 B2 JP 5189491B2 JP 2008538928 A JP2008538928 A JP 2008538928A JP 2008538928 A JP2008538928 A JP 2008538928A JP 5189491 B2 JP5189491 B2 JP 5189491B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cap
- device wafer
- bonding
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 78
- 238000004806 packaging method and process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011521 glass Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 230000035515 penetration Effects 0.000 claims description 12
- 238000005553 drilling Methods 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000003801 milling Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000005488 sandblasting Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 88
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 239000007858 starting material Substances 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/096—Feed-through, via through the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
本発明は、ウェハ・レベル・パッケージングの分野に関する。
微小電気機械システム（ＭＥＭＳ）デバイスのウェハ・レベル・パッケージングは、近年、魅力的で興味深い話題となっている。気密パッケージは、デバイスの性能と信頼性を大幅に向上させることができる。したがって、気密接合は、多くのＭＥＭＳデバイスにおいて非常に好ましい。この分野で用いられる接合技法には、接着剤／ポリマー／エポキシ接着（これらは気密接合ではない）、はんだ共晶接合、Ｓｉ／金属共晶接合、金属−金属熱圧着、ガラス・フリット接着、陽極接合などがある。
電気的引き出し部を設ける一般的な方法は、ダイの端部への横方向貫通ラインによるものであり、次いでこれは、ダイを覆って接合されるキャップ・ウェハによって封止される。接合周縁部を横切る貫通ラインでは、通常、金属関係の接合を用いることができない。その代わり、この構成では誘電体接着が必要である。しかし、この横方向引き出し部は、比較的長い貫通ラインであり、大きな寄生容量、クロストーク、かなりの相互接続抵抗を持っている。また、この技法では、ウェハ・レベルのバンプ形成工程が不可能となる。
上述の問題を解決するために、垂直貫通部を有するウェハ・レベル・パッケージが開示されている。ビア形成、金属充填、両面の金属被覆は、個別の単一の、ガラス又はセラミックなどの誘電体ウェハ上に行われる。このウェハがＭＥＭＳウェハに接合されてウェハ工程が完了し、又は別法では、このウェハは、その上にＭＥＭＳデバイスが組み立てられる基材となる。また米国特許第６，３８４，３５３号には、充填されたビア、及び両面への金属被覆を有する基板上に、ＭＥＭＳデバイスを組み込む方法が開示されているが、工程についての記述は少ない。妥当な大きさのフォーマット（たとえば４インチ又は６インチ以上）のウェハ工程については、ビアを有するウェハには基板剛性（すなわちウェハ厚さ）が要求され、それによりビア工程の困難さ／コストが増大し、また大きな寄生結合容量となる。
１つのケースでは、まず、ガラス・ウェハ内に、垂直貫通路としてスルー・ホールが形成される。次いでガラス・ウェハは、気密パッケージを形成するように、陽極接合によってＭＥＭＳシリコン・ウェハに接合され、一方、シリコン基板上の金属パッドは、ガラス・ビアと整合され、したがって露出される。露出されたパッドにより、さらに、相互接続を完成するための、ガラス・ウェハの外側面上の金属被覆工程が可能になる。もう１つの手法では、金属電気めっきされたスタッドでガラス・ビアを充填し、ガラス面を金属被覆し、続いてＭＥＭＳウェハへ陽極接合して全工程が完了する。
別の手法は、金属被覆されたガラス・ビアと、ガラス・フリット接着を用いた横方向貫通部工程の組合せを採用している。この工程は、もう１つの基板へ接合する前に、ガラス・ウェハにビアを形成することから開始し、したがってガラス・ウェハの剛性が問題となる。厚いウェハを貫通してビアを形成するのは、工程の困難さが極めて増大し、したがって製造コストが高くなり、また寄生容量及び貫通路の間のクロストークも増すので、通常、小さなウェハ・フォーマット（たとえば、３インチ未満）では、厚さが約１５０μｍの薄いガラスが用いられる。
米国特許第６，５２８，３４４号では、シリコンのキャップを用いて垂直貫通部を形成する、他の方法が開示されている。シリコン・キャップ・ウェハ上に深いトレンチがエッチングされ（貫通部用のシリコン領域だけはエッチングされない）、誘電体材料で充填され、キャップ隙間のために誘電体材料の凹部が形成される。このウェハとＭＥＭＳウェハを接合した後に、ＭＥＭＳデバイスのコンタクト・パッド／電極は、シリコン・アイランドに接続される。次いで、接合された積層体のキャップ・シリコン側を、下側から、誘電体材料に達するまで、又はそれを超えるまで薄くし、それによりシリコン・アイランドが露出し、相互接続を作製するための他の工程の準備ができる。この手法は、シリコンを貫通部材料の一部として用い、したがって比較的大きな直列抵抗が予想される。誘電体充填、研磨と凹部形成、最終の誘電体膜の切離しなどのような、必要な工程段階のいくつかにより、工程の困難さが増大し、応力が問題となる。
ほとんどの開示された手法では、ビアは、貫通路として金属によって中実に充填される。これは、基板と金属の間の大きな熱的不整合によって熱応力の問題を生じ、したがってデバイスの信頼性の問題を引き起こす場合がある。
本発明の目的は、ＭＥＭＳ又は電子デバイス／集積回路（ＩＣ）を、ウェハ・レベル・パッケージのフォーマット内に組み込むことである。オプションとして、パッケージは、陽極接合、熱圧着、ガラス・フリット接着、又は共晶接合などの接合技法を用いて気密封止する。貫通部の経路を短くするために、すべての相互接続は、接合されたウェハ積層体の一方の側の垂直ビアを通じて引き出され、したがって貫通部抵抗が最小となる。貫通部の間の電気的分離は、ガラス、又は誘電体で被覆されたシリコンなどのバルク材料上に形成され、したがって、容量性結合を最小にすることができる。その結果、最小にされた貫通部抵抗と結合容量を、同時に得ることができる。
本発明の他の目的は、デバイス／構造体を、デバイス／構造体の面の１つとキャップ電極の間に、制御可能なキャップ隙間を有してパッケージングすることである。これは、追加の制御の融通性が導入され、それによって性能が向上し、かつ信頼性が向上するので、ＭＥＭＳ構造体にとって重要である。例として、制御されたキャップ隙間は、移動制限部（機械的停止部）及び／又はＭＥＭＳデバイスに動きを伝えるための静電駆動部を実現するために用いられる。
本発明の他の目的は、基板と充填された金属／合金の間の熱膨張不整合による熱応力を最小にした機械的構造体を形成することである。通常、金属の熱膨張は、シリコン又はガラスよりずっと大きいので、中実の金属プラグ／スタッドで充填されたビアは、非常に大きな熱応力による問題を受ける場合があり、さらにはビアの上部の面高さ／粗さが変化し、それにより上部面の変動を引き起こし、したがって性能が不安定となる。
本発明のウェハ・レベル・パッケージの製造工程の第１の実施形態は、図１ａから１ｆに示される。パッケージングされる「デバイス」１は、ＭＥＭＳデバイス、集積回路、又はその他のデバイスとすることができ、以下では単に「デバイス」と呼び、通常はシリコンであり、図１ａに示されるように、基板２（たとえば、この実施形態では、ガラス）上に取り付けられる。引き出し部５への導電性の領域は、例としては、基板２又は「デバイス」１又はその両方の上の、ドーピングされたシリコン、金属、合金層又は積層体、又はそのような材料の組合せとすることができる。図１ｂに示されるように、「デバイス」１の外側の面は、別のガラス・キャップ・ウェハ６に接合されている。接合面は、「デバイス」の層１の薄層化（たとえば研削、ミリング、又はエッチング）の後の精密研磨、又はもとの「デバイス」基板内に埋め込まれたエッチング・ストップ層、又は「デバイス」層の薄層化の微調整、又は単に基板２上のプレーナ工程によって形成される。分離された導電性アイランド３は、「デバイス」層のエッチング工程によって形成され、そこでは、「デバイス」層上の貫通トレンチ４が形成される。もう１つの出発材料は、キャビティ８と、オプションの導電層９を有するキャップ・ウェハである。キャップ・ウェハ６の凹部が形成された側にはまた、オプションの「デバイス」構造体／層（図示せず）を取り付けることができる。処理時又はＭＥＭＳデバイスの動作時の静止摩擦を防止するために、導電層９の上にオプションの誘電体バンプ（又は非導電性領域）１０を堆積させることができる。この実施形態のキャビティ８内の導電層９は、キャビティの外側（又はキャビティ内の、凹部形成されていない領域）にある延長領域７を有する。以下で分かるように、延長領域７は、ウェハ・レベル・パッケージにおいて、キャップ電極を引き出す手段となる。
いずれにしても、この実施形態に対しては、第１のステップは、２つの出発材料、すなわち基板２上の「デバイス」１とキャップ６とを、陽極接合、又は熱圧着（金属−金属接合であり、これは両側を金属で被覆しパターン形成する必要がある）、又は共晶接合（一方の面を金属で被覆しパターン形成する）などのその他の気密接合によって接合することである。陽極接合は、信頼性があり、高品質で再現性のある技法として非常に好ましい。キャッピング・ウェハ６と「デバイス」１との間の隙間は、従来の技法を用いて明確に区画することができる（図１ｂ）。
第２のステップでは、面のエッチング、ミリング、又は研削や研磨によって、基板２が好ましい厚さまで薄くされる。薄くした面上に、ビア１１が、マスキング層をパターン形成し、エッチングし、続いてビアのウェット・エッチング、ドライ・エッチング、穿孔、超音波ミリング、レーザ穿孔、サンド・ブラスト、ウォータ・ジェット、ディープ・エッチング、又は他の機械的／レーザ穿孔手段、あるいは組み合わせた方法によって形成される。ビア・エッチングは、基板２上の導電性「デバイス」層３と、導電層５にて同時に停止させることができる。ビア・エッチングの後にマスキング層が除去され、オプションとして、良好な歩留まりを確実にするために追加のエッチングによってビアを微調整する（図１ｃ）。
次のステップは、「デバイス」構造体に電気的に接続された導電性領域５を、接合された積層体の外側の面に導くことによって、電気的相互接続を作製することである。ここでは、少なくとも２つのオプションを用いることができる。第１のオプションでは、シード導電層の上のパターン形成されたフォトレジストを通して金属１２をめっきし、次いで、めっき後にフォトレジストとシード層を除去する。第２のオプションでは、導電金属層１２を堆積させ、パターン形成し、エッチングする。このステップの後に、主要なウェハ・レベル・パッケージ工程は完了し（図１ｄ）、ウェハをダイシングした後に、デバイスは、通常の集積回路（ＩＣ）チップとしてパッケージングされる。
さらに、ウェハを、このステップの後に、フリップチップ組立て用に、又は面実装デバイス（ＳＭＤ）として、続けて処理することができる。ウェハ上のはんだバンプ形成は、これを実現するための方法の１つである。まず、基板２上に誘電体不活性化層１３が被覆され、パターン形成されて、導電金属１２の上にコンタクト開口１４が形成される。（図１ｅ）。次いで、パターン形成されたフォトレジストを通しためっき、又はステンシル・マスクを通したスクリーン印刷によって、はんだ接合部を形成することができる。最後に、シード層と（又は）フォトレジストを除去し、それに続くはんだリフローによって全工程が完了する（図１ｆ）。
オプションとして、１つの面上の導電性領域５を有する基板ウェハ２のみを（その上に「デバイス」１が積層されることによって高さが追加されることなく）、キャップ・ウェハ６に接合し（図６に示されるように）、上述と同じ工程を続けることができる。オプションのキャップ電極９は、接合領域７の部分へ引き出され、そこに形成されたビアが、キャップ電極９の最終相互接続面への貫通部とされる。
本発明の第２の実施形態は、図２ａから２ｅに概略的に示される。第２の実施形態と第１の実施形態の主な違いは、キャップ・ウェハ２６内のキャビティの深さである。この実施形態では、キャップ・ウェハ２６は、基板ウェハ２上の「デバイス」層１の最上面より低いフィールド領域内で、基板２に接合する必要があるので、いくつかの変更をしなければならない。第１に、基板２上の「デバイス」構造体１上のフィールド領域（接合のための周囲の領域を含む）の少なくとも一部は、接合可能でなければならない。これはまた第２の適応が必要であり、すなわちキャップ・ウェハのキャビティの深さは、好ましい最終的なキャップ隙間を確保するために、普通より大きくしなければならない。「デバイス」層１に対するもう１つの適応は、キャップ電極の相互接続用の、分離された導電性「デバイス」層のアイランド３がないことである。その代わりに、これは、同じ目的のために、バルク・キャップ領域２３によって容易に実施することができる。もちろん、キャップ・ウェハ２６がシリコンのような導電性であれば、前の実施形態のキャップ・ウェハ６上の導電層９のような導電層は、必要ない。
この実施形態では、出発材料は、基板ウェハ２上の「デバイス」層１と、キャップ・ウェハ２６である。キャップ・ウェハ２６は、凹部が形成されたキャビティ２７と、オプションのキャビティ２７の底部の誘電体バンプ領域２８を有する。誘電体バンプ２８とは別のオプションとして、「デバイス」ウェハに接合されるべきキャップ・ウェハの上面を、全体的に誘電体で被覆することもできる。
製造ステップは、第１の実施形態で用いられたものと同様である。工程は、２つの出発材料を接合することから始まり（図２ａ）、基板２（たとえばガラス）の薄層化、及びビア１１の形成が続く（図２ｂ）。ここで用いられる接合技法には、陽極接合、フリット・ガラス接着、熱圧着、共晶接合、又はポリマー接着が含まれる。次いで、基板２のビアが形成された側で、引き出し部用の金属のパターン形成１２が行われる（図２ｃ）。接合されたウェハ積層体はまた、誘電体不活性化層１３によるはんだバンプ形成を用いることができ、はんだ付け用のコンタクト１４を開口し（図２ｄ）、最後に、はんだバンプ１５が形成される（図２ｅ）。
本発明の第３の実施形態は、図３ａから３ｈに示される。図３ａでは、キャップ隙間２０３を有してキャップ・ウェハ２０１に接合された、「デバイス」ウェハ１０１が出発材料である（図３ａ）。「デバイス」ウェハ１０１上には、通常のように、オプションの誘電層１０４の上に、金属パッド１０６が位置する。「デバイス」構造体１０３、及びオプションの不活性化層１０２が、ウェハの上側にある。オプションの薄い金属貫通部１０５は、オプションのキャップ電極２０２が導かれる接合境界面へ引き出され、金属の圧着によって電気的に接続される。オプションとして、ビア処理の前に、「デバイス」ウェハ１０１の裏面の薄層化が行われる。
ビア工程は、図３ｂに示されるように、「デバイス」基板ウェハ内に形成される裏面穴１０７から始まる。「デバイス」ウェハ１０１がシリコンの場合は、これは、深い反応性イオン・エッチング（ＤＲＩＥ）、又は異方性エッチング（たとえば、ＫＯＨ又はＴＭＡＨエッチングなど）を含むマスク式エッチングによって行われる。「デバイス」ウェハ１０１がガラスの場合は、これは、エッチング／穿孔／ミリング／ウォータ・ジェット／サンド・ブラストの組合せ工程とすることができる。その後、金属パッド１０６の下側からコンタクト窓１０８を開口させるために、金属パッド１０６の下の不活性化層１０２及び誘電層１０４と、薄い金属パッド１０５がエッチング除去される（図３ｃ）。このステップを、最終的なコンタクト窓１１０が開口される、後のステップへ移すこともできる（図３ｅを参照されたい）。
次のステップは、「デバイス」ウェハの裏面への誘電層１０９の共形の堆積であり（図３ｄ）、金属コンタクト窓１１０を開口するための、パターン形成によるエッチングがそれに続く（図３ｅ）。次いで最終的な相互接続用に、「デバイス」ウェハ１０１の裏面に厚い金属積層体１１１が堆積され、パターン形成される（図３ｆ）。第１の実施形態と同様に、これでウェハ工程を完了するか、又は、さらに、はんだバンプ形成工程へ続けることができる。
はんだバンプ形成工程では、まず、「デバイス」ウェハ１０１の裏面に、誘電層１１２（たとえばＢＣＢ）が被覆され、コンタクト開口１１３のパターン形成がそれに続く（図３ｇ）。最後に、第１の実施形態で述べたのと同じ工程を用いて、コンタクト開口１１３の上に、はんだバンプ１１４が形成される。
ウェハ・レベルのキャッピング及び気密貫通部工程の、その他のいくつかの重要な変形形態が、図３ｉ、図３ｊ、図３ｋに示される。
図３ｉは、図３ｈの設計の変形形態を示す。キャップ２０１とデバイス・ウェハ１０３の間のビア金属被覆１０６は、キャップ・ウェハ内に形成された支柱２０４によって補強される。また、これらの支柱は、ビア金属被覆１０６の上部に接合し、したがって薄い金属が底部から露出された後に、それに対して剛性の支持領域をもたらす。これにより、ビア・エッチングの後にビア金属被覆が破損することなく、高い歩留まりが可能となる。
図３ｊは、設計及び工程の他の変形形態を示し、最初にビアは、デバイス側から必要な深さまで、デバイス・ウェハ１０１内へエッチングされる。次いでビアは、厚い絶縁膜１０９で被覆され、金属被覆（１１１）され、デバイス引き出し部に接続される。次いでデバイス・ウェハ１０１は、いくつかの良く知られているウェハ接合技法の１つにより、キャップ層２０１に接合される（封止材料１１６、２０５、これらは金属、ガラス・フリットなどでよい）。次いで、前のように、ビアを突き抜けずに、ビア酸化物ライナと金属被覆を露出させるように、デバイス・ウェハの裏面を薄くする。これは、不均一性を薄くすることができるように、厚い酸化物とビア金属を選ぶか、又は、ビアが露出される数ミクロン手前でウェハを薄くするのを停止することによって実行することができる。薄くした側からの第２のビア・エッチングにより、経路再設定とはんだバンプ形成のアクセス用に、ビア内で金属被覆が露出される。これに、標準のはんだバンプ形成工程が続き、露出されたビア金属被覆を、はんだバンプへ経路再設定する。このプロセスにより、図５に関連して述べた、またほとんどの底部ビア設計で必要となる、ビア・ライナ酸化物の選択的パターン形成とエッチングが回避される。
ビアの内側の金属パッドの底部を開口する処理の一部の詳細が、図４、図５に示されている。図４では、フォトレジスト１５１が被覆（スピン・コート又はスプレー・コート）され、通常のリソグラフィのステップ（露光及び現像）がそれに続く。ビア開口が浅くて広い（低アスペクト比）場合は、レジスト１５１の底部開口は、妥当な大きさ（たとえば、５０〜１００μｍ）の窓に対して容易に実現することができ、通常、この大きさは非常にクリティカルではない。金属パッド１０６の下の誘電層１０９は、このフォトレジスト・マスク１５１を用いて、又は下にあるパターン形成されたハード・マスクと組み合わせて、エッチング除去することができる。リソグラフィによって窓の深い底への開口が不可能と思われるような、ビア開口が深くて狭い（高アスペクト比）場合には、底部から金属パッドを開口する別の方法が、図５に示される。自立型マスク１５２、たとえば、フリーハンギングの開口パターンを有するラミネートされたドライ膜、又は「デバイス」ウェハに整合したシャドウ・マスクが、金属パッド１０６の下の誘電層１０９の異方性エッチング（たとえば、反応性イオン・エッチングＲＩＥ又はイオン・ミリングなど）用のマスクとして用いられる。
キャッピング、及びビア引き出し工程の異なる手法では、図３ｋに示されるように、接合後に、キャップ側にビアと引き出し部を形成する。この場合は、キャップ・ウェハを最適に薄くする必要があり、その後にビア工程と相互接続工程が続く。封止金属１１６、２０５（金、はんだ、Ｃｕ、Ａｕ／Ｓｎ、Ｃｕ／Ｓｎ）は、デバイス引き出し部１１７、２０７にも接続する。これらの接続は、キャッピング・ウェハ１０１内に先にエッチングされたビアを通じて引き出される。重要なフィーチャは、ビアがキャップ・ウェハを貫通する開口した穴ではないことである。封止金属がビアの底部と側壁も覆い、それによってビアが気密封止される。これにより、あらゆる接続パッドの周辺部の周りの封止を懸念せずに、デバイスへの接続点を小さくすることが可能になる。またビアは、金属で充填する必要がなく、コストが節約される。工程の残りの部分では、図３ｊの場合と同様に、ビア底部金属への接触が形成される。
本発明の様々な実施形態では、通常、ウェハ・サイズは、直径が２インチ（５．０５ｃｍ）から１２インチ（３０．４８ｃｍ）の範囲となり、場合によってはそれより大きくなる。薄層化の工程は通常、ウェハ厚さで０から９００μｍの任意の厚さを除去することになる。各ウェハの厚さは、通常、１５０μｍから１ｍｍの範囲となり、キャップ・ウェハのキャビティは、通常、０から２００μｍの範囲となる。
これらすべての工程／設計に共通の最も重要なフィーチャは、次のものを含む。
１．底部で、絶縁体のみによって閉じられ（半導体性の基板のみに必要）、ビア側壁と底部へ金属被覆された、中空のビア。
２．様々な接合／封止技法の任意のものによる、気密封止。
３．ビアの底部で連続する閉じられた金属によって保たれる、ビア内の気密封止。
４．デバイス面積を無駄にしないための、デバイス側のビア金属の小さな占有面積。
２．様々な接合／封止技法の任意のものによる、気密封止。
３．ビアの底部で連続する閉じられた金属によって保たれる、ビア内の気密封止。
４．デバイス面積を無駄にしないための、デバイス側のビア金属の小さな占有面積。
本発明のウェハ・レベル・パッケージング技法の実施形態は、ＭＥＭＳのＲＦリレーをパッケージングするのに用いられた。このようなデバイスでは、キャップ・ウェハ内の金属被覆領域は、それがリレーの静電駆動のための１つの電極を形成するという点で、リレーの機能部分を形成する。ワイヤ・ボンド型及び、はんだバンプ型デバイスの両方が試験され、良好な結果が得られた。気密封止されたデバイスは、安定性と信頼性において、非常に優れた性能を示した。寄生要素が非常に少ない構造体の結果として、ＲＦ性能も改善された。明確に区画されたキャップ隙間とキャップ電極とにより、ＲＦリレーの、ＲＦアイソレーション、降伏電圧、安定性、信頼性が改善された。Ｃｕによって被覆された単一のビアの貫通部は、８ｍΩ未満の再現性のある抵抗が得られた。熱サイクルと寿命試験が行われ、非常に有望な結果が得られた。これまでに達成された仕様の一部には、次のものが含まれる。
ＤＣ電流スイッチング（コールド・スイッチ） ＞５００ｍＡ×２時間
ＡＣ電流スイッチング（ホット・スイッチ） ＞１００ｍＡ−１０Ｖ−（４〜１３）百万サイクル
Ｒｏｎ ０．２〜０．３Ω（又は０．４〜０．６Ω：金属厚さによる）（リード＋接点）
スイッチ時間（オン及びオフ） ＜（７０〜１２０）μｓ
Ｒｏｆｆ ≫１００ＧΩ（０〜２００Ｖ）
接点降伏 ＞２５０Ｖ（＜１μＡ）
駆動電圧 ６０Ｖ
駆動電力 ＜２００μワット
寿命（コールド） ＞１０億サイクル（＠１ＫＨｚ）
寿命（ホット １０ｍＡ−１０Ｖ−１ＫＨｚ） ＞（４５０〜１２００）百万サイクル
抵抗温度係数 ＴＣＲｏｎ＜０．１６％／Ｋ（２０℃〜１００℃）
スイッチ時間温度係数 ＜０．０７％／Ｋ（２０℃〜１００℃）
ＲＦ挿入損失 〜０．２ｄＢ ＠２ＧＨｚ
ＲＦアイソレーション ＞３８ｄＢ ＠２ＧＨｚ
デバイス寸法 ３×３×０．６６ｍｍ3（ＳＭＤ：面実装デバイス）
ＡＣ電流スイッチング（ホット・スイッチ） ＞１００ｍＡ−１０Ｖ−（４〜１３）百万サイクル
Ｒｏｎ ０．２〜０．３Ω（又は０．４〜０．６Ω：金属厚さによる）（リード＋接点）
スイッチ時間（オン及びオフ） ＜（７０〜１２０）μｓ
Ｒｏｆｆ ≫１００ＧΩ（０〜２００Ｖ）
接点降伏 ＞２５０Ｖ（＜１μＡ）
駆動電圧 ６０Ｖ
駆動電力 ＜２００μワット
寿命（コールド） ＞１０億サイクル（＠１ＫＨｚ）
寿命（ホット １０ｍＡ−１０Ｖ−１ＫＨｚ） ＞（４５０〜１２００）百万サイクル
抵抗温度係数 ＴＣＲｏｎ＜０．１６％／Ｋ（２０℃〜１００℃）
スイッチ時間温度係数 ＜０．０７％／Ｋ（２０℃〜１００℃）
ＲＦ挿入損失 〜０．２ｄＢ ＠２ＧＨｚ
ＲＦアイソレーション ＞３８ｄＢ ＠２ＧＨｚ
デバイス寸法 ３×３×０．６６ｍｍ3（ＳＭＤ：面実装デバイス）
本発明の、従来技術に対する利点には、以下が含まれる。
１．剛体のウェハ積層体上にビア工程を行うことにより、特に直径が４インチ（１０．１６ｃｍ）又は６インチ（１５．２４ｃｍ）より大きいウェハ・フォーマットに対して、より良い歩留まり及び製造性が確保される。
２．ビアは、金属によって完全に充填されない。したがって、熱応力／信頼性の問題を最小にすることができる。
３．キャップ・ウェハの内側の導電層と、シリコン上面の間の隙間を、明確に区画することができる。これにより、上側（キャップ側）からＭＥＭＳ構造体を動作させる融通性が導入され、ＭＥＭＳデバイスの性能を向上することができる。
４．ウェハ・レベル・パッケージにより、小さなパッケージ寸法、及び低コスト生産／パッケージが確実になる。
５．バルク誘電体基板を貫通する直接の垂直ビアにより、引き出し経路が短くなり、したがって任意の２つの引き出し部電極間の寄生容量は非常に小さいことが保証される。同時にまた、短縮された引き出し経路により、非常に低抵抗の貫通部が実現される。
６．ガラス基板により、他のシリコン又はセラミックなどより高い降伏電圧、及び寄生要素の低減が得られ、したがってＲＦ性能が向上する。
７．ウェハ・レベルのバンプ形成工程を用いることができる。
２．ビアは、金属によって完全に充填されない。したがって、熱応力／信頼性の問題を最小にすることができる。
３．キャップ・ウェハの内側の導電層と、シリコン上面の間の隙間を、明確に区画することができる。これにより、上側（キャップ側）からＭＥＭＳ構造体を動作させる融通性が導入され、ＭＥＭＳデバイスの性能を向上することができる。
４．ウェハ・レベル・パッケージにより、小さなパッケージ寸法、及び低コスト生産／パッケージが確実になる。
５．バルク誘電体基板を貫通する直接の垂直ビアにより、引き出し経路が短くなり、したがって任意の２つの引き出し部電極間の寄生容量は非常に小さいことが保証される。同時にまた、短縮された引き出し経路により、非常に低抵抗の貫通部が実現される。
６．ガラス基板により、他のシリコン又はセラミックなどより高い降伏電圧、及び寄生要素の低減が得られ、したがってＲＦ性能が向上する。
７．ウェハ・レベルのバンプ形成工程を用いることができる。
本発明は、ウェハ積層体の接合後に形成される貫通部のための垂直ビアを実現し、それによって頑健なウェハ工程がもたらされる点で特徴的である。ビアは、金属によって部分的に充填され、それにより熱応力が低減され、信頼性が向上する。本発明はまた、気密パッケージ内に明確に画定されたキャップ隙間を実現し、それにより制御の融通性が増す。
本明細書では、限定する目的ではなく説明の目的のために、本発明のいくつかの好ましい実施形態を開示し説明してきたが、当業者には、本発明の趣旨及び範囲から逸脱することなく、それらに対して、形状及び詳細における様々な変更を行うことができることが理解されよう。
Claims (18)
- 複数のデバイス（１０３）を、その複数のデバイス（１０３）とキャップ・ウェハ（２０１）との間に制御可能なキャップ隙間（２０３）を有して、ウェハ・レベル・パッケージングする方法であって、
デバイス・ウェハ（１０１）の第１の側の上の前記複数のデバイス（１０３）を覆うように、前記キャップ・ウェハ（２０１）を接合するステップであって、前記キャップ・ウェハ（２０１）は前記デバイス・ウェハ（１０１）上の前記複数のデバイス（１０３）を前記キャップ隙間（２０３）を有して覆うようにキャビティを有し、前記キャップ・ウェハ（２０１）は前記キャビティ中に前記デバイス・ウェハ（１０１）との接合表面まで延びるキャップ電極（２０２）を有し、前記デバイス・ウェハ（１０１）は前記第１の側の上に、前記デバイス（１０３）と電気的に接触する複数の金属パッド（１０６）を誘電層（１０４）の最上部に有し、前記キャップ電極（２０２）は前記金属パッド（１０６）から引き出された金属貫通部（１０５）と前記接合表面で電気的に接続される、ステップと、
前記複数の金属パッド（１０６）を露出するように、前記デバイス・ウェハ（１０１）の第２の側から、前記デバイス・ウェハ（１０１）を通してビアを形成するステップと、
前記デバイス・ウェハ（１０１）の前記第２の側から、それぞれの前記ビアを通じて、前記複数の金属パッド（１０６）のそれぞれと電気的に接触するように、パターン形成された金属積層体（１１１）によりそれぞれの前記ビアを覆うステップと、
前記パターン形成された金属積層体（１１１）上に誘電層（１１２）を堆積するステップと、
それぞれの前記ビアから前記パターン形成された金属積層体（１１１）の各部分を露出するように前記誘電層（１１２）をパターン化するステップと、そして
前記ウェハ・レベル・パッケージを、ダイシングするステップと
とから構成されることを特徴とする方法。 - 前記金属パッド（１０６）は、金属、合金からなる群から選択されることを特徴とする請求項１に記載の方法。
- 前記接合は、陽極接合、熱圧着、共晶接合、ガラス・フリット接着、ポリマー接着からなる群から選択されることを特徴とする請求項１に記載の方法。
- 前記接合は、気密封止を形成することを特徴とする請求項１に記載の方法。
- 前記ビアは、ウェット・エッチング、ドライ・エッチング、穿孔、超音波ミリング、レーザ穿孔、サンド・ブラスト、ウォータ・ジェット、ディープ・エッチ、機械的穿孔、レーザ穿孔を含む工程の群から選択される１つ又は複数の工程によって形成されることを特徴とする請求項１に記載の方法。
- 前記デバイス・ウェハ（１０１）をダイシングする前記ステップの前に、前記露出されたパターン化された金属積層体（１１１）に、はんだバンプ（１１４）形成を行うステップをさらに含むことを特徴とする請求項１に記載の方法。
- 前記デバイス・ウェハ（１０１）はシリコンであり、それぞれの前記ビアを前記パターン形成された金属積層体（１１１）で覆う前記ステップの前に、前記デバイス・ウェハ（１０１）の前記第２の側へ、不活性化層（１０２）を被覆し、パターン形成するステップをさらに含むことを特徴とする請求項１に記載の方法。
- 前記ビアが形成される前に、前記デバイス・ウェハ（１０１）は薄くされることを特徴とする請求項１に記載の方法。
- 前記デバイス・ウェハ（１０１）は、エッチング、ミリング、研削、研磨からなる群から選択される１つ又は複数の工程によって薄くされることを特徴とする請求項８に記載の方法。
- 前記薄くするステップにより、前記デバイス・ウェハ（１０１）の厚さの０〜９００μｍは除去されることを特徴とする請求項８に記載の方法。
- 前記デバイス・ウェハ（１０１）は、ガラス基板であり、前記複数のデバイス（１０３）は、前記ガラス基板に接合されたウェハ・スケールのシリコン基板上に形成されることを特徴とする請求項１に記載の方法。
- 前記複数のデバイス（１０３）は、前記ウェハ・スケールのシリコン基板が前記ガラス基板に接合された後に、エッチングによって分離され、前記キャップ・ウェハ（２０１）は、前記複数のデバイス（１０３）の間の領域内で前記ガラス基板に接合されることを特徴とする請求項１１に記載の方法。
- 前記複数のデバイス（１０３）は集積回路であることを特徴とする請求項１１に記載の方法。
- 前記複数のデバイス（１０３）はＭＥＭＳデバイスであることを特徴とする請求項１１に記載の方法。
- 前記デバイス・ウェハ（１０１）の直径は、２インチ（５．０５ｃｍ）から１２インチ（３０．４８ｃｍ）の範囲内であることを特徴とする請求項１に記載の方法。
- 前記デバイス・ウェハ（１０１）の厚さは、１５０μｍから１ｍｍの範囲内であることを特徴とする請求項１に記載の方法。
- 前記キャップ・ウェハ（２０１）は、前記複数のデバイス（１０３）の上に、深さが０から２００μｍの範囲のキャップ隙間（２０３）を有することを特徴とする請求項１に記載の方法。
- 前記キャップ・ウェハ（２０１）は、前記金属パッド（１０６）に接合された支柱（２０４）を含むことを特徴とする請求項１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/265,810 US7393758B2 (en) | 2005-11-03 | 2005-11-03 | Wafer level packaging process |
| US11/265,810 | 2005-11-03 | ||
| PCT/US2006/041853 WO2007055924A2 (en) | 2005-11-03 | 2006-10-25 | Wafer level packaging process |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009515338A JP2009515338A (ja) | 2009-04-09 |
| JP2009515338A5 JP2009515338A5 (ja) | 2009-11-26 |
| JP5189491B2 true JP5189491B2 (ja) | 2013-04-24 |
Family
ID=37907360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008538928A Active JP5189491B2 (ja) | 2005-11-03 | 2006-10-25 | ウェハ・レベル・パッケージングの方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7393758B2 (ja) |
| EP (1) | EP1945562A2 (ja) |
| JP (1) | JP5189491B2 (ja) |
| WO (1) | WO2007055924A2 (ja) |
Families Citing this family (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
| US20070170528A1 (en) * | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US7629249B2 (en) * | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US8212331B1 (en) * | 2006-10-02 | 2012-07-03 | Newport Fab, Llc | Method for fabricating a backside through-wafer via in a processed wafer and related structure |
| US7675162B2 (en) * | 2006-10-03 | 2010-03-09 | Innovative Micro Technology | Interconnect structure using through wafer vias and method of fabrication |
| DE102007019638A1 (de) * | 2007-04-26 | 2008-10-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements mit Trenchstruktur zur Rückseitenkontaktierung |
| TWI368280B (en) * | 2007-06-08 | 2012-07-11 | Advanced Semiconductor Eng | Wafer lever fixture and method for packaging microelectromechanical system device |
| DE102007027434A1 (de) * | 2007-06-14 | 2008-12-18 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske |
| US20090026619A1 (en) * | 2007-07-24 | 2009-01-29 | Northrop Grumman Space & Mission Systems Corp. | Method for Backside Metallization for Semiconductor Substrate |
| JP2009045712A (ja) * | 2007-08-21 | 2009-03-05 | Toshiba Corp | Ｍｅｍｓ装置およびｍｅｍｓ装置製造方法 |
| SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| KR101301157B1 (ko) * | 2007-11-09 | 2013-09-03 | 삼성전자주식회사 | 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기 |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| FR2925888A1 (fr) * | 2007-12-27 | 2009-07-03 | Commissariat Energie Atomique | Dispositif a structure pre-liberee |
| US8507385B2 (en) * | 2008-05-05 | 2013-08-13 | Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. | Method for processing a thin film micro device on a substrate |
| US7800238B2 (en) | 2008-06-27 | 2010-09-21 | Micron Technology, Inc. | Surface depressions for die-to-die interconnects and associated systems and methods |
| JP2010062459A (ja) * | 2008-09-05 | 2010-03-18 | Murata Mfg Co Ltd | 基板の製造方法、基板、これを備える電子部品および半導体装置 |
| US7851925B2 (en) | 2008-09-19 | 2010-12-14 | Infineon Technologies Ag | Wafer level packaged MEMS integrated circuit |
| US7955885B1 (en) * | 2009-01-09 | 2011-06-07 | Integrated Device Technology, Inc. | Methods of forming packaged micro-electromechanical devices |
| US20100181652A1 (en) * | 2009-01-16 | 2010-07-22 | Honeywell International Inc. | Systems and methods for stiction reduction in mems devices |
| US8995485B2 (en) | 2009-02-17 | 2015-03-31 | Trilumina Corp. | High brightness pulsed VCSEL sources |
| US8995493B2 (en) | 2009-02-17 | 2015-03-31 | Trilumina Corp. | Microlenses for multibeam arrays of optoelectronic devices for high frequency operation |
| US10038304B2 (en) | 2009-02-17 | 2018-07-31 | Trilumina Corp. | Laser arrays for variable optical properties |
| US10244181B2 (en) | 2009-02-17 | 2019-03-26 | Trilumina Corp. | Compact multi-zone infrared laser illuminator |
| US20130223846A1 (en) | 2009-02-17 | 2013-08-29 | Trilumina Corporation | High speed free-space optical communications |
| US20100224397A1 (en) * | 2009-03-06 | 2010-09-09 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| CN101533832A (zh) * | 2009-04-14 | 2009-09-16 | 李刚 | 微机电系统器件与集成电路的集成芯片及集成方法 |
| US8043891B2 (en) * | 2009-06-05 | 2011-10-25 | Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. | Method of encapsulating a wafer level microdevice |
| US20100320595A1 (en) * | 2009-06-22 | 2010-12-23 | Honeywell International Inc. | Hybrid hermetic interface chip |
| US8338205B2 (en) * | 2009-08-31 | 2012-12-25 | Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. | Method of fabricating and encapsulating MEMS devices |
| US8729695B2 (en) | 2009-09-25 | 2014-05-20 | Agency For Science, Technology And Research | Wafer level package and a method of forming a wafer level package |
| JP5218497B2 (ja) | 2009-12-04 | 2013-06-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP5590869B2 (ja) * | 2009-12-07 | 2014-09-17 | 新光電気工業株式会社 | 配線基板及びその製造方法並びに半導体パッケージ |
| US8979338B2 (en) | 2009-12-19 | 2015-03-17 | Trilumina Corp. | System for combining laser array outputs into a single beam carrying digital data |
| TWM383815U (en) * | 2010-01-20 | 2010-07-01 | Lingsen Prec Ind Co Ltd | Cover for MEMS packaging process |
| TW201126654A (en) * | 2010-01-22 | 2011-08-01 | Lingsen Precision Ind Ltd | Micro electro-mechanical package module |
| JP5218455B2 (ja) * | 2010-03-17 | 2013-06-26 | 株式会社デンソー | 半導体力学量センサおよびその製造方法 |
| US9029200B2 (en) | 2010-07-15 | 2015-05-12 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a metallisation layer |
| US8865522B2 (en) | 2010-07-15 | 2014-10-21 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
| US8202786B2 (en) * | 2010-07-15 | 2012-06-19 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
| JP5521862B2 (ja) * | 2010-07-29 | 2014-06-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5677016B2 (ja) * | 2010-10-15 | 2015-02-25 | キヤノン株式会社 | 電気機械変換装置及びその作製方法 |
| US8970043B2 (en) | 2011-02-01 | 2015-03-03 | Maxim Integrated Products, Inc. | Bonded stacked wafers and methods of electroplating bonded stacked wafers |
| US8987840B2 (en) * | 2011-02-01 | 2015-03-24 | Honeywell International Inc. | Edge-mounted sensor |
| US11095365B2 (en) | 2011-08-26 | 2021-08-17 | Lumentum Operations Llc | Wide-angle illuminator module |
| JP6100789B2 (ja) | 2011-10-21 | 2017-03-22 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | スロット付き基板を用いることによる低い反りのウエハ接合 |
| DE102011086764A1 (de) * | 2011-11-22 | 2013-05-23 | Robert Bosch Gmbh | MEMS-Chippackage und Verfahren zum Herstellen eines MEMS-Chippackages |
| JP5905264B2 (ja) * | 2012-01-11 | 2016-04-20 | セイコーインスツル株式会社 | 電子デバイスの製造方法 |
| CN103204456B (zh) * | 2012-01-16 | 2016-05-18 | 台湾积体电路制造股份有限公司 | 用于mems结构中的tsv的支撑结构 |
| US8772930B2 (en) * | 2012-01-19 | 2014-07-08 | Hong Kong Applied Science and Technology Research Institute Company Limited | Increased surface area electrical contacts for microelectronic packages |
| US8716852B2 (en) * | 2012-02-17 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same |
| CN102862947B (zh) * | 2012-09-18 | 2016-01-27 | 华东光电集成器件研究所 | 一种mems器件及其晶圆级真空封装方法 |
| ITTO20120827A1 (it) | 2012-09-24 | 2014-03-25 | St Microelectronics Srl | Incapsulamento a livello di fetta di un dispositivo integrato mems e relativo procedimento di fabbricazione |
| CN103879950B (zh) * | 2012-12-19 | 2016-01-20 | 上海矽睿科技有限公司 | Mems器件真空封装结构 |
| US9470710B2 (en) * | 2013-02-27 | 2016-10-18 | Texas Instruments Incorporated | Capacitive MEMS sensor devices |
| US9187317B2 (en) | 2013-03-14 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor and microphone devices and methods of forming same |
| US9469527B2 (en) | 2013-03-14 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS pressure sensor and microphone devices having through-vias and methods of forming same |
| US9041213B2 (en) * | 2013-03-14 | 2015-05-26 | Freescale Semiconductor Inc. | Microelectromechanical system devices having through substrate vias and methods for the fabrication thereof |
| US9085455B2 (en) | 2013-03-14 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and methods for forming same |
| US9040334B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor devices and methods of forming same |
| DE102014105077B4 (de) * | 2013-04-18 | 2024-01-18 | Infineon Technologies Austria Ag | Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement |
| WO2014171896A1 (en) * | 2013-04-19 | 2014-10-23 | Agency For Science, Technology And Research | Electromechanical device and method of fabricating the same |
| US9142779B2 (en) * | 2013-08-06 | 2015-09-22 | University Of Rochester | Patterning of OLED materials |
| CN104671187B (zh) * | 2013-11-27 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其形成方法 |
| CN105084292A (zh) * | 2014-05-13 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | Mems器件的真空封装结构和真空封装方法 |
| CN105502280B (zh) * | 2014-09-24 | 2017-05-24 | 中芯国际集成电路制造(上海)有限公司 | Mems器件的形成方法 |
| US10644239B2 (en) | 2014-11-17 | 2020-05-05 | Emagin Corporation | High precision, high resolution collimating shadow mask and method for fabricating a micro-display |
| CN104803340B (zh) * | 2015-04-09 | 2017-09-15 | 上海新微技术研发中心有限公司 | 基于硅‑玻璃键合的mems光学芯片的封装结构及封装方法 |
| US10177127B2 (en) | 2015-09-04 | 2019-01-08 | Hong Kong Beida Jade Bird Display Limited | Semiconductor apparatus and method of manufacturing the same |
| US10304811B2 (en) * | 2015-09-04 | 2019-05-28 | Hong Kong Beida Jade Bird Display Limited | Light-emitting diode display panel with micro lens array |
| US10032757B2 (en) | 2015-09-04 | 2018-07-24 | Hong Kong Beida Jade Bird Display Limited | Projection display system |
| JP2017053742A (ja) * | 2015-09-10 | 2017-03-16 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子デバイス、電子機器、および移動体 |
| KR102377183B1 (ko) | 2016-05-24 | 2022-03-21 | 이매진 코퍼레이션 | 고정밀 섀도 마스크 증착 시스템 및 그 방법 |
| TWI633197B (zh) | 2016-05-24 | 2018-08-21 | 美商伊麥傑公司 | 高精準度蔽蔭遮罩沉積系統及其方法 |
| US10386731B2 (en) | 2016-05-24 | 2019-08-20 | Emagin Corporation | Shadow-mask-deposition system and method therefor |
| US10453766B2 (en) | 2016-11-14 | 2019-10-22 | Obsidian Sensors, Inc. | Integrated packaging devices and methods with backside interconnections |
| CN110010484B (zh) * | 2018-10-10 | 2020-08-28 | 浙江集迈科微电子有限公司 | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 |
| JP2020202613A (ja) * | 2019-06-06 | 2020-12-17 | 国立大学法人 東京大学 | 静電型デバイスおよび静電型デバイス製造方法 |
| JP7090249B2 (ja) * | 2019-06-06 | 2022-06-24 | 国立大学法人 東京大学 | 静電型デバイスを製造する製造方法 |
| CN110690165B (zh) * | 2019-10-15 | 2020-06-02 | 杭州见闻录科技有限公司 | 一种芯片封装方法及封装结构 |
| US11279611B2 (en) * | 2019-12-16 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company Limited | Micro-electro mechanical system device containing a bump stopper and methods for forming the same |
| CN111524819B (zh) * | 2020-04-29 | 2021-12-14 | 绍兴同芯成集成电路有限公司 | 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺 |
| CN113184796A (zh) * | 2021-03-22 | 2021-07-30 | 北京大学（天津滨海）新一代信息技术研究院 | 一种微机电系统器件及其制造方法 |
| CN113200514B (zh) * | 2021-04-28 | 2023-07-14 | 华南农业大学 | 硅基共晶键合结构、微机械器件、封装结构及制备方法 |
| CN116364699B (zh) * | 2023-06-01 | 2023-08-25 | 绍兴中芯集成电路制造股份有限公司 | 偏移检测结构及其制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3733933B2 (ja) * | 1996-08-27 | 2006-01-11 | オムロン株式会社 | 電子部品 |
| US6624505B2 (en) * | 1998-02-06 | 2003-09-23 | Shellcase, Ltd. | Packaged integrated circuits and methods of producing thereof |
| JPH11326092A (ja) * | 1998-05-14 | 1999-11-26 | Anelva Corp | マイクロデバイスのフィルタ構造およびその製造方法 |
| KR100276429B1 (ko) * | 1998-09-07 | 2000-12-15 | 정선종 | 미소 진공 구조체의 제작방법 |
| JP4420538B2 (ja) * | 1999-07-23 | 2010-02-24 | アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド | ウェーハパッケージの製造方法 |
| US6228675B1 (en) | 1999-07-23 | 2001-05-08 | Agilent Technologies, Inc. | Microcap wafer-level package with vias |
| JP2001127208A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electric Works Ltd | 半導体チップの実装構造及びその製造方法 |
| US6384353B1 (en) * | 2000-02-01 | 2002-05-07 | Motorola, Inc. | Micro-electromechanical system device |
| KR100370398B1 (ko) * | 2000-06-22 | 2003-01-30 | 삼성전자 주식회사 | 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법 |
| DE10055081A1 (de) * | 2000-11-07 | 2002-05-16 | Bosch Gmbh Robert | Mikrostrukturbauelement |
| US6717254B2 (en) * | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
| AU2002356147A1 (en) * | 2001-08-24 | 2003-03-10 | Schott Glas | Method for producing contacts and printed circuit packages |
| EP1419102A2 (de) | 2001-08-24 | 2004-05-19 | Schott Ag | Verfahren zur herstellung von mikro-elektromechanischen bauelementen |
| TW560018B (en) * | 2001-10-30 | 2003-11-01 | Asia Pacific Microsystems Inc | A wafer level packaged structure and method for manufacturing the same |
| KR20030077754A (ko) * | 2002-03-27 | 2003-10-04 | 삼성전기주식회사 | 마이크로 관성센서 및 그 제조 방법 |
| DE10331322A1 (de) | 2003-07-10 | 2005-02-03 | Epcos Ag | Elektronisches Bauelement und Verfahren zur Herstellung |
| US6777263B1 (en) * | 2003-08-21 | 2004-08-17 | Agilent Technologies, Inc. | Film deposition to enhance sealing yield of microcap wafer-level package with vias |
| US7180149B2 (en) * | 2003-08-28 | 2007-02-20 | Fujikura Ltd. | Semiconductor package with through-hole |
| JP4198072B2 (ja) * | 2004-01-23 | 2008-12-17 | シャープ株式会社 | 半導体装置、光学装置用モジュール及び半導体装置の製造方法 |
| JP4549085B2 (ja) * | 2004-03-23 | 2010-09-22 | キヤノンアネルバ株式会社 | 静電容量型圧力センサ及びその製造方法 |
| US7204737B2 (en) * | 2004-09-23 | 2007-04-17 | Temic Automotive Of North America, Inc. | Hermetically sealed microdevice with getter shield |
-
2005
- 2005-11-03 US US11/265,810 patent/US7393758B2/en active Active
-
2006
- 2006-10-25 WO PCT/US2006/041853 patent/WO2007055924A2/en active Application Filing
- 2006-10-25 JP JP2008538928A patent/JP5189491B2/ja active Active
- 2006-10-25 EP EP06826782A patent/EP1945562A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007055924A2 (en) | 2007-05-18 |
| US20070099395A1 (en) | 2007-05-03 |
| WO2007055924A3 (en) | 2007-07-19 |
| EP1945562A2 (en) | 2008-07-23 |
| US7393758B2 (en) | 2008-07-01 |
| JP2009515338A (ja) | 2009-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5189491B2 (ja) | ウェハ・レベル・パッケージングの方法 | |
| US6846725B2 (en) | Wafer-level package for micro-electro-mechanical systems | |
| US7675162B2 (en) | Interconnect structure using through wafer vias and method of fabrication | |
| US8378462B2 (en) | Semiconductor device having through substrate vias | |
| US7955885B1 (en) | Methods of forming packaged micro-electromechanical devices | |
| KR100772321B1 (ko) | Ｍｅｍｓ 소자의 패키지 및 그 제조방법 | |
| KR100642235B1 (ko) | 마이크로 스위칭 소자 제조 방법 및 마이크로 스위칭 소자 | |
| US8636912B1 (en) | Package for an electronic device | |
| US10829366B2 (en) | Electronic systems with through-substrate interconnects and MEMS device | |
| US20120267773A1 (en) | Functional Capping | |
| JP2002043463A (ja) | 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法 | |
| CN110723712B (zh) | 一种mems器件结构及制造方法 | |
| JP2005109221A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
| JP2012520568A (ja) | マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法 | |
| US8975118B2 (en) | Component having a via and method for manufacturing it | |
| EP1659092B1 (en) | Method for fabricating an electrode in a packaging substrate | |
| US8729695B2 (en) | Wafer level package and a method of forming a wafer level package | |
| TWI373838B (en) | Component with semiconductor junction and its production method | |
| JP4764710B2 (ja) | 半導体装置とその製造方法 | |
| JP2006186357A (ja) | センサ装置及びその製造方法 | |
| JP2006201158A (ja) | センサ装置 | |
| KR20060133057A (ko) | 단극쌍투 ｍｅｍｓ 스위치 | |
| JP2006126212A (ja) | センサ装置 | |
| KR100468841B1 (ko) | 웨이퍼 레벨 패키징이 가능한 ｍｅｍｓ 소자 및 그 제작방법 | |
| Wang | Through‐substrate Vias |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120423 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5189491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |