CN111524819B - 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺 - Google Patents

一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺 Download PDF

Info

Publication number
CN111524819B
CN111524819B CN202010356508.0A CN202010356508A CN111524819B CN 111524819 B CN111524819 B CN 111524819B CN 202010356508 A CN202010356508 A CN 202010356508A CN 111524819 B CN111524819 B CN 111524819B
Authority
CN
China
Prior art keywords
glass carrier
carrier plate
wafer
double
yellow light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010356508.0A
Other languages
English (en)
Other versions
CN111524819A (zh
Inventor
严立巍
李景贤
陈政勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Tongxincheng Integrated Circuit Co ltd
Original Assignee
Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Tongxincheng Integrated Circuit Co ltd filed Critical Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority to CN202010356508.0A priority Critical patent/CN111524819B/zh
Publication of CN111524819A publication Critical patent/CN111524819A/zh
Application granted granted Critical
Publication of CN111524819B publication Critical patent/CN111524819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，包括以下步骤：玻璃载板键合晶圆、实行黄光工艺使玻璃载板上的光刻胶开窗，定义对准晶圆的开窗位置、以蚀刻工艺蚀刻键合的玻璃载板，蚀刻液高刻蚀比，如含氢氟酸的蚀刻液、利用玻璃硬膜，以氧电浆去除键合胶，露出开窗位置的晶圆、实行黄光工艺定义重布线位置、实行黄光工艺定义接触点位置、使用于后续2.5D或是3D封装所需的单面或是同时双面重布线及接触点凸块电镀工艺。本发明使用开窗式玻璃载板，支撑键合后研磨薄化晶圆的功能，还可以实现黄光工艺完成重布线及接触点定位图案后，实行同时双面凸块金属化工艺，提高了品质与生产力。

Description

一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺
技术领域
本发明涉及晶片生产领域，具体的是一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺。
背景技术
随着人类生活品质的提高，随身携带多样性的发展，最终产品需依轻，薄、小、快的规格发展，近年来，在封装技术上，已从传统的引线连接晶粒再连接印刷电路板的方式，发展到2.5D及3D的封装技术。“穿透硅通道(Through-Silicon Vias)”技术的成熟化，使得可以上下多层堆叠，凸块技术解决了上下层堆叠中互连需求。与传统的引线键合互联封装相比，硅通孔技术加上凸块技术连接，有导电好，功耗低及封装体积小的优点。
在生产过程中，一般采用铜为通孔及重布线的材料，完成晶圆正面凸块电镀工序后，实行包覆凸块工艺，再用玻璃载板键合，使得键合后可以薄化晶圆(20-200um)，依序完成另外一面的重布线工艺后，再实行晶圆另外一面凸块的电镀工序，解键合，去除凸块的包覆，再后续工序。
为了薄化各层晶圆厚度，以达到最终多层堆叠的厚度极小化及导电好及功耗低的优点，需键合玻璃载板，实行晶圆薄化工序，键合玻璃载板，这键合的玻璃只有支撑键合后研磨薄化晶圆的功能。
发明内容
为解决上述背景技术中提到的不足，本发明的目的在于提供一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，本发明使用开窗式玻璃载板，支撑键合后研磨薄化晶圆的功能，还可以实现黄光工艺完成重布线及接触点定位图案后，实行同时双面凸块金属化工艺，提高了品质与生产力；
同时，本发明先玻璃键合晶圆后，后使玻璃载板开窗，开窗的玻璃载板以电浆去除键合胶，露出开窗位置的晶圆，操作方便，提高了工作效率。
本发明的目的可以通过以下技术方案实现：
一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，包括以下步骤：
一、玻璃载板键合晶圆；
二、实行黄光工艺使玻璃载板上的光刻胶开窗，定义对准晶圆的开窗位置；
三、以蚀刻工艺蚀刻键合的玻璃载板；
四、利用玻璃硬膜，以氧电浆去除键合胶，露出开窗位置的晶圆；
五、实行黄光工艺定义重布线位置；
六、实行黄光工艺定义接触点位置；
七、使用于后续2.5D或是3D封装所需的同时双面重布线及接触点凸块电镀工艺。
进一步地，所述玻璃载板上开有多个贯通的窗孔。
进一步地，所述黄光工艺总共设置有三次。
进一步地，所述蚀刻工艺中蚀刻液含有氢氟酸。
本发明的有益效果：
1、本发明使用开窗式玻璃载板，支撑键合后研磨薄化晶圆的功能，还可以实现黄光工艺完成重布线及接触点定位图案后，实行同时双面凸块金属化工艺，提高了品质与生产力；
2、本发明先玻璃键合晶圆后，后使玻璃载板开窗，开窗的玻璃载板以电浆去除键合胶，露出开窗位置的晶圆，操作方便，提高了工作效率。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明整体结构示意图；
图2是本发明整体结构剖视示意图；
图3是本发明整体结构剖视示意图；
图4是本发明双面黄光工艺结构示意图；
图5是本发明双面电镀结构示意图；
图6是本发明去光阻结构示意图；
图7是本发明晶圆部分放大示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，包括以下步骤：
一、玻璃载板1键合晶圆3，键合剂为键合胶2；
二、实行黄光工艺使玻璃载板1上的光刻胶开窗，定义对准晶圆3的开窗位置；
三、以蚀刻工艺蚀刻键合的玻璃载板1，蚀刻液的蚀刻性强，如含氢氟酸的蚀刻液；
四、利用玻璃硬膜，以氧电浆去除键合胶2，露出开窗位置的晶圆3；
五、实行黄光工艺定义重布线位置；
六、实行黄光工艺定义接触点位置；
七、使用于后续2.5D或是3D封装所需的同时双面重布线及接触点凸块电镀工艺。
如图7所示，晶圆3内设置有铜柱A，B、C、D分别为布线层、金属层和接触点，接触点和铜柱均有重布线，黄光工艺定义重布线、接触点的位置均设置在开窗位置的内部。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (4)

1.一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，其特征在于，包括以下步骤：
一、玻璃载板(1)键合晶圆(3)；
二、实行黄光工艺使玻璃载板(1)上的光刻胶开窗，定义对准晶圆(3)的开窗位置；
三、以蚀刻工艺蚀刻键合的玻璃载板(1)；
四、利用玻璃硬膜，以氧电浆去除键合胶(2)，露出开窗位置的晶圆(3)；
五、实行黄光工艺定义重布线位置；
六、实行黄光工艺定义接触点位置；
所述黄光工艺定义重布线、接触点的位置均设置在开窗位置的内部；
七、使用于后续2.5D或是3D封装所需的同时双面重布线及接触点凸块电镀工艺。
2.根据权利要求1所述的一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，其特征在于，所述玻璃载板(1)上开有多个贯通的窗孔。
3.根据权利要求1所述的一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，其特征在于，所述黄光工艺总共设置有三次。
4.根据权利要求1所述的一种2.5D、3D封装中的玻璃载板开窗及双面金属化工艺，其特征在于，所述蚀刻工艺中蚀刻液含有氢氟酸。
CN202010356508.0A 2020-04-29 2020-04-29 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺 Active CN111524819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010356508.0A CN111524819B (zh) 2020-04-29 2020-04-29 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010356508.0A CN111524819B (zh) 2020-04-29 2020-04-29 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺

Publications (2)

Publication Number Publication Date
CN111524819A CN111524819A (zh) 2020-08-11
CN111524819B true CN111524819B (zh) 2021-12-14

Family

ID=71904960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010356508.0A Active CN111524819B (zh) 2020-04-29 2020-04-29 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺

Country Status (1)

Country Link
CN (1) CN111524819B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234016B (zh) * 2020-10-19 2023-06-23 绍兴同芯成集成电路有限公司 一种晶圆厚膜金属层、pad金属图案的制作工艺
CN112687618A (zh) * 2020-12-23 2021-04-20 绍兴同芯成集成电路有限公司 一种晶圆的封装方法及晶圆封装组件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US8202786B2 (en) * 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US9117801B2 (en) * 2013-05-15 2015-08-25 Infineon Technologies Ag Semiconductor devices having a glass substrate, and method for manufacturing thereof
CN105047630B (zh) * 2015-07-08 2018-05-22 华进半导体封装先导技术研发中心有限公司 芯片后组装有源埋入封装结构及其生产工艺
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
CN108122749B (zh) * 2017-12-20 2019-11-26 成都海威华芯科技有限公司 一种基于图形化载片的SiC基GaN_HEMT背面工艺

Also Published As

Publication number Publication date
CN111524819A (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
TWI569394B (zh) 單層金屬層基板結構、應用之封裝件結構及其製造方法
US8227343B2 (en) Die stacking with an annular via having a recessed socket
US8809124B2 (en) Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
CN111524819B (zh) 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺
CN103119712A (zh) 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺
CN102324418A (zh) 半导体元件封装结构与其制造方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN208722864U (zh) 多层芯片基板及多功能芯片晶圆
US20090314524A1 (en) Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
CN105575821A (zh) 多层堆叠扇出型封装及其制备方法
CN111081646B (zh) 一种堆叠封装结构及其制造方法
CN102738131A (zh) 半导体模组、封装结构及其封装方法
CN105023931A (zh) 一种背照式影像芯片模组结构及其制作方法
CN110957306A (zh) 多层芯片基板及封装方法、多功能芯片封装方法及晶圆
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
TW202212553A (zh) 移除抗蝕劑層的方法及製造半導體結構的方法
CN102024801B (zh) 超薄芯片垂直互联封装结构及其制造方法
CN114914196B (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
CN100442465C (zh) 不具核心介电层的芯片封装体制程
CN210224005U (zh) 一种扇出型天线封装结构
CN111430325A (zh) 一种晶圆双面合金凸块的工艺结构
CN111524820B (zh) 晶圆双面铅锡合金凸块形成工艺
CN209804638U (zh) 扇出型天线封装结构
CN112466869A (zh) 一种堆叠晶圆的封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant