CN103119712A - 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺 - Google Patents

使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺 Download PDF

Info

Publication number
CN103119712A
CN103119712A CN2011800458635A CN201180045863A CN103119712A CN 103119712 A CN103119712 A CN 103119712A CN 2011800458635 A CN2011800458635 A CN 2011800458635A CN 201180045863 A CN201180045863 A CN 201180045863A CN 103119712 A CN103119712 A CN 103119712A
Authority
CN
China
Prior art keywords
tube core
tsv
die
tsv tube
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800458635A
Other languages
English (en)
Other versions
CN103119712B (zh
Inventor
J·古扎克
R·K·纳拉
J.索托冈萨雷斯
D·德莱尼
S·波素库奇
M·玛莫迪亚
E·扎波科
J·斯旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201610182528.4A priority Critical patent/CN105590913B/zh
Publication of CN103119712A publication Critical patent/CN103119712A/zh
Application granted granted Critical
Publication of CN103119712B publication Critical patent/CN103119712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种装置包括具有硅通孔（TSV）嵌入式管芯的无核衬底，该管芯集成到无核衬底。该装置包括耦合到TSV管芯并设置在无核衬底上方的后续管芯。

Description

使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺
所公开的实施例涉及半导体微电子器件及其封装工艺。
附图说明
为了理解获得实施例的方式，将通过参照附图提供对以上简述的多个实施例的更具体描述。这些附图描绘了不一定按比例绘制的实施例，且不应被认为是对范围的限制。将通过使用附图更为具体且详细地描述并说明一些实施例，在附图中：
图1是根据示例实施例的完全嵌入式管芯无核衬底装置的横截面图；
图1a是根据示例实施例的在处理期间的完全嵌入式管芯无核衬底装置的横截面图；
图1b是根据实施例的在进一步处理期间的图1a所示嵌入式管芯无核衬底装置的横截面图；
图1c是根据实施例的在进一步处理之后的图1b所示装置的横截面图；
图1d是根据实施例的在进一步处理之后的图1c所示装置的横截面图；
图1e是根据实施例的在进一步处理之后的图1d所示装置的横截面图；
图1f是根据实施例的在进一步处理之后的图1e所示装置的横截面图；
图1g是根据实施例的在进一步处理之后的图1f所示装置的横截面图；
图1h是在进一步处理之后的图1g所示装置的横截面图；
图2是根据示例实施例的完全嵌入式管芯无核衬底装置的横截面图；
图3是根据示例实施例的完全嵌入式硅通孔管芯层叠封装无核衬底装置的横截面图；
图3a是根据示例实施例的在处理期间的图1所示完全嵌入式管芯POP无核衬底装置的横截面图；
图4是根据示例实施例的完全嵌入式管芯无核衬底层叠封装装置的横截面图；
图4a是根据示例实施例的在进一步处理之后的图4所示完全嵌入式管芯无核衬底POP装置的横截面图；
图4b是根据示例实施例的在进一步处理之后的图4所示完全嵌入式管芯无核衬底POP装置的横截面图；
图5是根据示例实施例的部分嵌入式硅通孔管芯层叠封装无核衬底装置的横截面图；
图5a是根据示例实施例的在处理期间的部分嵌入式管芯无核衬底装置的横截面图；
图5b是根据实施例的在进一步处理期间的图5a所示嵌入式管芯无核衬底装置的横截面图；
图5c是根据实施例的在进一步处理之后的图5b所示装置的横截面图；
图5d包括添加TSV管芯以形成该装置；
图5e是根据实施例的在进一步处理之后的图5d所示装置的横截面图；
图5f是根据实施例的在进一步处理之后的图5e所示装置的横截面图；
图5g是根据实施例的在进一步处理之后的图5g所示装置的横截面图；
图5h是根据实施例的在进一步处理之后的图5g所示装置的横截面图；
图6是根据示例实施例的部分嵌入式硅通孔管芯无核衬底装置的横截面图；
图7是根据若干实施例的工艺和方法流程图；
图8是根据根据实施例的计算机系统800的示意图；以及
图9是根据示例实施例的具有至少一个线结合管芯的部分嵌入式硅通孔管芯无核衬底装置的横截面图。
具体实施方式
现将参照附图，在附图中可能向相似结构提供了相似的下标附图标记。为了更清楚地示出多个实施例的结构，本文中所包含的附图是集成电路结构的图解表示。因此，所制造的集成电路结构的实际外观（例如显微照片中的实际外观）可能有所不同，但仍包含声明要求保护的所示实施例的结构。此外，附图可能仅示出对理解所示实施例有用的结构。本领域已知的附加结构未被包括在内，以保持附图的清楚。
图1是根据示例实施例的完全嵌入式管芯无核衬底装置100的横截面图。管芯120被嵌入到无核衬底138中。管芯120具有至少一个硅通孔140。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在管芯120中共有10个硅通孔。因此，管芯120可被称为包括设在其中的硅通孔的管芯（TSV管芯120）。无核衬底138包括着陆侧142和管芯侧144。TSV管芯120还包括有源表面121和背侧表面123（参见图1h），并且可以发现，相对于着陆侧142，TSV管芯120的有源表面121更靠近管芯侧144。本领域技术人员应该理解，TSV管芯120包括具有集成电路和互连（未示出）的有源部分。根据若干不同实施例，TSV管芯120可以是任何合适的集成电路设备，包括但不限于微处理器（单核或多核）、存储器设备、芯片组、图形设备、专用集成电路。
还以简化形式将TSV管芯120示为具有金属化物146。金属化物146在有源表面121上与TSV管芯120的集成电路相接触。在一实施例中，金属化物146具有金属1（M1）至金属11（M11）金属化层以便将TSV管芯110的复杂度引伸到外界，其中M1与TSV管芯120中的集成电路相接触。在所选实施例中，在M1与M11之间可以存在任何数量的金属化物。
在示例实施例中，TSV管芯120具有从M1至M7的金属化物，且M7比M1至M6更厚。其他金属化物数量和厚度组合可以根据给定应用效用来实现。
根据实施例，装置100在着陆侧142被安装到基础衬底148。例如，在TSV管芯120是手持式设备（诸如智能电话实施例或手持式阅读器实施例）的一部分的情况下，基础衬底148是主板。在示例实施例中，其中TSV管芯120是手持式设备（诸如智能电话实施例或手持式阅读器实施例）的一部分，基础衬底148是外壳，诸如用户在使用时触摸的部分。在示例实施例中，其中TSV管芯120是手持式设备（诸如智能电话实施例或手持式阅读器实施例）的一部分，基础衬底148包括主板和外壳（诸如用户在使用时触摸的部分）。
装置100包括完全嵌入式TSV管芯120。如本公开中所表达的，“完全嵌入式”表示TSV管芯120没有延伸（如Z方向所示）到无核衬底138的管芯侧144之上的表面。
在一实施例中，TSV管芯120是更大装置的一部分，该更大装置包括后续管芯150，该后续管芯150设置在管芯侧144上方并通过至少一个TSV140耦合到TSV管芯120。TSV管芯120被称为TSV第一管芯120。以简化形式也将后续管芯150示为具有金属化物152，但是它也可以具有针对TSV第一管芯120所描述的M1至M11或任何数量以及顶部金属化物厚度差。
在一实施例中，TSV管芯120是更大装置的一部分，在该更大装置中TSV管芯是TSV第一管芯120，装置100还包括设置在管芯侧144之上并在至少一个TSV140处与TSV第一管芯120物理接触的第二TSV管芯154。TSV第二管芯154也被示为具有金属化物156。
现在可以理解，可以连同后续管芯150一起用多个TSV管芯来对TSV第一管芯120进行补充。在一实施例中，TSV管芯120是TSV第一管芯120，且在TSV第一管芯120与后续管芯150之间设置三个TSV管芯，使得三个管芯堆叠在TSV第一管芯120之上并耦合到后续管芯150。在一实施例中，TSV管芯120是TSV第一管芯120，且在TSV第一管芯120与后续管芯150之间设置4至6个TSV管芯，使得该4至6个管芯堆叠在TSV第一管芯120之上并耦合到后续管芯150。在一实施例中，这表示设置在管芯侧144之上并与TSV第一管芯120接触的TSV第二管芯、设置在TSV第二管芯之上并与TSV第二管芯接触的TSV第三管芯、设置在TSV第三管芯之上并与TSV第三管芯接触的TSV第四管芯、以及设置在TSV第四管芯之上并与TSV第四管芯接触的后续管芯150。
如图1所示，根据一实施例，TSV第一管芯120和后续管芯150被TSV第二管芯154、TSV第三管芯158、TSV第四管芯160、TSV第五管芯162、TSV第六管芯164和后续管芯150分隔开。
现在可以理解，在TSV第一管芯120可以是处理器管芯（诸如加利福尼亚州圣克拉拉市的英特尔公司制造的处理器）的情况下，TSV后续管芯150可以是存储器管芯，诸如固态驱动器（SSD）管芯150。在一实施例中，TSV后续管芯150是存储器管芯，诸如动态随机存取存储器（DRAM）管芯150。还可以理解，虽然将若干TSV管芯示为仅各自具有两个TSV，但是更靠近TSV第一管芯120的管芯可以比倒数第二个管芯（在本情形中是TSV第六管芯164）具有更多TSV。在示例实施例中，TSV第一管芯120具有100至1200之间的TSV，并且TSV倒数第二个管芯164具有100至600之间的TSV。设置在TSV第一管芯120与TSV倒数第二管芯之间的若干TSV管芯距离后续管芯150越近，则所具有的TSV数量成比例地越少。
由于所公开的TSV管芯实施例，即使堆叠有若干管芯，装置100的Z高度也可以被降低。降低的Z高度有利于紧凑型装置设计以及应用，诸如用于手持式设备。在若干实施例包括诸个TSV管芯和一个后续管芯的堆叠的情况下，装置作为芯片组操作所占的总面积减小。这十分有利，因为管芯堆叠在无核衬底138上占据紧凑的面积。
图1a是根据示例实施例的在处理期间的完全嵌入式管芯无核衬底装置101的横截面图；装置101表示早期处理，并且涉及图1所示的装置100。止蚀层110（诸如铜箔110）被设置有管芯安装表面112。
图1b是根据实施例的在进一步处理期间的图1a所示嵌入式管芯无核衬底装置的横截面图。在处理期间，装置110可与相同结构相配对以便为了处理方便而建立两者背靠背装置。装置102已经通过将原始装置102与类似装置102’背靠背配对来扩大。进而，处理流量被有效地加倍。装置102和102’的描述可由属于装置102的附图标记来指代，但是可以理解，在装置102’中可以包含完全相同的处理和结构。
装置102包括粘合释放层114和粘合剂116。切割区118设置在装置102在X维度上的每一端，用于进一步示出的分离处理。
图1c是根据实施例的在进一步处理之后的图1b所示装置的横截面图；通过将TSV管芯120设置在止蚀层110上，对装置103进行进一步处理。在一实施例中，止蚀层110是铜箔。在一实施例中，止蚀层110是有机材料。根据具体应用，其他材料可以用于止蚀层110。TSV管芯120具有多个管芯结合盘，每个结合盘由附图标记122指示。TSV管芯120具有与管芯结合盘122在相同表面上的有源表面121。为了说明简洁，仅将管芯结合盘122的数量示为两个，并且这些管芯结合盘122不是必须与通孔140相接触。TSV管芯120具有与有源表面121相对的背侧表面123。此外，如本公开所阐述的，TSV管芯120具有可以包括任何数量和相对厚度的金属化物的金属化物146。TSV管芯还被示为具有两个硅通孔，硅通孔之一由附图标记140指示。
图1d是根据实施例的在进一步处理之后的图1c所示装置的横截面图；装置104被处理以接收第一电介质128。在一实施例中，诸如通过在晶片级装置阵列上旋涂并固化电介质，第一电介质128被图案化，其中为了说明简洁，装置104仅仅是该装置阵列的子集。
图1e是根据实施例的在进一步处理之后的图1d所示装置的横截面图；装置105已被处理，使得图1d所示的第一电介质128已被图案化以形成图案化的第一电介质129，并且在其中已形成若干凹陷，凹陷之一由附图标记130指示。凹陷130暴露了管芯结合盘122。
图1f是根据实施例的在进一步处理之后的图1e所示装置的横截面图；装置106已被处理，使得第一接触件132填充通孔130（图1e）并且迹线134在图案化的第一电介质129上形成。
在一实施例中，第一接触件132是铜，并且若干管芯结合盘122也是铜。在一实施例中，也可以为第一接触件132选择其他金属。
图1g是根据实施例的在进一步处理之后的图1f所示装置的横截面图。已用第二电介质136对装置107进行了处理，使得图案化的第一电介质129和迹线134被包覆。根据示例实施例，第二电介质136的处理通过旋涂和固化来完成，并且也可以通过晶片级阵列来完成。现在可以理解，内建非凹凸层（BBUL）正被形成以将TSV管芯120耦合到外界。虽然BBUL被示为具有图案化的第一电介质129和第二电介质136，但是可以理解，可以使用若干层金属化物和电介质来形成BBUL，这最终成为具有嵌入式管芯的无核衬底。在所公开实施例在无核衬底上包括BBUL技术的情况下，若干实施例可被称为BBUL-C实施例。此外，由于包括TSV管芯，若干实施例可被称为TSV管芯BBUL-C装置。
如图1g所配置的，可以通过移除切割区118内的材料来切割两个装置。随着切割区118被移除，粘合释放层114允许两个装置被分离开。
图1h是在进一步处理之后的图1g所示装置的横截面图。两个背靠背装置已通过移除切割区118（图1g）处的边缘材料以及粘合释放层114和止蚀层110而被分离开。装置108之一被示为具有TSV第一管芯120以及至少一个TSV140。至少一个TSV管芯140通过无核衬底的管芯侧144而暴露并与横向占据面积180相邻。如所示，TSV第一管芯140完全嵌入无核衬底138中。焊料掩模168补充了形成无核衬底138的着陆侧142的材料，并且设置多个电凸起，其中之一由附图标记170指示。电凸起170用于与基础衬底148（参见图1）的电连通。电凸起170设置在凸起结合盘172上。进一步处理可以获得装置实施例，诸如图1所示和所述的装置实施例。
图2是根据示例实施例的完全嵌入式管芯无核衬底装置200的横截面图。TSV第一管芯120被嵌入到无核衬底238中。TSV第一管芯120具有至少一个硅通孔140。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在TSV第一管芯120中共有10个硅通孔。
无核衬底238包括着陆侧242和管芯侧244。可以通过参照图1的TSV管芯120，认知TSV第一管芯120的其他结构。根据实施例，装置200在着陆侧242被安装到基础衬底248。TSV第一管芯120是更大装置的一部分，该更大装置包括后续管芯150，后续管芯150设置在管芯侧244上方并通过至少一个TSV140耦合到TSV第一管芯120。在一实施例中，装置200还包括设置在管芯侧244之上并在至少一个TSV140处与TSV第一管芯120物理接触的TSV第二管芯154。TSV第二管芯154也被示为具有金属化物。
现在可以理解，可以连同后续管芯150一起用多个TSV管芯来对TSV第一管芯120进行补充。在一实施例中，TSV管芯120是TSV第一管芯120，且在TSV第一管芯120与后续管芯150之间设置三个TSV管芯，使得三个管芯堆叠在TSV第一管芯120之上并耦合到后续管芯150以使共4个管芯堆叠在TSV第一管芯120之上。在一实施例中，TSV管芯120是TSV第一管芯120，且在TSV第一管芯120与后续管芯150之间设置4至6个TSV管芯，使得4至6个管芯堆叠在TSV第一管芯120之上并耦合到后续管芯150。在一实施例中，这表示设置在管芯侧144之上并与TSV第一管芯120接触的TSV第二管芯、设置在TSV第二管芯之上并与TSV第二管芯接触的TSV第三管芯、设置在TSV第三管芯之上并与第三管芯接触的TSV第四管芯、以及设置在TSV第四管芯之上并与TSV第四管芯接触的后续管芯150。
如图2所示，TSV第一管芯120和后续管芯150被TSV第二管芯154、TSV第三管芯158、TSV第四管芯160、TSV第五管芯162、TSV第六管芯164和后续管芯150分隔开。现在可以理解，在TSV第一管芯120可以是处理器管芯（诸如加利福尼亚州圣克拉拉市的英特尔公司制造的处理器）的情况下，TSV后续管芯150可以是存储器管芯，诸如SSD管芯150。还可以理解，虽然将若干TSV管芯示为仅各自具有两个TSV，但是更靠近TSV第一管芯120的管芯可以比倒数第二个管芯（在本情形中是TSV第六管芯164）具有更多的TSV。在示例实施例中，TSV第一管芯120具有100至1200之间的TSV，并且倒数第二个TSV管芯164具有100至600之间的TSV。设置在TSV第一管芯120与TSV倒数第二个管芯之间的若干TSV管芯越靠近后续管芯150，所具有的TSV数量成比例地越少。
现在可以理解，装置200可以包括TSV第一管芯120、后续管芯150、以及设置在其间的零到5个所示TSV管芯。
横向堆栈TSV第一管芯220也被嵌入到无核衬底238中。横向堆栈TSV第一管芯220具有至少一个硅通孔240。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在横向堆栈TSV第一管芯220中共有10个硅通孔。
横向堆栈TSV第一管芯220是更大装置的一部分，该更大装置包括横向堆栈后续管芯250，横向堆栈后续管芯250设置在管芯侧244上方并通过至少一个TSV240耦合到横向堆栈TSV第一管芯220。在一实施例中，装置200还包括设置在管芯侧244之上并在至少一个TSV240处与横向堆栈TSV第一管芯220物理接触的横向堆栈第二管芯254。
现在可以理解，可以连同横向堆栈后续管芯250一起用多个TSV管芯来对横向堆栈TSV第一管芯220进行补充。在一实施例中，横向堆栈TSV管芯220是横向堆栈TSV第一管芯220，且在横向堆栈TSV第一管芯220与横向堆栈后续管芯250之间设置三个横向堆栈TSV管芯，使得三个管芯堆叠在横向堆栈TSV第一管芯220之上并耦合到横向堆栈后续管芯250以使共4个管芯堆叠在横向堆栈TSV第一管芯220之上。
在一实施例中，横向堆栈TSV管芯220是横向堆栈TSV第一管芯220，且在横向堆栈TSV第一管芯220与横向堆栈后续管芯250之间设置4至6个横向堆栈TSV管芯，使得4至6个管芯堆叠在横向堆栈TSV第一管芯220之上并耦合到横向堆栈后续管芯250。在一实施例中，这表示设置在管芯侧244之上并与横向堆栈TSV第一管芯220接触的横向堆栈TSV第二管芯、设置在横向堆栈TSV第二管芯之上并与横向堆栈TSV第二管芯接触的横向堆栈TSV第三管芯、设置在横向堆栈TSV第三管芯之上并与横向堆栈TSV第三管芯接触的横向堆栈TSV第四管芯、以及设置在横向堆栈TSV第四管芯之上并与横向堆栈TSV第四管芯接触的横向堆栈后续管芯250。
现在可以理解，初始的横向堆栈TSV第一管芯220可以使1至6个管芯与之耦合，包括横向堆栈后续管芯250，并且横向堆栈TSV第一管芯220还可以使1至6个管芯与之耦合，包括横向堆栈后续管芯250。进而，两个堆栈可被配置成具有少至共有4个管芯120、150、210和250，多至一个堆栈中有7个管芯而横向堆栈中仅有两个，以及多至14个管芯。
在一实施例中，连续100个管芯以及连续200个（横向堆栈）管芯各自在X方向上具有8mm的宽度，间距251为0.5mm。进而，连续100个管芯和连续200个管芯之间的通信可被便利以比起它们远远间隔开的情况具有更快的速度。现在还可以理解，在第一横向管芯堆栈与TSV第一管芯120以及至少后续管芯150并置的情况下，其他横向堆栈TSV管芯系列可以位于Y维度上（从附图平面向内）。例如，可以形成基本上方形（矩形）配置的四堆栈装置。类似地，可以形成基本上线性配置的三堆栈装置。可以形成其他组合，包括三堆栈非线性配置。可以形成其他组合，包括六堆栈矩形配置。
图3是根据示例实施例的完全嵌入式硅通孔管芯层叠封装（POP）无核衬底装置300的横截面图。TSV管芯320被嵌入到无核衬底338中。TSV管芯320具有至少一个硅通孔340。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而示出的。在一实施例中，在TSV管芯320中共有10个硅通孔。无核衬底338包括着陆侧342和管芯侧344。TSV管芯320还包括有源表面321和背侧表面323（参见图3a），并且可以发现，相对于着陆侧342，TSV管芯320的有源表面321更靠近管芯侧344。
还以简化形式将TSV管芯320示为具有金属化物346。在一实施例中，金属化物346具有M1至M11或者针对图1所示装置100所阐述的任何其他实施例。
其他金属化物数量和厚度组合可以根据给定应用效用来实现。
根据实施例，装置300在着陆侧342被安装到基础衬底348。例如，在TSV管芯320是手持式设备（诸如智能电话或手持式阅读器）的一部分的情况下，基础衬底348是主板。在示例实施例中，其中TSV管芯320是手持式设备（诸如智能电话或手持式阅读器）的一部分，基础衬底348是外壳，诸如用户在使用时触摸的部分。在示例实施例中，其中TSV管芯320是手持式设备（诸如智能电话或手持式阅读器）的一部分，基础衬底348包括主板和外壳（诸如用户在使用时触摸的部分）。
装置300包括完全嵌入式TSV管芯320。POP无核衬底338包括在管芯侧344上的若干POP结合盘，其中之一由附图标记306指示。POP结合盘306通过一系列通孔耦合通过无核衬底338，通孔之一由附图标记308指示。通孔308呈现出从以着陆侧342为起点的方向开始构成。
在一实施例中，TSV管芯320是更大装置的一部分，该更大装置包括后续管芯350，后续管芯350设置在管芯侧344上方并通过至少一个TSV340耦合到TSV管芯320。TSV管芯320被称为TSV第一管芯320。以简化形式也将后续管芯350示为具有金属化物352，但是它也可以具有针对TSV第一管芯320所描述的M1至M11或任何数量以及顶部金属化物厚度差。
在一实施例中，TSV管芯320是更大装置的一部分，其中TSV管芯是TSV第一管芯320。装置300还包括设置在管芯侧344之上并在至少一个TSV340处与TSV第一管芯320物理接触的TSV第二管芯354。TSV第二管芯354也被示为具有金属化物356。
现在可以理解，与针对图1所示装置100所述和所示的任何实施例类似，可以连同后续管芯350一起用多个TSV管芯来补充TSV第一管芯320。
图3a是根据示例实施例的在处理期间的图1所示的完全嵌入式管芯POP无核衬底装置的横截面图。装置301表示早期处理并且涉及图3所示的装置300。装置301被处理成具有暴露在管芯侧344上的POP结合盘306。POP结合盘306通过通孔308耦合通过无核衬底338。可见，管芯侧344作为表面包括与管芯背侧323的共面相交。还可以发现，POP结合盘306还与管芯侧344共享共面相交。
装置301还可以与第二无核衬底背靠背地进行处理，然后在切割区分离。处理包括用管芯结合盘322与管芯有源表面321接触，管芯结合盘322可以是无核衬底338的层中的填充通孔322。填充通孔可以通过在处理期间填充无核衬底388的层中的凹陷来制造。可以在无核衬底338中电介质的图形化部分上形成结构，诸如迹线334。如所示，TSV第一管芯340完全嵌入无核衬底338中。焊料掩模368补充形成无核衬底338的着陆侧342的材料，并且设置多个电凸起，其中之一由附图标记370指示。电凸起370用于与基础衬底348（参见图3）的电连通。进一步处理可以获得装置，诸如图3所示的装置。
图4是根据示例实施例的完全嵌入式管芯无核衬底叠层封装（POP）装置400的横截面图。TSV管芯420被嵌入到无核衬底438中。无核衬底438包括着陆侧442和管芯侧444。指示切割区418以描绘近期的处理。管芯结合盘422和第一接触填充通孔，并且迹线434将TSV管芯420连接到POP结合盘406并连接到与电凸起结合盘472相接触的电凸起470。POP结合盘406可以被如图所示地群集成两组，并可被配置成约0.4mm间距。
可以发现，出现两个TSV管芯，一个可以标示为TSV管芯420，另一个标示为横向堆栈TSV管芯480。TSV管芯420具有至少一个硅通孔440。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在TVS管芯420中共有10个硅通孔。现在可以理解，根据一实施例，TSV第一管芯420和横向堆栈TSV管芯480可以是相同的微电子设备。还可以理解，根据一实施例，两个TSV管芯420和480可以是不同的微电子设备。例如，TSV管芯420是微处理器，并且横向堆栈TSV管芯480是射频（RF）处理器。
TSV管芯420和横向堆栈TSV管芯480的其他结构可以通过参照图2所示的TSV管芯120和横向堆栈TSV管芯220的类似结构来认知。与针对图1、2所述和所示的装置所阐述的任何一个实施例类似，装置400可以安装到基础衬底上。现在可以理解，装置400可以包括在TSV第一管芯420上方并与之耦合的后续管芯，以及在横向堆栈TSV第一管芯480上方并与之耦合的横向堆栈后续管芯。现在可以理解，在TSV第一管芯420与其相应后续管芯之间可以设置任何所公开示例数量的TSV管芯。类似地，现在可以理解，在横向堆栈TSV第一管芯480与其相应后续管芯之间可以设置任何所公开示例数量的横向堆栈TSV管芯。
图4a是根据示例实施例的在进一步处理之后图4所示的完全嵌入式管芯无核衬底POP装置的横截面图。装置401装备有POP模块482，POP模块482包括结合盘484，结合盘484在管芯侧444被耦合到无核衬底438上的POP结合盘406。在一实施例中，POP模块482包括有源和无源设备。例如在POP模块482包括RF能力的情况下，可在其中容纳无源设备，诸如电容器、电感器以及电容器。
类似地，在POP模块482中可以包含有源设备。在一实施例中，无源设备附连到基础衬底，诸如图1所示的基础衬底148。
如图所示，TSV第一管芯420耦合到后续管芯450，在本实施例中后续管芯450与TSV第一管芯420的TSV440物理接触。现在可以理解，根据所公开实施例中的任一个，可在与POP模块428相连的TSV第一管芯420与后续管芯450之间插入更多TSV管芯。还可以理解，可以在无核衬底438上配置两个以上的完全嵌入式TSV管芯，其中至少一个TSV管芯耦合到POP模块482。两个以上的完全嵌入式TSV管芯可以被设置为方形配置、线性配置或其组合。
图4b是根据示例实施例的在进一步处理之后的图4所示的完全嵌入式管芯无核衬底POP装置的横截面图。装置402配备有POP第一模块482和POP后续模块486。
POP第一模块482耦合到TSV第一管芯420，并且POP后续模块486耦合到横向堆栈第一管芯480。现在可以理解，根据所公开实施例中的任一个，可在与POP第一模块428相连的TSV第一管芯420与后续管芯450之间插入更多TSV管芯。类似地，可以理解，根据所公开实施例中的任一个，在横向堆栈TSV第一管芯480与其相应的横向堆栈后续管芯之间可以设置更多TSV管芯。
POP第一模块482和POP后续模块486包括结合盘484，该结合盘484在管芯侧444被耦合到无核衬底438上的POP结合盘406。如图所示，TSV第一管芯420耦合到后续管芯450，在本实施例中后续管芯450与TSV第一管芯420的TSV440物理接触。根据一实施例，POP第一模块482包括诸如存储器高速缓存之类的功能，并且POP后续模块486包括与POP第一模块482不同的功能。在一实施例中，TSV第一管芯420是处理器管芯，且POP第一模块482是具有RF能力的模块。横向堆栈TSV第一管芯480是处理器管芯，并且POP后续模块486是具有图形能力的模块。
还可以理解，可以在无核衬底438上配置两个以上完全嵌入式TSV管芯，其中至少一个TSV管芯耦合到POP模块482。两个以上的完全嵌入式TSV管芯可以被设置成方形配置、线性配置或其组合。
图5是根据示例实施例的部分嵌入式硅通孔管芯层叠封装（POP）无核衬底装置500的横截面图。TSV管芯520被部分嵌入到无核衬底538中。TSV管芯520具有至少一个硅通孔540。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在TVS管芯520中共有10个硅通孔。无核衬底538包括着陆侧542和管芯侧544。TSV管芯520还包括有源表面521和背侧表面523，并且可以发现，相对于着陆侧542，TSV管芯520的有源表面521更靠近管芯侧544。作为部分嵌入式TSV管芯520，TSV管芯520可以具有由处理所获得的嵌入侧壁519。
还以简化形式将TSV管芯520示为具有金属化物546。在一实施例中，金属化物546具有M1至M11或者针对图1所示装置100所阐述的任何其他实施例。
其他金属化物数量和厚度组合可以根据给定应用效用来实现。
根据实施例，装置500在着陆侧542被安装到基础衬底548。例如，在TSV管芯520是手持式设备（诸如智能电话或手持式阅读器）的一部分的情况下，基础衬底548是主板。在示例实施例中，其中TSV管芯520是手持式设备（诸如智能电话或手持式阅读器）的一部分，基础衬底548是外壳，诸如用户在使用时触摸的部分。在示例实施例中，其中TSV管芯520是手持式设备（诸如智能电话或手持式阅读器）的一部分，基础衬底548包括主板和外壳（诸如用户在使用时触摸的部分）。
装置500包括部分嵌入式TSV管芯520。如本公开中所表达的，“部分嵌入式”表示TSV管芯520具有延伸（如Z方向所示）到无核衬底538的管芯侧544之上的一个表面。
POP无核衬底538包括在管芯侧544上的若干POP结合盘，其中之一由附图标记596指示。POP结合盘596通过一系列通孔耦合通过无核衬底538，通孔之一由附图标记598指示。通孔598可以呈现出从以着陆侧542为起点的方向开始的构成。POP结合盘596通过迹线534耦合到TSV管芯520。
在一实施例中，TSV管芯520是更大装置的一部分，该更大装置包括后续管芯550，后续管芯350（由虚线箭头连接以示出坐落位置）设置在管芯侧544上方并通过至少一个TSV540耦合到TSV管芯520。TSV管芯520被称为TSV第一管芯520。以简化形式也将后续管芯550示为具有金属化物552，但是它也可以具有针对TSV第一管芯520所描述的M1至M11或任何数量以及顶部金属化物厚度差。
在一实施例中，TSV管芯520是更大装置的一部分，其中TSV管芯是TSV第一管芯520。装置500还包括设置在管芯侧544之上并在至少一个TSV540处与TSV第一管芯520物理接触的TSV第二管芯554。TSV第二管芯554也被示为具有金属化物556。
现在可以理解，与针对图1所示装置100所述和所示的任何实施例类似，可以连同后续管芯550一起用多个TSV管芯来补充TSV第一管芯520。
图5a是根据示例实施例的在处理期间的部分嵌入式管芯无核衬底装置501的横截面图。装置501表示早期处理，并且涉及图5所示的装置500。止蚀层510（诸如铜箔510）被设置有管芯安装表面512。凹陷已在第二层511中形成，并且POP结合盘596已在第二层511上形成。
图5b是根据实施例的在进一步处理期间的图5a所示嵌入式管芯无核衬底装置的横截面图。在处理期间，装置501可与相同结构相配对以便为了处理方便而建立两者背靠背装置。装置502通过将原始装置502与类似装置502’背靠背配对来扩大。进而，处理流量被有效地加倍。装置502和502’的描述可由属于装置502的附图标记来指代，但是可以理解，在装置502’中可以包含完全相同的处理和结构。
装置502包括粘合释放层514和粘合剂516。切割区518设置在装置502在X维度上的每一端，用于进一步示出的分离处理。
图5c是根据实施例的在进一步处理之后的图5b所示装置的横截面图。通过将TSV管芯520设置在止蚀层510上，对装置503进行进一步处理。在一实施例中，止蚀层510是铜箔。在一实施例中，止蚀层510是有机材料。根据具体应用，其他材料可以用于止蚀层510。TSV管芯520具有多个管芯结合盘，每个结合盘由附图标记522指示。TSV管芯520具有与管芯结合盘522在相同表面上的有源表面521。为了说明简洁，仅将管芯结合盘522的数量示为两个，并且这些管芯结合盘522不是必须与通孔540接触。TSV管芯520具有与有源表面521相对的背侧表面523。此外，如本公开所阐述的，TSV管芯520具有可以包括任何数量和相对厚度的金属化物的金属化物546。TSV管芯520还被示为具有两个硅通孔，硅通孔之一由附图标记540指示。在一实施例中，管芯结合盘522的形成通过半加成式（semi-additive）电镀工艺来完成。在管芯结合盘522和POP结合盘596可以在类似Z高度处形成的情况下，结合盘522和POP结合盘596的形成可以通过半加成式电镀工艺来完成。
图5d包括添加TSV管芯520’以形成装置504。
图5e是根据实施例的在进一步处理之后的图5d所示装置的横截面图；装置505被处理以接收第一电介质528。在一实施例中，诸如通过在晶片级装置阵列上旋涂并固化电介质，第一电介质528被图案化，其中为了说明简洁，装置505仅仅是该装置阵列的子集。
图5f是根据实施例的在进一步处理之后的图5e所示装置的横截面图。装置506已被处理，使得如图5d所示的第一电介质528已被图案化以形成图案化的第一电介质529，并且在其中已形成若干凹陷，凹陷之一由附图标记530指示。凹陷530暴露了管芯结合盘522以及POP结合盘596。
图5g是根据实施例的在进一步处理之后的图5g所示装置的横截面图。装置507已被处理，使得第一接触体532填充通孔530（图5f），并且迹线534在图案化的第一电介质529上形成。在一实施例中，第一接触体532是铜，并且若干管芯结合盘522也是铜。在一实施例中，也可以为第一接触体532选择其他金属。
图5h是根据实施例的在进一步处理之后的图5g所示装置的横截面图。已用第二电介质536对装置108进行了处理，使得图案化的第一电介质129和迹线134被包覆。根据示例实施例，第二电介质536的处理通过旋涂和固化来完成，并且也可以通过晶片级阵列来完成。现在可以理解，BBUL-C正被形成以将TSV管芯520耦合到外界。虽然BBUL-C被示为具有图案化的第一电介质529和第二电介质536，但是可以理解到，可以使用若干层金属化物和电介质形成BBUL-C，这最终是具有嵌入式管芯520的无核衬底538。
如图5h所配置，可以通过移除切割区518内的材料来切割两个装置。随着切割区518被移除，粘合释放层514允许两个装置被分离开。
进行进一步处理以移除图案化的电介质层519并暴露如图5所示的管芯背侧表面523。现在可以理解，与图2所示的TSV第一管芯120和TSV后续管芯220相似，两个部分嵌入式管芯可被安装到无核衬底538中。类似地，在间距451（参见图4）被建立的情况下，与图4所示的间距451相类似地，该间距可容纳设置在两个TSV管芯之间的POP结合盘。现在可以理解，根据多个实施例，与描述图4a和4b的内容相似地，多个部分嵌入式TSV管芯可被安装到无核衬底538中。在每个所示和所述实施例中，与所示实施例类似，后续管芯可耦合到相应的TSV管芯。类似地，可以将至少一个POP模块安装成与POP结合盘596相接触。
图6是根据示例实施例的部分嵌入式硅通孔管芯无核衬底装置600的横截面图。TSV管芯620被部分嵌入到无核衬底638中。TSV管芯620具有至少一个硅通孔640。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在TVS管芯620中共有10个硅通孔。无核衬底638包括着陆侧642和管芯侧644。TSV管芯620还包括有源表面621和背侧表面623，并且可以发现，相对于着陆侧642，TSV管芯620的有源表面621更靠近管芯侧644。作为部分嵌入式TSV管芯620，TSV管芯620可以具有由处理而获得的嵌入侧壁619。
还以简化形式将TSV管芯620示为具有金属化物646。在一实施例中，金属化物646具有M1至M11或者针对图1所示装置100所阐述的任何其他实施例。其他金属化物数量和厚度组合可以根据给定应用效用来实现。
根据实施例，装置600在着陆侧642被安装到基础衬底648。例如，在TSV管芯620是手持式设备（诸如智能电话或手持式阅读器）的一部分的情况下，基础衬底648是主板。在一实施例中，其中TSV管芯620是手持式设备（诸如智能电话或手持式阅读器）的一部分的情况下，基础衬底648是外壳，诸如用户在使用时触摸的部分。
在示例实施例中，其中TSV管芯620是手持式设备（诸如智能电话或手持式阅读器）的一部分，基础衬底648包括主板和外壳（诸如用户在使用时触摸的部分）。
装置600包括部分嵌入式TSV管芯620。如本公开所表达的，TSV管芯通过迹线634、穿过无核衬底638耦合到基础衬底648。
在一实施例中，TSV管芯620是更大装置的一部分，该更大装置包括后续管芯650，后续管芯650（由虚线箭头连接以示出坐落位置）设置在管芯侧644上方并通过至少一个TSV640耦合到TSV管芯620。TSV管芯620被称为TSV第一管芯620。以简化形式也将后续管芯650示为具有金属化物652，但是它也可以具有针对TSV第一管芯620所描述的M1至M11或任何数量以及顶部金属化物厚度差。
在一实施例中，TSV管芯620是更大装置的一部分，其中TSV管芯是TSV第一管芯620。装置600还包括设置在管芯侧644之上并在至少一个TSV640处与TSV第一管芯620物理接触的TSV第二管芯654。TSV第二管芯654也被示为具有金属化物656。
现在可以理解，与针对图1所示装置100所述和所示的任何实施例类似，可以连同后续管芯650一起用多个TSV管芯来补充TSV第一管芯620。
图7是根据若干实施例的工艺和方法流程图。在710，该工艺包括在无核衬底中形成至少一个嵌入式TSV管芯。在非限制性示例实施例中，如图1h所示的TSV第一管芯120已在无核衬底138中形成。
在708，工艺实施例包括在无核衬底的管芯侧形成POP结合盘。在非限制性示例实施例中，如图3所示，POP结合盘306在无核衬底338的管芯侧344形成。
在740，该工艺包括通过TSV管芯中的TSV将TSV管芯耦合到后续管芯。在非限制性示例实施例中，如图4a所示，TSV管芯420耦合到后续管芯450。在非限制性示例实施例中，TSV第一管芯120通过至少还有一个的TSV管芯耦合到后续管芯150。
在720，该工艺包括使TSV管芯（作为TSV第一管芯）与TSV第二管芯接触。在非限制性示例实施例中，TSV第一管芯620与TSV第二管芯656接触，TSV第二管芯656又耦合到后续管芯650。
在730，该工艺包括将TSV第二管芯与至少一个附加管芯耦合以接触后续管芯。在非限制性示例实施例中，TSV第二管芯656与TSV第三管芯654接触，TSV第三管芯654又耦合到后续管芯650。在一实施例中，该工艺从730流向740。
在750，方法实施例包括将TSV管芯装置装配到基础衬底。在非限制性示例实施例中，装置500被装配到基础衬底，如图5所示。
在742，方法实施例包括将至少一个POP封装装配到无核衬底的管芯侧上的POP结合盘。在非限制性示例实施例中，POP封装482被装配到无核衬底438。
图8是根据实施例的计算机系统800的示意图。根据如本公开所陈述的若干公开实施例及其等效方案中的任一个，所示计算机系统800（也称为电子系统800）可具体实现嵌入式TSV管芯无核衬底（BBUL-C TSV管芯）。计算机系统800可以是移动设备，诸如上网本计算机。计算机系统800可以是移动设备，诸如无线智能电话。计算机系统800可以是台式计算机。计算机系统800可以是手持式阅读器。
在一实施例中，电子系统800是计算机系统，该计算机系统包括用于电气耦合电子系统800的多个部件的系统总线820。根据多个实施例，系统总线820是单个总线或总线的任意组合。电子系统800包括提供功率至集成电路810的电压源830。在一些实施例中，电压源830通过系统总线820向集成电路810提供电流。
根据一实施例，集成电路810电耦合至系统总线820，且包括任何电路或电路的组合。在一实施例中，集成电路810包括任何类型的处理器812。如本文中所使用，处理器812可表示任何类型的电路，诸如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一种处理器。在一实施例中，处理器812是本文公开的TSV嵌入式管芯。在一实施例中，在处理器的存储器高速缓存中存在SRAM实施例。可以包括在集成电路810中的其他类型电路是订制电路或专用集成电路（ASIC），诸如用于无线设备（诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电设备、以及类似的电子设备）的通信电路814。
在一实施例中，处理器810包括管芯上存储器816，诸如静态随机存取存储器（SRAM）。在一实施例中，处理器810包括嵌入式管芯上存储器816，诸如嵌入式动态随机存取存储器（eDRAM）。
在一实施例中，用后续集成电路811（诸如横向堆栈TSV嵌入式后续管芯实施例）来补充集成电路810。在一实施例中，用后续集成电路811（诸如耦合到TSV嵌入式管芯的后续管芯实施例）来补充集成电路810。有用的实施例包括双处理器813、双通信电路815和双管芯上存储器817，诸如SRAM。
在一实施例中，双集成电路810包括嵌入式管芯上存储器817，诸如eDRAM。
在一实施例中，电子系统800还包括外部存储器840，该外部存储器840又可包括适合于特定应用的一个或多个存储器元件，诸如RAM形式的主存储器842、一个或多个硬驱动器844、和/或处理可移除介质846（诸如软磁盘、紧致盘（CD）、数字多功能盘（DVD）、快闪存储器驱动器以及本领域已知的其他可移除介质）的一个或多个驱动器。
外部存储器840还可以是嵌入式存储器848，诸如根据一实施例的管芯堆栈中的第二至第五管芯和后续管芯。在一实施例中，电子系统800还包括显示设备850、音频输出860。在一实施例中，电子系统800包括输入设备，诸如控制器870，其可以是键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别设备、或向电子系统800中输入信息的任何其他输入设备。在一实施例中，输入设备870是相机。在一实施例中，输入设备870是数字录音器。在一实施例中，输入设备870是相机和数字录音器。
如本文所示，集成电路810可以在多个不同实施例中实现，包括根据若干所公开实施例及其等效方案的嵌入式TSV管芯、电子系统、计算机系统、制造集成电路的一种或多种方法、以及制造电子组件的一种或多种方法，该电子组件包括根据本文在多个实施例中阐述的若干所公开实施例以及本领域可认知等效方案中的任一个的嵌入式TSV管芯。
根据所公开的若干嵌入式TSV管芯实施例及其等效方案，可以改变元件、材料、几何形状、尺寸以及操作顺序以适合特定I/O耦合要求，这些要求包括处理器安装衬底中所嵌入的微电子管芯的阵列接触数、阵列接触配置。
图9是根据示例实施例的部分嵌入式硅通孔管芯无核衬底装置900的横截面图。TSV管芯920被部分嵌入到无核衬底938中。TSV管芯920具有至少一个硅通孔940。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在TVS管芯920中共有10个硅通孔。无核衬底938包括着陆侧942和管芯侧944。TSV管芯920还包括有源表面921和背侧表面923，并且可以发现，相对于着陆侧942，TSV管芯920的有源表面921更靠近管芯侧944。作为部分嵌入式TSV管芯920，TSV管芯920可以具有从处理获得的嵌入侧壁919。
还以简化形式将TSV管芯820示为具有金属化物946。在一实施例中，金属化物946具有M1至M11或者针对图1所示装置100所阐述的任何其他实施例。其他金属化物数量和厚度组合可以根据给定应用效用来实现。
TSV管芯920通过与至少一个TSV940接触的至少一个结合线984而线结合到横向后续管芯982。在该实施例中，可以通过使横向后续管芯982坐落在管芯侧944的横向占据面积980上，而保留Z高度效用。
根据实施例，装置900在着陆侧942被安装到基础衬底948。例如，在TSV管芯920是手持式设备（诸如智能电话）的一部分并且横向后续管芯982是RF信号处理器的情况下，基础衬底948是主板。在示例实施例中，其中TSV管芯920是手持式设备（诸如智能电话）的一部分并且横向后续管芯982是RF信号处理器，基础衬底948是外壳，诸如用户在使用时触摸的部分。在示例实施例中，其中TSV管芯920是手持式设备（诸如智能电话）的一部分并且横向后续管芯982是RF信号处理器，基础衬底948包括主板和外壳(诸如用户在使用时触摸的部分)。
TSV管芯920通过迹线634穿过无核衬底638耦合到基础衬底648。
虽然嵌入式TSV管芯可以是指处理器芯片，但是在相同语句中可以涉及RF芯片或存储器芯片，然而这不应被理解成它们具有等效的结构。贯穿本公开，对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，在本公开内容通篇中的多个位置中，短语“在一个实施例中”或“在一实施例中”的出现不一定全部指代同一实施例。而且，特定特征、结构、或特性可按照任何合适的方式在一个或多个实施例中组合。
通过参照所示的X-Z坐标可理解诸如“上”、“下”、“上方”和“下方”之类的术语，且通过参照X-Y或非Z坐标可理解诸如“相邻”之类的术语。
提供摘要以符合37C.F.R.§1.72(b)，该法条要求存在摘要，以允许读者快速地查明技术公开的本质和要点。该摘要是以它不用于解释或限制权利要求的范围或含义的理解而提交的。
在上述详细描述中，为了捋顺本公开，在单个实施例中将多种特征组合在一起。这种公开方法不应被解释为反映声明要求保护的本发明实施例相比于各个权利要求中所明确陈述的特征而言需要更多特征的意图。相反，如所附权利要求所反映出来的那样，发明的主题在于比公开的单个实施例的所有特征更少的特征。因此，所附权利要求在此被包括到具体描述中，其中每个权利要求独立作为单独的优选实施例。
本领域普通技术人员将容易理解，可对为了说明本发明本质而描述和说明的部件和方法阶段的细节、材料和安排作出各种其他改变，而不背离如所附权利要求中表达的本发明的原理和范围。

Claims (42)

1.一种装置，包括：
包括设置在其中的硅通孔的管芯（TSV管芯）；
其中所述TSV管芯嵌入到无核衬底中，其中所述无核衬底包括着陆侧和管芯侧；
其中所述TSV管芯包括有源表面和背侧表面；以及其中相对于所述着陆侧，所述有源表面更靠近所述管芯侧。
2.如权利要求1所述的装置，其特征在于，所述着陆侧被安装到基础衬底。
3.如权利要求1所述的装置，其特征在于，所述TSV管芯完全嵌入所述无核衬底中。
4.如权利要求1所述的装置，其特征在于，所述TSV管芯完全嵌入所述无核衬底中，所述装置还包括：
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述TSV管芯。
5.如权利要求1所述的装置，其特征在于，所述TSV管芯是第一TSV管芯并完全嵌入所述无核衬底中，所述装置还包括：
第二TSV管芯，设置在所述管芯侧之上并与所述TSV第一管芯接触；第三TSV管芯，设置在所述第二TSV管芯之上并与所述第二TSV管芯接触；
第四TSV管芯，设置在所述第三TSV管芯之上并与所述第三TSV管芯接触；以及后续管芯，设置在所述第四TSV管芯之上并与所述第四TSV管芯接触。
6.如权利要求1所述的装置，其特征在于，所述TSV管芯是第一TSV管芯并完全嵌入所述无核衬底中，所述装置还包括：
第二TSV管芯，设置在所述管芯侧之上并与所述第一TSV管芯接触；第三TSV管芯，设置在所述第二TSV管芯之上并与所述第二TSV管芯接触；
第四TSV管芯，设置在所述第三TSV管芯之上并与所述第三TSV管芯接触；
第五TSV管芯，设置在所述第四TSV管芯之上并与所述第四TSV管芯接触；
第六TSV管芯，设置在所述第五TSV管芯之上并与所述第五TSV管芯接触；以及后续管芯，设置在所述第六TSV管芯之上并与所述第六TSV管芯接触。
7.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
横向堆栈TSV管芯，完全嵌入所述无核衬底中；以及后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯。
8.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向堆栈TSV管芯，完全嵌入所述无核衬底中；后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向堆栈TSV管芯；以及
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯。
9.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第二TSV管芯，与所述第一TSV管芯接触；
后续TSV管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第二TSV管芯；
第一横向堆栈TSV管芯，完全嵌入所述无核衬底中；第二横向堆栈TSV管芯，与所述第一横向堆栈TSV管芯接触；第三横向堆栈TSV管芯，与所述第二横向堆栈TSV管芯接触；以及后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第三横向堆栈TSV管芯。
10.如权利要求1所述的装置，其特征在于，所述TSV管芯完全嵌入所述无核衬底中，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘。
11.如权利要求1所述的装置，其特征在于，所述TSV管芯完全嵌入所述无核衬底中，所述装置还包括：
设置在所述管芯侧的至少一个POP结合盘；以及
设置在所述管芯侧并与所述POP结合盘接触的设备模块。
12.如权利要求1所述的装置，其特征在于，所述TSV管芯完全嵌入所述无核衬底中，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘；以及后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述TSV管芯。
13.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向TSV管芯，完全嵌入所述无核衬底中；
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯；
后续横向管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向TSV管芯；
设置在所述管芯侧的至少一个层叠封装（POP）结合盘。
14.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向TSV管芯，完全嵌入所述无核衬底中；
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯；
后续横向管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向TSV管芯；
设置在所述管芯侧的第一层叠封装（POP）结合盘；
第一POP封装，设置在所述管芯侧并与所述第一POP结合盘接触；
设置在所述管芯侧的后续POP结合盘；以及
后续POP封装，设置在所述管芯侧并与所述后续POP结合盘接触。
15.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘；
第一横向堆栈TSV管芯，完全嵌入所述无核衬底中；后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向堆栈TSV管芯；以及
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯。
16.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘；
第二TSV管芯，与所述第一TSV管芯接触；
后续TSV管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第二TSV管芯；
第一横向堆栈TSV管芯，完全嵌入所述无核衬底中；第二横向堆栈TSV管芯，与所述第一横向堆栈TSV管芯接触；第三横向堆栈TSV管芯，与所述第二横向堆栈TSV管芯接触；以及后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第三横向堆栈TSV管芯。
17.如权利要求1所述的装置，其特征在于，所述TSV管芯是完全嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向TSV管芯，完全嵌入所述无核衬底中；以及后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述TSV管芯。
18.如权利要求1所述的装置，其特征在于，所述嵌入式管芯被部分地嵌入所述无核衬底中。
19.如权利要求1所述的装置，其特征在于，所述TSV管芯被部分地嵌入所述无核衬底中，所述装置还包括：
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述TSV管芯。
20.如权利要求1所述的装置，其特征在于，所述TSV管芯是第一TSV管芯并被部分地嵌入所述无核衬底中，所述装置还包括：
第二TSV管芯，设置在所述管芯侧之上并与所述TSV第一管芯接触；第三TSV管芯，设置在所述第二TSV管芯之上并与所述第二TSV管芯接触；
第四TSV管芯，设置在所述第三TSV管芯之上并与所述第三TSV管芯接触；以及后续管芯，设置在所述第四TSV管芯之上并与所述第四TSV管芯接触。
21.如权利要求1所述的装置，其特征在于，所述TSV管芯是第一TSV管芯并部分嵌入所述无核衬底中，所述装置还包括：
第二TSV管芯，设置在所述管芯侧之上并与所述第一TSV管芯接触；第三TSV管芯，设置在所述第二TSV管芯之上并与所述第二TSV管芯接触；
第四TSV管芯，设置在所述第三TSV管芯之上并与所述第三TSV管芯接触；
第五TSV管芯，设置在所述第四TSV管芯之上并与所述第四TSV管芯接触；
第六TSV管芯，设置在所述第五TSV管芯之上并与所述第五TSV管芯接触；以及后续管芯，设置在所述第六TSV管芯之上并与所述第六TSV管芯接触。
22.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
横向堆栈TSV管芯，部分地嵌入所述无核衬底中；以及后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯。
23.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向堆栈TSV管芯，部分地嵌入所述无核衬底中；后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向堆栈TSV管芯；以及
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯。
24.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第二TSV管芯，与所述第一TSV管芯接触；
后续TSV管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第二TSV管芯；
第一横向堆栈TSV管芯，部分地嵌入所述无核衬底中；第二横向堆栈TSV管芯，与所述第一横向堆栈TSV管芯接触；第三横向堆栈TSV管芯，与所述第二横向堆栈TSV管芯接触；以及后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第三横向堆栈TSV管芯。
25.如权利要求1所述的装置，其特征在于，所述TSV管芯被部分地嵌入所述无核衬底中，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘。
26.如权利要求1所述的装置，其特征在于，所述TSV管芯被部分地嵌入所述无核衬底中，所述装置还包括：
设置在所述管芯侧的至少一个POP结合盘；以及
设置在所述管芯侧并与所述POP结合盘接触的设备模块。
27.如权利要求1所述的装置，其特征在于，所述TSV管芯被部分地嵌入所述无核衬底中，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘；以及后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述TSV管芯。
28.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向TSV管芯，部分地嵌入所述无核衬底中；以及后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯。
后续横向管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向TSV管芯；
设置在所述管芯侧的至少一个层叠封装（POP）结合盘。
29.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向TSV管芯，部分地嵌入所述无核衬底中；
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯；
后续横向管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向TSV管芯；
设置在所述管芯侧的第一层叠封装（POP）结合盘；
第一POP封装，设置在所述管芯侧并与所述第一POP结合盘接触；
设置在所述管芯侧的后续POP结合盘；以及
后续POP封装，设置在所述管芯侧并与所述后续POP结合盘接触。
30.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘；
第一横向堆栈TSV管芯，部分地嵌入所述无核衬底中；后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一横向堆栈TSV管芯；以及
后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第一TSV管芯。
31.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
设置在所述管芯侧的至少一个层叠封装（POP）结合盘；
第二TSV管芯，与所述第一TSV管芯接触；
后续TSV管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第二TSV管芯；
第一横向堆栈TSV管芯，部分地嵌入所述无核衬底中；第二横向堆栈TSV管芯，与所述第一横向堆栈TSV管芯接触；第三横向堆栈TSV管芯，与所述第二横向堆栈TSV管芯接触；以及后续横向堆栈管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述第三横向堆栈TSV管芯。
32.如权利要求1所述的装置，其特征在于，所述TSV管芯是部分地嵌入所述无核衬底中的第一TSV管芯，所述装置还包括：
第一横向TSV管芯，部分地嵌入所述无核衬底中；以及后续管芯，设置在所述管芯侧上方并通过至少一个TSV耦合到所述TSV管芯。
33.如权利要求1所述的装置，还包括至少一个线结合管芯，该线结合管芯具有与所述至少一个TSV接触并耦合到所述至少一个线结合管芯的结合线。
34.一种工艺，包括：
在无核衬底中形成至少一个具有硅通孔的管芯（TSV管芯），其中所述TSV管芯包括有源表面和背侧表面，并且所述无核衬底包括管芯侧和着陆侧；以及
将所述TSV管芯通过所述TSV管芯中的TSV耦合到后续管芯，其中相对于所述着陆侧，所述背侧表面更靠近所述管芯侧。
35.如权利要求34所述的工艺，其特征在于，所述TSV管芯是完全嵌入式TSV第一管芯，所述工艺还包括使所述TSV第一管芯与TSV第二管芯接触。
36.如权利要求34所述的工艺，其特征在于，所述TSV管芯是部分嵌入式TSV第一管芯，所述工艺还包括使所述TSV第一管芯与TSV第二管芯接触。
37.如权利要求34所述的工艺，还包括在所述管芯侧形成层叠封装结合盘。
38.如权利要求34所述的工艺，其特征在于，进一步包括：
在所述管芯侧形成层叠封装（POP）结合盘；以及
将至少一个POP封装装配到所述POP结合盘。
39.如权利要求34所述的工艺，还包括将所述无核衬底中的所述嵌入式TSV管芯装配到基础衬底。
40.一种计算系统，包括：
包括设置在其中的硅通孔的管芯（TSV管芯）；
其中所述TSV管芯嵌入到无核衬底中，其中所述无核衬底包括着陆侧和管芯侧；
其中所述TSV管芯包括有源表面和背侧表面；以及其中相对于所述着陆侧，所述有源表面更靠近所述管芯侧；以及耦合到所述TSV管芯的基础衬底。
41.如权利要求40所述的计算系统，还包括耦合到所述TSV管芯的外部存储器。
42.如权利要求40所述的计算系统，其特征在于，所述计算系统是下述之一的一部分：蜂窝电话、寻呼机、手持式阅读器、便携式计算机、台式计算机以及双向无线电设备。
CN201180045863.5A 2010-09-24 2011-09-24 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺 Active CN103119712B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610182528.4A CN105590913B (zh) 2010-09-24 2011-09-24 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠，以及其形成工艺

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/890,082 2010-09-24
US12/890,082 US8786066B2 (en) 2010-09-24 2010-09-24 Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
PCT/US2011/053175 WO2012040682A2 (en) 2010-09-24 2011-09-24 Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610182528.4A Division CN105590913B (zh) 2010-09-24 2011-09-24 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠，以及其形成工艺

Publications (2)

Publication Number Publication Date
CN103119712A true CN103119712A (zh) 2013-05-22
CN103119712B CN103119712B (zh) 2016-05-11

Family

ID=45869831

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180045863.5A Active CN103119712B (zh) 2010-09-24 2011-09-24 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺
CN201610182528.4A Active CN105590913B (zh) 2010-09-24 2011-09-24 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠，以及其形成工艺

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610182528.4A Active CN105590913B (zh) 2010-09-24 2011-09-24 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠，以及其形成工艺

Country Status (4)

Country Link
US (3) US8786066B2 (zh)
CN (2) CN103119712B (zh)
TW (3) TWI544601B (zh)
WO (1) WO2012040682A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413795A (zh) * 2013-08-28 2013-11-27 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
CN106068558A (zh) * 2014-03-04 2016-11-02 高通股份有限公司 包括高密度互连和重分布层的集成器件
CN106133897A (zh) * 2014-02-14 2016-11-16 高通股份有限公司 包括重分布层上的堆叠管芯的集成器件
CN110828441A (zh) * 2019-10-18 2020-02-21 天津大学 一种多工器
TWI713125B (zh) * 2015-12-08 2020-12-11 台灣積體電路製造股份有限公司 系統晶片、製造具有複數個元件之系統晶片的方法以及將系統晶片的複數個元件進行分區的方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049801B2 (en) 2018-03-30 2021-06-29 Intel Corporation Encapsulated vertical interconnects for high-speed applications and methods of assembling same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) * 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
CN104025285B (zh) 2011-10-31 2017-08-01 英特尔公司 多管芯封装结构
WO2013095442A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Dense interconnect with solder cap (disc) formation with laser ablation and resulting semiconductor structures and packages
CN103378026A (zh) * 2012-04-16 2013-10-30 北京大学 一种具有散热功能的三维封装方法
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
US20140091440A1 (en) 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
US9496211B2 (en) 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US20140246781A1 (en) * 2013-03-04 2014-09-04 Kabushiki Kaisha Toshiba Semiconductor device, method of forming a packaged chip device and chip package
KR20140119522A (ko) 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
US9000599B2 (en) * 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
US9041207B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Method to increase I/O density and reduce layer counts in BBUL packages
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
KR102084540B1 (ko) 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20150054551A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
US9397071B2 (en) * 2013-12-11 2016-07-19 Intel Corporation High density interconnection of microelectronic devices
US9793242B2 (en) * 2013-12-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with die stack including exposed molding underfill
US9397566B2 (en) 2014-03-20 2016-07-19 Intel Corporation Master-slave digital voltage regulators
TWI585923B (zh) * 2014-10-03 2017-06-01 矽品精密工業股份有限公司 封裝基板、封裝結構及其製法
US10163859B2 (en) 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
DE112015007236B4 (de) * 2015-12-26 2024-05-08 Intel Corporation Vorrichtungen mit Hybridtechnologie-3D-Die-Stapeln und Herstellungsverfahren dafür
US20180332708A1 (en) * 2015-12-26 2018-11-15 Intel Corporation Vertically embedded passive components
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
WO2019066988A1 (en) * 2017-09-30 2019-04-04 Intel Corporation INTEGRATED PCB / HOUSING STACK FOR DOUBLE-SIDED INTERCONNECTION
US20220328740A1 (en) * 2021-04-13 2022-10-13 Facebook Technologies, Llc Semiconductor reconstitution

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956183A (zh) * 2005-10-27 2007-05-02 新光电气工业株式会社 电子部件内置式基板及其制造方法
CN101626016A (zh) * 2008-07-10 2010-01-13 株式会社日立制作所 半导体器件
US20100032827A1 (en) * 2008-08-06 2010-02-11 Unimicron Technology Corporation Package structure
US20100081236A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd Method of manufacturing semiconductor device with embedded interposer
US20100148336A1 (en) * 2008-12-12 2010-06-17 Byung Tai Do Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
TWI327345B (en) * 2006-11-22 2010-07-11 Unimicron Technology Corp A structure of a coreless substrate with direct electrical connections to the chip and a manufacturing method thereof
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US6911736B2 (en) 2003-06-06 2005-06-28 Lsi Logic Corporation Electrostatic discharge protection
US20090008792A1 (en) 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
US8335084B2 (en) 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
IL175011A (en) 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
CN100585850C (zh) * 2007-06-27 2010-01-27 财团法人工业技术研究院 具晶粒三维堆叠结构的影像感测模块
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
JP5372382B2 (ja) 2008-01-09 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5357510B2 (ja) * 2008-10-31 2013-12-04 株式会社日立製作所 半導体集積回路装置
US8674482B2 (en) * 2008-11-18 2014-03-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor chip with through-silicon-via and sidewall pad
US8900921B2 (en) * 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US20100237481A1 (en) 2009-03-20 2010-09-23 Chi Heejo Integrated circuit packaging system with dual sided connection and method of manufacture thereof
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8110920B2 (en) * 2009-06-05 2012-02-07 Intel Corporation In-package microelectronic apparatus, and methods of using same
US8119447B2 (en) * 2009-06-17 2012-02-21 Stats Chippac Ltd. Integrated circuit packaging system with through via die having pedestal and recess and method of manufacture thereof
US7816181B1 (en) * 2009-06-30 2010-10-19 Sandisk Corporation Method of under-filling semiconductor die in a die stack and semiconductor device formed thereby
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
TWM383200U (en) * 2009-09-17 2010-06-21 Mao Bang Electronic Co Ltd Stacked electronic circuit structure for chip
US8698321B2 (en) 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8558345B2 (en) * 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US8907457B2 (en) * 2010-02-08 2014-12-09 Micron Technology, Inc. Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
US8471577B2 (en) * 2010-06-11 2013-06-25 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US20110316140A1 (en) * 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US8642381B2 (en) * 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
US8435835B2 (en) * 2010-09-02 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
US8518746B2 (en) * 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8409918B2 (en) * 2010-09-03 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956183A (zh) * 2005-10-27 2007-05-02 新光电气工业株式会社 电子部件内置式基板及其制造方法
TWI327345B (en) * 2006-11-22 2010-07-11 Unimicron Technology Corp A structure of a coreless substrate with direct electrical connections to the chip and a manufacturing method thereof
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件
CN101626016A (zh) * 2008-07-10 2010-01-13 株式会社日立制作所 半导体器件
US20100032827A1 (en) * 2008-08-06 2010-02-11 Unimicron Technology Corporation Package structure
US20100081236A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd Method of manufacturing semiconductor device with embedded interposer
US20100148336A1 (en) * 2008-12-12 2010-06-17 Byung Tai Do Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413795A (zh) * 2013-08-28 2013-11-27 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
CN106133897A (zh) * 2014-02-14 2016-11-16 高通股份有限公司 包括重分布层上的堆叠管芯的集成器件
CN106133897B (zh) * 2014-02-14 2019-07-23 高通股份有限公司 包括重分布层上的堆叠管芯的集成器件
CN110060974A (zh) * 2014-02-14 2019-07-26 高通股份有限公司 包括重分布层上的堆叠管芯的集成器件
CN110060974B (zh) * 2014-02-14 2023-02-17 高通股份有限公司 包括重分布层上的堆叠管芯的集成器件
CN106068558A (zh) * 2014-03-04 2016-11-02 高通股份有限公司 包括高密度互连和重分布层的集成器件
TWI713125B (zh) * 2015-12-08 2020-12-11 台灣積體電路製造股份有限公司 系統晶片、製造具有複數個元件之系統晶片的方法以及將系統晶片的複數個元件進行分區的方法
CN110828441A (zh) * 2019-10-18 2020-02-21 天津大学 一种多工器

Also Published As

Publication number Publication date
US20140327149A1 (en) 2014-11-06
TW201227907A (en) 2012-07-01
US8786066B2 (en) 2014-07-22
TWI640077B (zh) 2018-11-01
CN105590913B (zh) 2018-11-30
CN103119712B (zh) 2016-05-11
TWI544601B (zh) 2016-08-01
US20120074581A1 (en) 2012-03-29
WO2012040682A3 (en) 2012-07-05
US9406618B2 (en) 2016-08-02
TW201631730A (zh) 2016-09-01
TW201539701A (zh) 2015-10-16
US20140295621A1 (en) 2014-10-02
WO2012040682A2 (en) 2012-03-29
CN105590913A (zh) 2016-05-18
TWI502717B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
CN103119712A (zh) 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺
US20230343714A1 (en) Size and efficiency of dies
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
CN103887274B (zh) 半导体封装件
CN103250245B (zh) 无凸起内建层和层叠芯混合结构及组装它们的方法
KR101409113B1 (ko) 코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법
US9691727B2 (en) Pad-less interconnect for electrical coreless substrate
CN107690700B (zh) 用于层叠封装结构的中介体
CN103872028A (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
CN102656686A (zh) 凹陷型嵌入式管芯无核封装
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
JP2013544444A5 (zh)
CN102812550A (zh) 采用嵌入管芯无芯衬底的系统级封装及其形成过程
JP2016535463A (ja) 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
CN103688353A (zh) 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
CN103620766B (zh) 用于无芯基板的原位建立针栅阵列及其制造方法
CN111524819B (zh) 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺
US9504152B2 (en) Printed circuit board for semiconductor package
TWI720068B (zh) 用於系統級封裝(sip)裝置的類似覆晶之整合式被動預封裝體
US20180047662A1 (en) Interposer substrate and method of manufacturing the same
JP2014220473A (ja) 集積回路装置およびその構成方法
CN202905706U (zh) 三维封装结构
CN102117799B (zh) 埋入型多芯片半导体封装结构及其制造方法
US20140376195A1 (en) Methods of forming dual sided coreless package structures with land side capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant