CN103378026A - 一种具有散热功能的三维封装方法 - Google Patents

一种具有散热功能的三维封装方法 Download PDF

Info

Publication number
CN103378026A
CN103378026A CN2012101128681A CN201210112868A CN103378026A CN 103378026 A CN103378026 A CN 103378026A CN 2012101128681 A CN2012101128681 A CN 2012101128681A CN 201210112868 A CN201210112868 A CN 201210112868A CN 103378026 A CN103378026 A CN 103378026A
Authority
CN
China
Prior art keywords
chip
coolant
heat radiation
heat
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101128681A
Other languages
English (en)
Inventor
朱韫晖
马盛林
朱智源
金玉丰
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2012101128681A priority Critical patent/CN103378026A/zh
Publication of CN103378026A publication Critical patent/CN103378026A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种具有散热功能的三维封装方法，该方法属于散热和封装技术领域，可以应用于对热功率密度较大的三维封装。该方法通过功能芯片的垂直互连上的微凸点进行芯片的三维堆叠，单个芯片的垂直互连用导电材料铜、铝实现，微凸点的材料为良好的导电材料，通过电镀、植球或者丝网印刷等方法实现。密封封装的侧壁上有小孔以便散热剂在外部作用下不断进行循环散热，外部作用主要是通过密封封装外壁的散热剂入口和出口来实现。通过芯片间微凸点的直接接触实现芯片堆叠，在提高集成度的同时，保证了上下层芯片间的垂直距离，便于散热剂的流动和散热。散热剂直接和封装体内的芯片接触，散热更有效率，同时可以通过控制出入口散热剂的流量流速，使得散热具有可控性，便于根据实际工作情况进行调节。

Description

一种具有散热功能的三维封装方法
技术领域
本发明涉及一种具有散热功能的三维封装方法，可以用于对散热要求较高的三维高密度封装，属于散热和微电子封装技术领域。
背景技术
1947年肖特莱等人发明晶体管，微电子技术领域实现了突破。随后基尔比等人发明了集成电路，自此可以通过微电子工艺将整个电路的电阻、电容、电感、二极管和三极管等元器件集中在一块半导体上，极大地减小了传统电路的尺寸，集成电路得到了飞速发展。1965年，摩尔提出了著名的摩尔定律，摩尔定律指出，集成电路芯片上集成的晶体管数目每隔18个月翻一番，集成电路性能每隔18个月提高一倍。1946年美国的宾夕法尼亚大学诞生了第一台计算机，这台计算机占地1500平方英尺，30吨重，性能为每秒5000次。得益于器件尺寸的逐渐缩小，特别是场效应晶体管的尺寸不断缩小，集成电路的尺寸和性能都得到了极大的提升，现在即便是个人笔记本电脑都可以做到一本书的大小，几千克的重量，而每秒运算次数可达几千万次。但是由于集成电路受到的物理限制，芯片上集成电路的尺寸不可能无限缩小，终将达到极限。
由于平面集成电路受到面积的限制，提高电路的集成度可以通过三维封装实现。通过垂直堆叠，可以节约平面面积，从而有效提高单位面积上的集成度。这就是集成电路发展的另外一个方向：超越摩尔定律。芯片通过各种方式进行堆叠在提高集成度，减小应用系统体积的同时，也随之产生了一个严重的问题，也即单位体积功耗过大产生的热管理问题。当一些集成度比较高的处理芯片进行三维封装时，整个封装的功率密度达到很大的值，这将导致封装器件温度的升高，影响器件的工作性能，缩短器件的工作寿命，甚至由于高温导致器件直接损毁。本发明提出一种具有散热功能的三维封装方法，在提高集成度的同时，进行了散热方面的功能设计，从而能够使得封装器件始终工作在一个合适、安全的温度环境。
发明内容
本发明目的是在实现三维封装，减小封装尺寸，提高集成度，提升电路性能的同时，通过散热功能设计，及时吸收带走功能芯片工作时产生的大量的热量，使整个封装器件工作在一个合适、安全的温度。
为了达到既通过三维封装提高集成度，又可以进行有效地热管理使工作温度保持在一个合适、安全的水平，本发明公开了三维封装以及散热的原理和方法。
传统的散热方法主要有风扇散热、水循环散热等，还可以通过热沉等物理设计达到散热的目的。风扇散热主要是利用风扇的机械作用形成空气的对流并和封装体之间进行热交换，从而达到散热的目的；水循环散热主要是利用水流循环通过封装体不断吸收封装体散发的热量，从而达到散热的目的。传统的散热主要是对封装体进行散热，而没有对封装体内的芯片直接进行散热。在对封装体进行散热时，由于封装体内的芯片和封装体外壳之间可能存在温度梯度，即使能够将封装体的温度降到较低时，封装体内的芯片温度仍有可能很高。本发明公开的三维封装的散热方法是直接对封装体内的芯片进行散热和温度控制。
从本发明的三维封装结构来看，上下层芯片电路通过硅通孔和微凸点进行互连，从而实现集成了不同设计电路的不同功能芯片直接堆叠，达到在一个小体积内实现复杂多功能电路的目的。硅通孔是一种垂直穿过芯片的互连，主要用铜柱或铝柱实现芯片的上下互连。为了增大上下层芯片间的距离便于散热剂的流动和散热，在硅通孔的上下两端都安装一个微凸点，然后按照互连线走线设计，上下层芯片电路通过微凸点的直接接触实现互连。上下层通过微凸点接触实现互连的一个好处是可以增大上下层芯片间的空间距离，便于散热剂的流动和散热。若通过一个焊球进行电互连，一是焊球体积较大，占据空间较大，不利于散热；二是若要达到相同的芯片间的空间距离，用一个焊球进行电互连时焊球间距相较于用两个微凸点进行接触互连时微凸点间距要小很多，焊球间距过小容易导致逻辑电路问题。
从本发明的散热方式来看，本发明可以实现对封装体内的芯片直接进行散热。散热剂循环流过封装体内的芯片，从而能够有效地带走芯片工作时产生的热量，使散热更有效率，更有针对性。同时还可以控制封装进出口的流量和流速，从而根据实际情况进行调节，从而使得散热具有可控性。
本发明的优点在于：
1、通过微凸点的接触实现上下层芯片间的垂直互连，在提高集成度，减小封装体的体积的同时，能够给上下层芯片提供较大的空间距离，便于散热和散热剂的流动。
2、通过散热剂和芯片间的直接接触，可以直接对封装体内的芯片进行散热，从而散热更有针对性，更有效率。
3、可以根据芯片实际工作情况，调节封装体进出口散热剂的流量和流速，使得散热具有可控性。
附图说明
图1单个芯片的垂直互连
图2单个芯片的微凸点形成
图3芯片堆叠
图4基板、转接板的堆叠
图5堆叠组装
图6密封封装侧壁
图7最后整体结构
具体实施方式
为使本发明的方法和优点更加清楚易懂，下面结合附图详细说明本发明所提供的一种具有散热功能的三维封装方法。
单个功能芯片形成垂直互连如图1所示，基于不同的工艺，垂直互连可以在单个功能芯片上集成应用电路之前或者之后进行。首先通过深度反应离子刻蚀在芯片上打孔，然后分别形成阻挡层、粘附层。阻挡层一般是二氧化硅材料，粘附层一般是钨材料。接着淀积种子层，种子层一般是铜材料，淀积种子层之后，就可以进行电镀，用铜填充深度反应离子刻蚀形成的通孔，从而形成互连。在电镀填充铜之后，通过化学机械抛光工艺进行芯片表面的平坦化，就得到如图1所示的单个功能芯片的垂直互连。
形成单个功能芯片的垂直互连之后，在芯片垂直互连上下端形成微凸点。微凸点是小的锡球，也可以是其它有良好导电性能材料形成的小球。可以通过电镀、植球、丝网印刷等方法形成。电镀主要是基于化学机理，在阴极金属离子还原成金属原子并累积形成凸点。植球和丝网印刷是应用比较多的形成焊球、微凸点的办法。加上了微凸点的单个功能芯片如图2所示。
形成了微凸点，则可以进行芯片的直接堆叠。如图3所示，上下层芯片通过微凸点的直接接触形成互连。这一步非常关键，如果微凸点接触不好的话，则可能影响电路的可靠性。
通过微凸点的接触形成三维堆叠的同时，也可以有效地增加上下层芯片间的空间距离，便于散热剂流动和散热。两个30um高度的微凸点接触，则可以给上下层芯片提供60um的空间距离。如果直接用60um的焊球实现互连，则焊球间距相较于30um的微凸点小很多，焊球间距太小则容易发生短路等互连问题。同时，60um的焊球所占体积也较大，不利于散热剂的流动和散热。
基板和转接板的堆叠如图4所示。转接板可以是硅片也可以是玻璃片。在堆叠之前，也像处理功能芯片一样，转接板形成垂直互连，并在垂直互连的上端形成微凸点。转接板可以通过焊球和下面的基板形成互连。
单个芯片堆叠之后，可以用堆叠后的芯片再进行堆叠，这样堆叠效率更高，当然也可以一层一层地堆叠。堆叠后的芯片同样地通过微凸点互连和转接板进行堆叠，也可以从转接板开始一层一层地堆叠。芯片的堆叠组装如图5所示，图5只显示了堆叠3层芯片的情况，本发明公开的具有散热功能的三维封装方法适用于2层堆叠的情况，也适用于更多层的堆叠情况。
完成堆叠组装后，进行密封封装。密封封装的内侧壁如图6所示，内侧壁上有许多小孔，主要是散热剂的循环通道。密封封装的外侧壁上开了两个通道，分别是散热剂的入口和出口通道。散热剂充满整个密封空间，散热剂主要是甘油、乙醇等绝缘液体。
最后整体的封装结构如图7所示。芯片工作时，散热剂也在外部作用下进行循环流动并带走芯片工作所产生的热量。根据芯片的实际工作情况，可以调节入口和出口处散热剂的流量和流速，使得芯片始终工作在合适、安全的温度条件下。
上面以举例方式对本发明进行了说明，但本发明不限于上述具体实例，凡基于本发明所做的任何改动或变型均属于本发明要求保护的范围。

Claims (6)

1.一种具有散热功能的三维封装方法，包括堆叠芯片、转接板层、基板、内部散热剂、密封封装等部分，其特征在于：
芯片进行三维堆叠，上下层芯片间形成一定的空间距离便于散热以及内部散热剂的流动，并通过导电材料填充和微凸点形成互连；堆叠芯片通过转接板层和下面的基板进行互连；内部散热剂是液体；密封封装的内侧壁上形成许多小孔，以便散热剂的出入；密封封装的外壁通过两个开口形成散热剂的循环散热。密封封装入口处外力作用所加压强大于出口处，由于压强差，散热剂便开始流动循环，从而带走芯片工作产生的热量，有效地避免芯片由于温度升高而产生对性能的影响。
2.根据权利要求1所述的一种具有散热功能的三维封装方法，其特征在于，散热剂在密封封装的入口流入，从出口流出并通过外部作用形成散热剂的循环流动并带走热量，可以根据芯片实际工作情况，通过控制散热剂的流量和流速来进行散热调节。
3.根据权利要求1所述的一种具有散热功能的三维封装方法，其特征在于，芯片上集成功能电路之前或者之后，打孔并填充铜或者铝形成上下层芯片的垂直互连线，一般是圆柱体结构，并在这种互连线的上下两端均形成微凸点便于互连。
4.根据权利要求1所述的一种具有散热功能的三维封装方法，其特征在于，芯片的三维堆叠通过上下层芯片的微凸点直接互连实现。
5.根据权利要求1所述的一种具有散热功能的三维封装方法，其特征在于，散热剂为甘油或者乙醇。
6.根据权利要求1所述的一种具有散热功能的三维封装方法，其特征在于，微凸点通过电镀、植球或者丝网印刷实现，材料为良性导体。
CN2012101128681A 2012-04-16 2012-04-16 一种具有散热功能的三维封装方法 Pending CN103378026A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101128681A CN103378026A (zh) 2012-04-16 2012-04-16 一种具有散热功能的三维封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101128681A CN103378026A (zh) 2012-04-16 2012-04-16 一种具有散热功能的三维封装方法

Publications (1)

Publication Number Publication Date
CN103378026A true CN103378026A (zh) 2013-10-30

Family

ID=49462946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101128681A Pending CN103378026A (zh) 2012-04-16 2012-04-16 一种具有散热功能的三维封装方法

Country Status (1)

Country Link
CN (1) CN103378026A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956346A (zh) * 2014-03-24 2014-07-30 中山新诺科技股份有限公司 一种制作3d封装芯片的散热方法
CN104124218A (zh) * 2014-08-04 2014-10-29 华进半导体封装先导技术研发中心有限公司 用2.5d/3dtsv大功率芯片封装的散热结构
CN107611101A (zh) * 2017-10-12 2018-01-19 中芯长电半导体（江阴）有限公司 一种水冷型扇出封装结构及其制作方法
CN110010565A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统中大功率组件的双层相变散热器及其制作方法
CN110010492A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统组件的相变散热器制作方法
US11862529B2 (en) 2020-09-30 2024-01-02 Huawei Technologies Co., Ltd. Chip and manufacturing method thereof, and electronic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356565C (zh) * 2003-06-12 2007-12-19 株式会社东芝 三维安装半导体组件及三维安装半导体装置
US20090108435A1 (en) * 2007-10-31 2009-04-30 Kerry Bernstein Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
CN101507379A (zh) * 2005-09-06 2009-08-12 超刀片公司 三维多层模块化计算机体系结构
US20090294954A1 (en) * 2008-05-28 2009-12-03 Georgia Tech Research Corporation 3-D ICs WITH MICROFLUIDIC INTERCONNECTS AND METHODS OF CONSTRUCTING SAME
CN101615585A (zh) * 2008-06-27 2009-12-30 台湾积体电路制造股份有限公司 堆叠器件的方法
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法
US20120061059A1 (en) * 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US20120074581A1 (en) * 2010-09-24 2012-03-29 Guzek John S Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
WO2012038843A1 (en) * 2010-09-22 2012-03-29 International Business Machines Corporation Electrochemically powered integrated circuit package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356565C (zh) * 2003-06-12 2007-12-19 株式会社东芝 三维安装半导体组件及三维安装半导体装置
CN101507379A (zh) * 2005-09-06 2009-08-12 超刀片公司 三维多层模块化计算机体系结构
US20090108435A1 (en) * 2007-10-31 2009-04-30 Kerry Bernstein Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
US20090294954A1 (en) * 2008-05-28 2009-12-03 Georgia Tech Research Corporation 3-D ICs WITH MICROFLUIDIC INTERCONNECTS AND METHODS OF CONSTRUCTING SAME
CN101615585A (zh) * 2008-06-27 2009-12-30 台湾积体电路制造股份有限公司 堆叠器件的方法
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法
US20120061059A1 (en) * 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
WO2012038843A1 (en) * 2010-09-22 2012-03-29 International Business Machines Corporation Electrochemically powered integrated circuit package
US20120074581A1 (en) * 2010-09-24 2012-03-29 Guzek John S Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956346A (zh) * 2014-03-24 2014-07-30 中山新诺科技股份有限公司 一种制作3d封装芯片的散热方法
CN104124218A (zh) * 2014-08-04 2014-10-29 华进半导体封装先导技术研发中心有限公司 用2.5d/3dtsv大功率芯片封装的散热结构
CN107611101A (zh) * 2017-10-12 2018-01-19 中芯长电半导体（江阴）有限公司 一种水冷型扇出封装结构及其制作方法
CN110010565A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统中大功率组件的双层相变散热器及其制作方法
CN110010492A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统组件的相变散热器制作方法
CN110010492B (zh) * 2018-12-25 2021-05-28 浙江集迈科微电子有限公司 一种用于射频微系统组件的相变散热器制作方法
US11862529B2 (en) 2020-09-30 2024-01-02 Huawei Technologies Co., Ltd. Chip and manufacturing method thereof, and electronic device

Similar Documents

Publication Publication Date Title
CN103378026A (zh) 一种具有散热功能的三维封装方法
US20200251398A1 (en) Package with embedded heat dissipation features
US9524917B2 (en) Chip level heat dissipation using silicon
CN102347316B (zh) 三维集成电路结构
JP5009085B2 (ja) 半導体装置
US20120063090A1 (en) Cooling mechanism for stacked die package and method of manufacturing the same
Zhang et al. Coupled electrical and thermal 3D IC centric microfluidic heat sink design and technology
CN108133915A (zh) 功率器件内置且双面散热的功率模组及其制备方法
CN108292637A (zh) 多基准集成式散热器（ihs）解决方案
US20120061059A1 (en) Cooling mechanism for stacked die package and method of manufacturing the same
CN112928083B (zh) 一种功率器件栅区的散热装置及制作方法
CN103811436A (zh) 改进堆叠式封装结构中的逻辑芯片的热性能
CN110246816A (zh) 一种晶圆级三维堆叠微流道散热结构及其制造方法
CN104966693B (zh) 一种内嵌式复合散热结构的三维集成功率系统及制备方法
CN109585396A (zh) 热耦合的层叠封装半导体封装
CN112185911A (zh) 包含垂直集成电路的半导体组合件及其制造方法
US11854935B2 (en) Enhanced base die heat path using through-silicon vias
CN106098648A (zh) Igbt散热基板及其制造方法、igbt模组及其制造方法
CN104134637A (zh) 用于大功率逻辑芯片PoP封装的散热结构
Dembla et al. Fine pitch TSV integration in silicon micropin-fin heat sinks for 3D ICs
CN109545763A (zh) 一种采用tsv和rdl的三维集成电路散热系统
CN101667568A (zh) 用于微电子立体封装的制冷结构及其制备方法
CN104124218A (zh) 用2.5d/3dtsv大功率芯片封装的散热结构
CN103956346B (zh) 一种制作3d封装芯片的散热方法
Chen et al. Thermal characterization of a novel 3D stacked package structure by CFD simulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030

WD01 Invention patent application deemed withdrawn after publication