CN109585396A - 热耦合的层叠封装半导体封装 - Google Patents

热耦合的层叠封装半导体封装 Download PDF

Info

Publication number
CN109585396A
CN109585396A CN201811138282.6A CN201811138282A CN109585396A CN 109585396 A CN109585396 A CN 109585396A CN 201811138282 A CN201811138282 A CN 201811138282A CN 109585396 A CN109585396 A CN 109585396A
Authority
CN
China
Prior art keywords
semiconductor packages
heat conduction
coupled
semiconductor
conduction member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811138282.6A
Other languages
English (en)
Inventor
O.卡哈德
R.L.桑克曼
N.A.德什潘德
M.莫迪
T.J.德博尼斯
R.M.尼克逊
Z.万
H.哈里里
S.C.J.查瓦利
N.A.阿克贝
F.Y.哈费茨
C.L.鲁默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109585396A publication Critical patent/CN109585396A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了热耦合的层叠封装半导体封装。本公开涉及用于改善PoP半导体封装中的热量分布和热量移除效率的系统和方法。PoP半导体封装包含第一半导体封装，其物理地、可连通地并且传导地耦合到堆叠的第二半导体封装。包含至少一个导热构件的导热构件可以设置在第一半导体封装和第二半导体封装之间。导热构件可以包含：单个导热元件；多个导热元件；或包含至少一个导热元件的芯。导热元件导热地耦合到第一半导体封装的上表面和第二半导体封装的下表面，以促进热量从第一半导体封装传递到第二半导体封装。

Description

热耦合的层叠封装半导体封装
技术领域
公开涉及半导体制作和层叠封装（package-on-package）半导体封装内的热能传递。
背景技术
层叠封装（PoP）是在其中许多球栅阵列（BGA）封装垂直布置的集成电路封装技术。PoP封装有利地减小了各个半导体封装所占据的板面积。PoP封装还使频繁互操作的部件之间的轨迹（track）长度最小化。使轨迹长度最小化提供更快速的信号传播、减小的噪声以及减小的信道串扰。在组装时，PoP封装允许在堆叠之前而不是在堆叠（例如，芯片堆叠）之后测试各个部件，从而减少返工，因为在PoP封装中仅使用已知的良好部件。
在典型的PoP集成电路中，存储器封装与诸如片上系统（SoC）的逻辑封装堆叠在一起。通常，堆叠的封装被堆叠，然后经由重整物理地和传导地耦合。由于大多数半导体封装在操作时产生热量，因此堆叠中的半导体封装产生的热量必须通过相对小的区域耗散。PoP封装内的减小的热量传递导致在堆叠内形成热点，并且最终导致PoP封装的过早故障。
附图说明
随着以下详细描述的进行，以及在参考附图时，所要求保护的主题的各种实施例的特征和优点将而变得明显，在所述附图中，同样的数字指定同样的部分，并且在其中：
图1是根据本文所描述的至少一个实施例的说明性层叠封装（PoP）半导体封装的横截面立视图，其中包含至少一个导热构件的插入中间层设置在第一半导体封装的上表面和第二半导体封装的下表面之间，使得导热构件将第一半导体封装导热地耦合到第二半导体封装；
图2A是根据本文所描述的至少一个实施例的说明性第二半导体封装的横截面立视图，所述说明性第二半导体封装包含导热地耦合的导热构件，其呈接近第二半导体封装的下表面上的导热构件设置的单个大的焊料凸块的形式；
图2B是根据本文所描述的至少一个实施例的说明性层叠封装（PoP）半导体封装的横截面立视图，其中回流图2A中描绘的至少一个焊料凸块提供或以其他方式形成将第一半导体封装导热地耦合到第二半导体封装的导热构件；
图3A是根据本文所描述的至少一个实施例的说明性第二半导体封装的横截面立视图，所述说明性第二半导体封装包含导热地耦合的导热构件，其呈各自接近第二半导体封装的下表面上的相应导热构件设置的多个焊料球、凸块、类似结构的形式；
图3B是根据本文所描述的至少一个实施例的说明性层叠封装（PoP）半导体封装的横截面立视图，其中图3A中描绘的第二半导体封装已经通过以下而导热地耦合到第一半导体封装：回流多个焊料球以提供将第一半导体封装与第二半导体封装150导热地耦合的导热构件中的相应的多个导热构件；
图4A是根据本文所描述的至少一个实施例的包括电介质芯的示例导热构件的横截面立视图，该电介质芯包含许多导热通孔，该导热通孔从芯的上表面穿透到芯的下表面并且将第一半导体封装导热地耦合到第二半导体封装；
图4B是根据本文所描述的至少一个实施例的包括电介质芯的示例导热构件的横截面立视图，该电介质芯包含许多导热通孔，该导热通孔在回流之后从芯的上表面穿透到芯的下表面并且其中导热通孔将第一半导体封装导热地耦合到第二半导体封装；
图5是根据本文所描述的至少一个实施例的诸如图4中所描绘的示例导热构件的平面视图，所述示例导热构件包含至少部分地被阻焊剂包围的多个导电通孔，所述导电通孔用以将第一半导体封装可连通地（communicably）耦合到第二半导体封装；以及
图6是根据本文描述的至少一个实施例的说明性层叠封装半导体封装制作方法的高层级逻辑流程图。
尽管以下具体实施方式将在参考说明性实施例的情况下进行，但是其许多替换方案、修改和变化对于本领域技术人员而言将是明显的。
具体实施方式
本文所公开的系统和方法提供了一种使用设置在第一半导体封装和第二半导体封装之间的导热构件的层叠封装（PoP）构造。导热构件包含将第一半导体封装的上表面导热地耦合到第二半导体封装的下表面的至少一个导热元件、夹具、器具和/或器件。在实施例中，至少一个导热元件、夹具、器具和/或器件可以包含焊盘，该焊盘设置在第二半导体封装的下表面上，并且在使用回流工艺或方法期间导热地耦合到设置在第一半导体封装的上表面上的导热层。在实施例中，至少一个导热元件、夹具、器具和/或器件可以包含多个焊料球，所述焊料球设置在第二半导体封装的下表面上，并且在回流期间导热地耦合到第一半导体封装的上表面。在实施例中，至少一个导热元件、夹具、器具和/或器件可以包含插入层，该插入层包含电介质芯，其具有从电介质芯的上表面穿透到电介质芯的下表面的至少一个传导元件。
导热构件定位在第一（下部）半导体封装和第二（上部）半导体封装之间，以促进跨越第一半导体封装的上表面在x-y方向上的热量分布，从而有利地降低在第一半导体封装的上表面上形成的热点（例如，在微处理器上方形成的热点）的温度。导热构件还可以通过将由下部第一半导体封装生成的热量传递到第二半导体封装以便耗散到周围环境来促进z方向上的热量移除。
任何数量的导热构件都可以如此定位在PoP半导体封装内。例如，在具有三个半导体堆叠封装的PoP半导体封装中，导热构件可以定位在最下部的半导体封装和中间半导体封装之间以及中间半导体封装和最上部的半导体封装之间。在一些实现方式中，导热构件可以定位在最下部的半导体封装下方，以促进热量传递到其上安装有半导体封装的衬底。
导热构件提供至少两个益处。第一，导热构件将第一半导体封装物理地耦合到第二半导体封装，从而改善PoP半导体封装的整体物理完整性。第二，导热构件将下部第一半导体封装导热地耦合到上部第二半导体封装，从而改善跨越第一半导体封装的上表面在x-y方向上的热量分布以及还从第一半导体封装到第二半导体封装在z方向上的热量分布。
当与所公开的导热构件的物理性能和热性能相比时，使用常规的液体或膏状粘合剂来对半导体封装进行物理耦合和热耦合两者具有若干缺点。第一，以使得在固化的粘合剂内不存在间隙或空隙的粘合剂到半导体封装的均匀施加对于以下是必要的：确保均匀的热量分布、避免生成热点、以及确保在半导体封装之间的几乎均匀的热量传递、并且以确保来自POP球的焊料不会挤出到空隙中。第二，用以确保足够的覆盖的粘合剂的过度施加导致粘合剂的挤出并且潜在地损害半导体封装之间的传导耦合的完整性。使用包含将第一半导体封装热耦合到第二半导体封装的至少一个导热结构的导热构件对第一半导体封装和第二半导体封装进行物理耦合和热耦合解决了这些问题。
通常，与其中在第一半导体封装和第二半导体封装之间存在气隙或类似的热破坏性结构或空隙的PoP半导体封装相比，本文所描述的系统和方法在z方向上提供更大的热导率。本文所描述的系统和方法还跨越PoP半导体封装的表面（即，在x-y方向上）提供更均匀的热量扩散。本文所描述的系统和方法还有利地提供与包覆成型的PoP封装相比具有整体更低的z-高度的PoP封装。
提供一种层叠封装（PoP）半导体封装。PoP半导体封装可以包含：第一半导体封装，其具有上表面和下表面；第二半导体封装，其具有上表面和下表面；以及导热构件，其设置在第一半导体封装的上表面和第二半导体封装的下表面之间，导热构件包含在第一半导体封装的上表面和第二半导体封装的下表面之间的至少一个连续的金属导热通路。
提供了一种层叠封装（PoP）半导体封装制作方法。该方法可以包含：将导热构件设置在第一半导体封装的上表面和第二半导体封装的下表面之间；其中导热构件包含至少一个连续的金属导热构件；将导热构件物理地耦合到第一半导体封装的上表面和第二半导体封装的下表面；以及将导热构件导热地耦合到第一半导体封装的上表面和第二半导体封装的下表面。
提供了一种电子器件。该电子器件可以包含：层叠封装（PoP）半导体封装，其包含：第一半导体封装，其具有上表面和下表面；第二半导体封装，其具有上表面和下表面；以及导热构件，其设置在第一半导体封装的上表面和第二半导体封装的下表面之间，该导热构件包含在第一半导体封装的上表面和第二半导体封装的下表面之间的至少一个连续的金属导热通路。
提供了一种层叠封装（PoP）半导体封装制作系统。该系统可以包含：用于将导热构件设置在第一半导体封装的上表面和第二半导体封装的下表面之间的装置，其中导热构件包含至少一个连续的金属导热构件；用于将导热构件物理地耦合到第一半导体封装的上表面和第二半导体封装的下表面的装置；以及用于将导热构件导热地耦合到第一半导体封装的上表面和第二半导体封装的下表面的装置。
如本文所使用的，术语“顶部”、“底部”、“上部”、“下部”、“最下部”和“最上部”当与一个或多个元件相关地使用时，旨在传达一种相对而非绝对的物理配置。因此，当器件被倒置时，器件中被描述为“最上部的元件”或“顶部元件”的元件可以替代地形成器件中的“最下部的元件”或“底部元件”。类似地，当器件被倒置时，器件中被描述为“最下部的元件”或“底部元件”的元件可以替代地形成器件中的“最上部的元件”或“顶部元件”。
如本文所使用的，术语“逻辑上相关联”当关于许多对象、系统或元件使用时，旨在传达对象、系统或元件之间的关系的存在，使得对一个对象、系统或元件的访问暴露与被访问的对象、系统或元件具有“逻辑关联”的或者具有到被访问的对象、系统或元件的“逻辑关联”的其余对象、系统或元件。示例“逻辑关联”存在于关系数据库之间，在关系数据库中，对第一数据库中的元件的访问可以提供来自许多另外的数据库中的一个或多个元件的信息和/或数据，每个另外的数据库与被访问的元件具有确认的关系。在另一示例中，如果“A”与“B”在逻辑上相关联，则访问“A”将暴露或以其他方式汲取来自“B”的信息和/或数据，并且反之亦然。
图1是根据本文所描述的至少一个实施例的说明性层叠封装（PoP）半导体封装100的横截面立视图，其中包含至少一个导热元件132的导热构件130设置在第一半导体封装110的上表面112和第二半导体封装150的下表面152之间，使得导热构件132将第一半导体封装110导热地耦合134到第二半导体封装150。除了将第一半导体封装110导热地耦合（即，在z方向上）到第二半导体封装150之外，导热构件130还促进跨越第一半导体封装110的上表面112（即，在x-y方向上）的更均匀的热量分布。使热量跨越第一半导体封装110的上表面112更均匀地分布有利地降低了在第一半导体封装110的操作期间形成的热点的温度。
所公开的PoP半导体封装100（包含非包覆成型的第一半导体封装110）有利地降低了PoP封装100的整体z高度，从而允许在诸如智能电话、便携式的基于处理器的设备、可穿戴的基于处理器的设备、紧凑型物联网（IoT）设备和类似的低轮廓（即，“较薄”）电子设备壳体中使用这样的PoP半导体封装。附加地，本文所描述的公开的PoP半导体封装100有利地减小了所需的板安装面积，从而促进电子设备壳体与可比较的非PoP封装系统相比具有更小的占用区（footprint）。
导热构件130包含具有上表面136和下表面138的至少一个导热元件132。上表面136导热地耦合到第二半导体封装150的下表面152。在实施例中，导热构件130的上表面136导热地耦合到设置在第二半导体封装150的下表面152上的至少一个导热构件168（例如，金属连接盘、焊盘、板或类似的）导热地连接。下表面138导热地耦合到第一半导体封装110的上表面112。在实施例中，导热构件130的下表面138导热地耦合到设置在第一半导体封装110的上表面112上的至少一个导热区域128（例如，金属连接盘、焊盘、板或类似的）。
导热构件130中的至少一个导热元件132可以使用具有比用来密封第二半导体封装150的模制化合物180的热导率更大的热导率的一种或多种材料或材料的组合来制作。至少一个导热元件132可以具有大于约13 W/mK、约5 W/mK、约10 W/mK、约15 W/mK、约 20 W/mK、约30 W/mK、约40 W/mK或约50 W/mK的热导率。在实施例中，导热构件130可以具有小于约20微米（μm）、约40 μm、约60 μm、约80 μm或约100 μm的总厚度。
至少一个导热元件132可以包含能够促进从第一半导体封装110到第二半导体封装150的传导的热量传递134的一种或多种材料、材料的组合和/或复合材料。这样的材料可以具有比用来至少部分地包住第一半导体封装110的模制化合物的热导率更大的热导率。这样的材料可以具有比用来至少部分地包住第二半导体封装150的模制化合物180的热导率更大的热导率。在实施例中，至少一个导热元件132可以包含一种或多种导热焊料。在其他实施例中，至少一个导热构件130可以包含电介质芯，该电介质芯包含穿透电介质芯、从导热构件130的上表面136延伸到下表面138的一个或多个导热元件132。
在实施例中，导热构件130可以包含使用一种或多种金属和/或金属合金（诸如铜、一种或多种含铜合金、锡、一种或多种含锡合金、铝、一种或多种含铝合金和类似的）制作的至少一个导热元件132。在实施例中，导热构件130可以包含使用一种或多种非金属和/或复合导热材料制作的至少一个导热元件132。例如，至少一个导热元件132可以包含含有一种或多种导热材料、碳纤维、石墨烯或类似的聚合物。
第一半导体封装110可以包含堆叠管芯半导体封装，其包含任何数量的堆叠半导体管芯120A-120n（统称为“半导体管芯120”）。如图1所描绘的，第一半导体封装110包含第一半导体管芯120A和第二半导体管芯120B。在一些实施例中，第一半导体封装110可以包含堆叠管芯半导体封装，其中顶部或最上部的半导体管芯120n至少部分地被暴露，即暴露的管芯半导体封装。在一些实施例中，可以减薄第一半导体封装110以适应导热构件130的厚度，从而使对完成的PoP半导体封装100的z高度的影响最小化。
在实施例中，第一半导体封装110可以包含设置在上表面112中、设置在上表面112上、跨越上表面112设置或者设置在上表面112周围的一个或多个导热区域128。例如，第一半导体封装110可以包含在第一半导体封装110的上表面112上提供导热区域128的金属化层。在实施例中，一个或多个导热区域128没有传导地耦合到电路或其他电子或半导体部件，并且被包含以使热量跨越第一半导体封装110的上表面112更均匀地分布。在实施例中，一个或多个导热区域128可以包含可连通地耦合到设置第一半导体封装110中、第一半导体封装110上或第一半导体封装110周围的一个或多个电路或其他电子或半导体部件的一个或多个金属化层或区域。
在实施例中，第一半导体封装110可以被减薄小于：约10微米（μm）、约30 μm、约50μm、约70 μm或约90 μm以适应在第一半导体封装110和第二半导体封装150之间的导热构件130的处置。第一半导体封装110包含衬底118，该衬底118具有包含一个或多个传导迹线114的任何数量的层，半导体管芯120物理地安装在其上并且半导体管芯120中的至少一些可连通地且传导地耦合到其。
第二半导体封装150也可以包含堆叠管芯半导体封装，其包含任何数量的堆叠半导体管芯160A-160n（统称为“半导体管芯160”）。如图1所描绘的，第二半导体封装150包含与第二半导体管芯160B堆叠的第一半导体管芯160A。多个导体164（引线接合部、焊料凸块等）将第一半导体管芯160A连接到设置在第二半导体封装150的衬底158上的导热焊盘154。类似地，多个导体166（引线接合部、焊料凸块等）将第二半导体管芯160B可连通地耦合到设置在第二半导体封装150的衬底158上的导热焊盘154。在实施例中，第二半导体封装150可以部分或完全密封在模制化合物180中。尽管在图1中被描绘为包覆成型的半导体封装，但是在实施例中，第二半导体封装150还可以包含暴露的管芯半导体封装，在所述暴露的管芯半导体封装中第二半导体管芯160B形成第二半导体封装150的上表面的至少一部分。
在实施例中，第二半导体封装150可以包含设置在下表面152中、设置在下表面152上、跨越下表面152设置或者设置在下表面152周围的一个或多个导热区域168。在实施例中，一个或多个导热区域168没有传导耦合到包含在第二半导体封装150中的电路或其他电子或半导体部件，并且被包含以使热量跨越第一半导体封装110的上表面112和/或跨越第二半导体封装150的下表面152更均匀地分布。在实施例中，一个或多个导热区域168可以包含可连通地耦合到设置在第二半导体封装150中、第二半导体封装150上或第二半导体封装150周围的一个或多个电路或其他电子或半导体部件的一个或多个金属化层或区域。
导热构件130将第一半导体封装110的上表面112导热地耦合到第二半导体封装150的下表面152。如图1所描绘的，导热构件130可以包含至少一个导热元件、夹具、器具和/或器件132，其具有促进从第一半导体封装110到第二半导体封装150的热能（即，热量）的传导流动134的热导率。在实施例中，导热元件、夹具、器具和/或器件132的下表面138导热地耦合到第一半导体封装110的上表面112上的导热区域128。导热元件、夹具、器具和/或器件132的上表面136导热地耦合到第二半导体封装150的下表面152上的导热区域168 。
在实施例中，多个焊料球144可以传导耦合到设置在第一半导体封装衬底118中、第一半导体封装衬底118上或第一半导体封装衬底118周围的相应多个焊盘142，并且多个焊料球156可以传导耦合到设置在第二半导体封装衬底158中、第二半导体封装衬底158上或第二半导体封装衬底158周围的相应多个传导焊盘154上。在实施例中，第一半导体封装110和第二半导体封装150可以使用焊料球144和156可连通地耦合。例如，第一半导体封装110和第二半导体封装150可以通过使用回流工艺熔化焊料球144和156而可连通地耦合。在将第一半导体封装110耦合到第二半导体封装150之后，导热构件130填充第一半导体封装110的上表面112与第二半导体封装150的下表面152之间的间隙。
在未填充的情况下，第一半导体封装110和第二半导体封装150之间的空气填充的空间或间隙不利地影响从第一半导体封装110到第二半导体封装150的热量流动（即，热量传递）。将导热构件130设置在第一半导体封装110和第二半导体封装150之间的间隙中将第一半导体封装110导热地耦合到第二半导体封装150，从而改善从第一半导体封装110到第二半导体封装150的热量流动。另外，导热构件130有利地改善了跨越第一半导体封装110的上表面122的热量分布，从而降低了第一半导体封装110的上表面上的任何热点的温度。在实施例中，与用来密封第二半导体封装150的模制化合物180相比，导热构件130可以具有更高的热导率，以进一步增强从第一半导体封装110的热量传递和跨越第一半导体封装110的上表面122的热量分布。
第一半导体封装110可以包含任何数量的半导体管芯120A-120n和/或半导体管芯120A-120n的组合。在实施例中，形成第一半导体封装110的半导体管芯120可以包含：系统级封装（SiP）；片上系统（SoC）；专用集成电路（ASIC）；精简指令集计算机（RISC）；数字信号处理器（DSP）；可编程门阵列（PGA）；或者能够执行机器可读指令并且访问一个或多个存储器件的任何其他器件、器件的集合和/或系统。第一半导体封装110可具有任何物理尺寸、形状或配置。
如图1所描绘的，在实施例中，第一半导体封装110可以使用暴露的管芯模制工艺制作，其中半导体管芯120被模制化合物140包围。在这样的实施例中，在使模制化合物140固化之后，最上部的半导体管芯120n保持至少部分地暴露。在这样的实施例中，暴露的管芯形成第一半导体封装110的上表面122的一部分。
第二半导体封装150可以包含任何数量的半导体管芯160A-160n和/或半导体管芯160A-160n的组合。在实施例中，形成第二半导体封装150的半导体管芯160可以包含但不限于：低功率双倍数据速率（LPDDR1、LPDDR2、LPDDR3、LPDDR4）随机存取存储器；低功率标准数据速率（LPSDR）随机存取存储器；3D NAND；通用闪存（UFS）存储器；嵌入式多媒体控制器（e.MMC）；或其组合。第二半导体封装150可以具有任何物理尺寸、形状或配置。在一些实施例中，第二半导体封装150与第一半导体封装110相比可以占据物理上更小的面积。例如，第二半导体封装150的下表面162的表面积可以小于第一半导体封装110的上表面122的表面积。第一半导体封装110和第二半导体封装150可以使用批量回流或热压接合而物理地、可连通地和/或传导地耦合。示例批量回流技术包含但不限于：强制对流；红外辐射；气相；激光；热压焊（hot bar）；或其任何组合。
图2A是根据本文所描述的至少一个实施例的说明性第二半导体封装150的横截面立视图，所述说明性第二半导体封装150包含导热地耦合的导热构件130，该导热构件130呈接近第二半导体封装150的下表面162上的导热构件168设置的单个大的焊料凸块210的形式。在实施例中，焊料凸块210可以包含含有粉末焊料和助焊剂的混合物的焊膏。在实施例中，焊料凸块210可以包含具有大于约35瓦/米-开尔文（W/mK）、约50 W/mK、约75 W/mK、约100 W/mK、约125 W/mK或约150 W/mK的热导率的任何材料或材料的组合。用来形成焊料凸块210的示例焊料包含具有按重量计算超过90％（例如，96.5wt％）的锡含量、按重量计算小于10％（例如3wt％）的银含量以及按重量计算小于3％（例如0.5wt％）的铜含量的无铅焊料。在实施例中，焊料凸块210可以包含回流温度为约200℃或更低、约220°C或更低、约240°C或更低、或约260°C或更低的焊料。
图2B是根据本文所描述的至少一个实施例的说明性层叠封装（PoP）半导体封装200B的横截面立视图，其中回流图2A中描绘的至少一个焊料凸块210提供或以其他方式形成将第一半导体封装110导热地耦合到第二半导体封装150的导热构件130。尽管在图2A和2B中仅描绘了一个焊料凸块210，但是在实施例中，任何数量的焊料凸块210A-210n可以类似地导热地耦合到第二半导体封装150的下表面152。在这样的实施例中，可以使该数量的焊料凸块210A-210n中的每个回流以提供相应数量的将第一半导体封装110导热地耦合到第二半导体封装150的导热构件132A-132n。
图3A是根据本文所描述的至少一个实施例的说明性第二半导体封装150的横截面立视图，所述说明性第二半导体封装150包含导热地耦合的导热构件130，该导热构件130呈各自接近第二半导体封装150的下表面162上的相应导热构件168A-168n（统称为“传导构件168”）设置的多个焊料球、凸块、类似结构310A-310n（统称为“焊料球310”）的形式。在实施例中，焊料球310中的每个可以包含含有粉末焊料和助焊剂的混合物的焊膏。在实施例中，焊料球310中的每个可以包含具有大于约35瓦/米-开尔文（W/mK）、约50 W/mK、约75 W/mK、约100 W/mK、约125 W/mK或约150 W/mK的热导率的任何材料或材料的组合。用来形成焊料球中的每个的示例焊料包含具有按重量计算超过90％（例如，96.5wt％）的锡含量、按重量计算小于10％（例如3wt％）的银含量以及按重量计算小于3％（例如0.5wt％）的铜含量的无铅焊料。在实施例中，用来形成焊料球中的每个的焊料可以具有约200℃或更低、约220°C或更低、约240°C或更低、或约260°C或更低的回流温度。
图3B是根据本文所描述的至少一个实施例的说明性层叠封装（PoP）半导体封装300B的横截面立视图，其中图3A中描绘的第二半导体封装150已经通过以下而导热地耦合到第一半导体封装110：回流多个焊料球310以提供将第一半导体封装110与第二半导体封装150导热地耦合的导热构件130中的相应的多个导热构件132。
图4A是根据本文所描述的至少一个实施例的呈包括电介质芯402的插入层400的形式的示例导热构件的横截面立视图，该电介质芯402具有许多导热通孔410A-410n（统称为“导热通孔410”），其从芯402的上表面404穿透到芯402的下表面406并且将第一半导体封装110导热地耦合到第二半导体封装150。除了导热通孔410之外，插入层400还包含许多导电通孔412A-412n（统称为“导电通孔412”），其将第一半导体封装110可连通地耦合到第二半导体封装150。
在实施例中，插入层400保持用来将第一半导体封装110可连通地耦合到第二半导体封装150的焊料球144和156。阻焊剂材料420可以设置在形成插入层400的芯402的上表面404的全部或一部分上、跨越上表面404的全部或一部分设置或者设置在上表面404的全部或一部分周围，以防止在回流工艺期间熔化的焊料球156迁移。类似地，阻焊剂材料430可以设置在形成插入层400的芯402的下表面406的全部或一部分上、跨越下表面406的全部或一部分设置或者设置在下表面406的全部或一部分周围，以防止在回流工艺期间熔化的焊料球144迁移。设置在芯402的上表面404上和设置在芯402的下表面406上的阻焊剂420的热性质损害了通过插入层400可实现的热量传递。芯402可以使用例如有机电介质材料的一种或多种不导电或电绝缘材料来制作。芯402可以具有小于约100微米（μm）、约80 μm、约60 μm、约40 μm或约20 μm的厚度。
为了改善插入层400的热性质，阻焊剂420可以被从其中将第二半导体封装150可连通地耦合到插入层400的焊料球156不存在的区域中的插入层400的上表面404的部分选择性地移除或以其他方式剥离。类似地，阻焊剂430可以被从其中将第一半导体封装110可连通地耦合到插入层400的焊料球144不存在的区域中的插入层400的下表面406的部分选择性地移除或以其他方式剥离。另外，可以使用从芯402的上表面404延伸到下表面406的多个导热通孔410来进一步增强插入层400的热量传递性质。使用具有超过芯402和/或设置在第一半导体封装110和/或第二半导体封装150周围的模制化合物的热导率的热导率的一种或多种材料来形成导热通孔410。
在实施例中，导热涂层或层440可以跨越芯402的上表面404的至少一部分沉积或以其他方式设置。可以使用任何当前可用的或将来开发的沉积方法或技术来沉积导热涂层或层440。示例沉积技术包含光刻沉积或电解沉积。导热层440可以耦合到导热通孔410中的至少一些。导热涂层或层440的存在有利地帮助跨越插入层400的表面（即，在x-y方向上）的热量分布，并且限制在第一半导体封装110的热点或类似的高温区域处发生的热梯度。焊料球或凸块310可以跨越导热层440的表面均匀地（例如，以规则图案）或不均匀地（例如，以不规则的图案）设置，以将插入层400热耦合且物理耦合到第二半导体封装150的下表面152。
导热层440可以包含一种或多种导热金属、金属合金、复合材料或聚合物。例如，导热层440可以包含设置在芯402的上表面404的全部或一部分上、设置在上表面404的全部或一部分中、设置在上表面404的全部或一部分周围或跨越上表面404的全部或一部分设置的铜或铜合金层。在一些实现方式中，导热层可以具有小于约10微米（μm）、约15 μm、约20 μm、约25 μm或约30 μm的厚度。在实施例中，导热层440可以具有大于约50瓦/米-开尔文（W/mK）、约100 W/mK、约150 W/mK、约200 W/mK、约250 W/mK、约300 W/mK、约350 W/mK或约400W/mK的热导率。
尽管未在图4A中描绘，但是在一些实现方式中，第二导热层或涂层可以设置在导热涂层或层440的至少一部分上、设置在导热涂层或层440的至少一部分中、设置在导热涂层或层440的至少一部分周围或者跨越导热涂层或层440的至少一部分设置。在实施例中，第二导热层可以改善下面的导热涂层或层440的一个或多个参数。例如，第二导热层可以改善导热涂层或层440的焊料润湿性。第二导热层可以包含具有与下面的导热涂层或层440的热导率相同或比其更大的热导率的一种或多种材料或者材料的组合。例如，镍/钯/金（NiPdAu）的薄层可以设置在导热涂层或层440的至少一部分中、设置在导热涂层或层440的至少一部分上、设置在导热涂层或层440的至少一部分周围或者跨越导热涂层或层440的至少一部分设置。在实施例中，第二导热层可以包含具有小于约30微米（μm）、约25 μm、约20 μm、约15 μm、约10 μm或约5 μm的厚度的层。
尽管未在图4A中描绘，但是在实施例中，类似的导热层440可以替代地或附加地跨越芯402的下表面406的至少一部分沉积或以其他方式设置。在实施例中，一个或多个层或涂层可以施加到导热层440的全部或一部分。
在实施例中，诸如导热帽450的热元件可以跨越芯402的下表面406的至少一部分沉积或以其他方式设置。在实施例中，导热帽450可以接近芯402中的导热通孔410中的一些或全部设置。在一些实现方式中，焊料凸块或焊料球310可以接近导热帽450中的至少一些设置，以将插入层400热耦合且物理耦合到第一半导体封装110的上表面112。尽管未在图4A中描绘，但是在实施例中，类似的导热帽450可以接近芯402的上表面404上的导热通孔410中的至少一些替代地或附加地沉积或者以其他方式设置。
可以使用一种或多种导热金属、金属合金、复合材料或聚合物制作导热帽450。例如，导热帽450可以包含设置在芯402的下表面406的全部或一部分上、设置在下表面406的全部或一部分中、设置在下表面406的全部或一部分周围或跨越下表面406的全部或一部分设置的铜或铜合金层。在一些实现方式中，导热帽450可以具有小于约10微米（μm）、约15 μm、约20 μm、约25 μm或约30 μm的厚度。在实施例中，导热帽450可以具有大于约50瓦/米-开尔文（W/mK）、约100 W/mK、约150 W/mK、约200 W/mK、约250 W/mK、约300 W/mK、约350 W/mK或约400 W/mK的热导率。
图4B是根据本文所描述的至少一个实施例的包括电介质芯402的示例插入层400的横截面立视图，该电介质芯402包含许多导热通孔410A-410n（统称为“导热通孔410”），其在回流之后从芯402的上表面404穿透到芯402的下表面406并且其中导热通孔410将第一半导体封装110导热地耦合到第二半导体封装150。在回流之后，设置在芯402的上表面404上的导热涂层或层440上的焊料球310将插入层400导热地耦合到第二半导体封装150的下表面152。在回流之后，设置在插入层400的下表面406上的导热帽450上的焊料球310将插入层400导热地耦合到第一半导体封装110的上表面112。
图5是根据本文所描述的至少一个实施例的诸如图4中所描绘的示例插入层400的平面视图，所述示例插入层400包含至少部分地被阻焊剂420包围的多个导电通孔412，所述导电通孔412用以将第一半导体封装110可连通地耦合到第二半导体封装150。插入层400还包含暴露的导热材料440的区域，其中阻焊剂420已被从插入层400选择性地移除。阻焊剂510的一部分已经被允许保留以准许沉积在PoP半导体封装制作工艺中有用的机器或人类可读的符号。
图6是根据本文描述的至少一个实施例的说明性层叠封装半导体封装制作方法600的高层级逻辑流程图。在实施例中，导热构件130可以设置在第一半导体封装110和第二半导体封装150之间。导热构件130将第一半导体封装110导热地耦合到第二半导体封装150，从而促进从第一半导体封装110到第二半导体封装150以及到PoP半导体封装100周围的周围环境的热能流动134。在实施例中，导热构件130可以包含具有许多导电通孔412的插入层400，所述导电通孔412将第一半导体封装110可连通地耦合到第二半导体封装150。导热构件130可以使用以下中的至少一个来将第一半导体封装110导热地耦合到第二半导体封装150：单个导热元件210；多个导热元件310；和/或插入层400，其具有将第一半导体封装110导热地耦合到第二半导体封装的多个导热通孔410以及将第一半导体封装110可连通地耦合到第二半导体封装150的许多导电通孔412。方法600在602处开始。
在604处，将导热构件130设置在第一半导体封装110和第二半导体封装150之间。在实施例中，导热构件130可以包含耦合到第二半导体封装150的下表面152的焊料凸块210。在这样的实施例中，当第二半导体封装150接近第一半导体封装110设置时，焊料凸块210定位在第一半导体封装110和第二半导体封装150之间。在其他实施例中，导热构件130可以包含多个焊料凸块或焊料球310，其可以耦合到第二半导体封装150的下表面152。在这样的实施例中，当第二半导体封装150接近第一半导体封装110设置时，多个焊料凸块310定位在第一半导体封装110和第二半导体封装150之间。在另外的其他实施例中，导热构件130可以包含具有芯402的插入层400，所述芯402包含从芯402的上表面404延伸到芯402的下表面406的多个导热通孔410。当插入在第一半导体封装110和第二半导体封装150之间时，导热通孔410从第一半导体封装110的上表面112延伸到第二半导体封装150的下表面152。
在606处，导热构件物理地耦合到第一半导体封装110的上表面112以及第二半导体封装150的下表面152。在实施例中，第一半导体封装110的上表面112可以包含一个或多个金属化层128，并且第二半导体封装150的下表面152可以包含一个或多个导热区域168。在实施例中，在回流期间，焊料凸块210流动并且物理耦合到设置在第一半导体封装110的上表面112上的一个或多个金属化层128以及设置在第二半导体封装150的下表面152上的一个或多个导热区域168。在其他实施例中，在回流期间，多个焊料凸块310流动并且物理耦合到设置在第一半导体封装110的上表面112上的一个或多个金属化层128以及设置在第二半导体封装150的下表面152上的一个或多个导热区域168。在另外的其他实施例中，焊料球310可以设置在导热构件130的上表面404和下表面406上。在回流期间，焊料球310流动并且物理耦合到设置在第一半导体封装110的上表面112上的一个或多个金属化层128以及设置在第二半导体封装150的下表面152上的一个或多个导热区域168。
在608处，导热构件130导热地耦合到第一半导体封装110的上表面112和第二半导体封装150的下表面152。将导热构件130导热地耦合到第一半导体封装110的上表面112和第二半导体封装150的下表面152促进经由导热构件130从第一半导体封装110到第二半导体封装150的热能流动134。方法600在610处结束。
虽然图6图示了根据一个或多个实施例的各种操作，但是要理解的是，并非图6中描绘的所有操作对于其他实施例均是必需的。实际上，本文中充分预期的是，在本公开的其他实施例中，图6中描绘的操作和/或本文描述的其他操作可以以未在附图中的任何中具体示出的方式组合，但仍然充分与本公开一致。因此，涉及在一个附图中未确切示出的特征和/或操作的权利要求被认为在本公开的范围和内容内。
如在本申请和权利要求中所使用的，由术语“和/或”连接的项目列表能够意指所列项目的任何组合。例如，短语“A、B和/或C”能够意指：A；B；C；A和B；A和C；B和C；或者A、B和C。如在本申请和权利要求中所使用的，由术语“至少一个”连接的项目列表能够意指所列术语的任何组合。例如，短语“A、B或C中的至少一个”能够意指A；B；C；A和B；A和C；B和C；或者A、B和C。
因此，本公开涉及用于改善PoP半导体封装中的热量分布和热量移除效率的系统和方法。PoP半导体封装包含第一半导体封装，其物理地、可连通地并且传导地耦合到堆叠的第二半导体封装。包含至少一个导热构件的导热构件可以设置在第一半导体封装和第二半导体封装之间。导热构件可以包含：单个导热元件；多个导热元件；或包含至少一个导热元件的芯。导热元件导热地耦合到第一半导体封装的上表面和第二半导体封装的下表面，以促进从第一半导体封装到第二半导体封装的热量传递。
以下示例关于另外的实施例。本公开的以下示例可以包括主题内容，诸如至少一个器件、方法、用于存储在被执行时使得机器基于该方法执行动作的指令的至少一个机器可读介质、用于基于该方法执行动作的装置和/或系统，其用于改善和增强跨越PoP半导体封装中的第一半导体封装的上表面的横向热量分布以及改善和增强在PoP半导体封装内从第一半导体封装到第二半导体封装的热量流动。
根据示例1，提供了一种层叠封装（PoP）半导体封装。所述PoP半导体封装可以包含：第一半导体封装，其具有上表面和下表面；第二半导体封装，其具有上表面和下表面；以及导热构件，设置在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间，所述导热构件包含在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间的至少一个连续的金属导热通路。
示例2可以包含示例1的元素，其中，所述第一半导体封装的上表面可以包含金属化管芯背侧；所述第二半导体封装的下表面可以包含至少一个导热区域；以及所述导热构件可以包含至少一个导热元件，所述导热元件导热地耦合到所述金属化管芯背侧的至少一部分以及设置在所述第二半导体封装的下表面上的所述导热区域的至少一部分。
示例3可以包含示例2的元素，其中，至少一个传导元件可以包含均匀的导热材料层，所述均匀的导热材料层设置在所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分之间，并且导热地耦合到所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分。
示例4可以包含示例3的元素，其中，所述均匀的导热材料层可以包含在所述金属化管芯背侧和所述至少一个导热区域之间回流的均匀的焊料层。
示例5可以包含示例2的元素，其中，至少一个传导元件可以包含多个导热元件，每个导热元件由导热材料形成，所述导热材料设置在所述第一半导体封装的所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分之间，并且导热地耦合到所述第一半导体封装的所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分。
示例6可以包含示例5的元素，其中，所述多个导热元件可以包含多个焊件（solderpiece），所述多个焊件中的每个在所述金属化管芯背侧和所述至少一个导热区域中的相应一个之间回流。
示例7可以包含示例2的元素，其中，所述第一半导体封装的上表面的金属化部分可以包含金属化层，所述金属化层包含以下中至少之一：铜、铜合金、金、金合金或焊料。
示例8可以包含示例2的元素，其中，所述第一半导体封装的上表面的金属化部分可以包含金属化层，所述金属化层包含以下中至少之一：可烧结的膏状材料或导热粘合剂。
示例9可以包含示例1的元素，其中，所述导热构件包括插入层，所述插入层包含：具有上表面和下表面的电介质芯材料；从所述芯材料的上表面连续延伸到所述芯材料的下表面的多个导热通孔，所述多个导热通孔用以将所述第一半导体封装的上表面导热地耦合到所述第二半导体封装的下表面；以及从所述芯材料的上表面连续延伸到所述芯材料的下表面的多个导电通孔，所述多个导电通孔用以将所述第一半导体封装导电地耦合到所述第二半导体封装。
示例10可以包含示例9的元素，其中，所述多个导热通孔可以包含含有以下中至少之一的导热通孔：铜或含铜合金。
示例11可以包含示例9的元素，其中，所述多个导热通孔中的每个可以包含直径为从30微米（μm）至100 μm的导热通孔；并且其中，所述多个导热通孔可以包含以从约100微米（μm）至约500 μm的间距设置的导热通孔。
示例12可以包含示例9的元素，其中，所述多个导热通孔可以包含接近所述第一半导体封装的上表面的在操作中达到高温的区域设置的至少一个导热通孔。
示例13可以包含示例12的元素，其中，所述插入层还包括跨越所述插入层的上表面的至少一部分设置的金属化层，所述金属化层跨越所述多个导热通孔中的至少一部分设置。
示例14可以包含示例13的元素，其中，所述插入层还包括设置在所述插入层的下表面上的多个焊盘，所述多个焊盘中的每个接近所述多个导热通孔中的相应一个设置。
示例15可以包含示例14的元素，其中，所述多个焊盘中的每个可以包含直径为从约70微米（μm）至150 μm的焊盘。
示例16可以包含示例13的元素，其中，所述金属化层可以包含含有以下中至少之一的金属化层：铜、含铜合金、金、含金合金或导热焊料。
示例17可以包含示例16的元素，其中，所述金属化层可以包含厚度为从5微米（μm）至25 μm的金属化层。
示例18可以包含示例13的元素，其中，所述插入层还可以包含：第一阻焊剂层，设置在所述芯材料的上表面上在所述多个导热通孔中的至少一些和所述多个导电通孔中的至少一些之间；以及第二阻焊剂层，设置在所述芯材料的下表面上在所述多个导热通孔中的至少一些和所述多个导电通孔中的至少一些之间。
根据示例19，提供了一种层叠封装（PoP）半导体封装制作方法。所述方法可以包含：在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件；其中，所述导热构件包含至少一个连续的金属导热构件；将所述导热构件物理地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面；以及将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面。
示例20可以包含示例19的元素，其中，在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件可以包含：在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件。
示例21可以包含示例20的元素，其中，将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面可以包含：将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分。
示例22可以包含示例21的元素，其中，将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分可以包含：在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间导热地耦合均匀的导热材料层。
示例23可以包含示例22的元素，其中，在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间导热地耦合均匀的导热材料层可以包含：在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间回流均匀的焊料层。
示例24可以包含示例21的元素，其中，将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分可以包含：将各自均由导热材料形成的多个导热元件中的每个导热地耦合到所述第一半导体封装的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分。
示例25可以包含示例24的元素，其中，将各自均由导热材料形成的多个导热元件中的每个导热地耦合到所述第一半导体封装的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分可以包含：在设置在所述第一半导体封装的上表面上的金属化管芯背侧和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间回流多个焊件中的每个。
示例26可以包含示例20的元素，其中，在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件可以包含：在包含金属化管芯背侧的第一半导体封装的上表面之间设置包含如含有以下中至少之一的金属化层的导热构件：铜、铜合金、金、金合金或焊料。
示例27可以包含示例20的元素，其中，在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件可以包含：在包含金属化管芯背侧的第一半导体封装的上表面之间设置包含如含有以下中至少之一的金属化层的导热构件：可烧结的膏状材料或导热粘合剂。
示例28可以包含示例20的元素，其中，在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件可以包含：将包含多个导热通孔的插入层导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面，所述多个导热通孔中的每个从芯材料的上表面连续延伸到芯材料的下表面；以及将多个导电通孔可连通地耦合在所述第一半导体封装和所述第二半导体封装之间，所述多个导电通孔中的每个从所述芯材料的上表面连续延伸到所述芯材料的下表面。
示例29可以包含示例28的元素，其中，将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面可以包含：将含有以下中至少之一的多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面：铜或含铜合金。
示例30可以包含示例29的元素，其中，将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面可以包含：将直径为从30微米（μm）至100 μm的多个导热通孔以从约100 μm至约500 μm的间距导热地耦合在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间。
示例31可以包含示例29的元素，其中，将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面可以包含：在所述导热构件的上表面的至少一部分上设置金属化层；将所述金属化层导热地耦合到所述多个导热通孔中的每个中的至少一些；以及将所述金属化层导热地耦合到所述第二半导体封装的下表面。
示例32可以包含示例31的元素，其中，将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面可以包含：在所述导热构件的下表面上设置多个导热焊盘；将所述多个导热焊盘中的每个导热地耦合到所述多个导热通孔中的相应一个；以及将所述多个导热焊盘中的至少一些中的每个导热地耦合到所述第一半导体封装的上表面。
示例33可以包含示例32的元素，其中，在所述导热构件的下表面上设置多个导热焊盘可以包含：在所述导热构件的下表面上设置直径为从约70微米（μm）至150 μm的多个传导焊盘。
示例34可以包含示例33的元素，其中，在所述导热构件的上表面的至少一部分上设置金属化层可以包含：在所述导热构件的上表面的至少一部分上设置含有以下中至少之一的金属化层：铜、含铜合金、金、含金合金或导热焊料。
示例35可以包含示例34的元素，其中，在所述导热构件的上表面的至少一部分上设置金属化层还可以包含：在所述导热构件的上表面的至少一部分上设置厚度为从5微米（μm）至25 μm的金属化层。
示例36可以包含示例28的元素，其中，在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件；其中所述导热构件包含至少一个连续的金属导热构件，可以包含：在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件；其中，所述导热构件包含至少一个连续的金属导热构件，所述导热构件可以包含：第一阻焊剂层，设置在所述导热构件的上表面上在所述多个导热通孔中的至少一些和所述多个导电通孔中的至少一些之间；以及第二阻焊剂层，设置在所述导热构件的下表面上在第一多个金属通孔中的至少一些和第二多个金属通孔中的至少一些之间。
根据示例37，提供了一种电子器件。所述电子器件可以包含：层叠封装（PoP）半导体封装，所述层叠封装（PoP）半导体封装包含：第一半导体封装，其具有上表面和下表面；第二半导体封装，其具有上表面和下表面；以及导热构件，设置在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间，所述导热构件包含在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间的至少一个连续的金属导热通路。
示例38可以包含示例37的元素，其中，所述第一半导体封装的上表面可以包含金属化管芯背侧；所述第二半导体封装的下表面可以包含至少一个导热区域；以及所述导热构件可以包含至少一个传导元件，所述传导元件导热地耦合到所述金属化管芯背侧的至少一部分以及设置在所述第二半导体封装的下表面上的所述导热区域的至少一部分。
示例39可以包含示例38的元素，其中，所述至少一个传导元件可以包含均匀的导热材料层，所述均匀的导热材料层设置在所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分之间，并且导热地耦合到所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分。
示例40可以包含示例39的元素，其中，所述均匀的导热材料层可以包含在所述金属化管芯背侧和所述至少一个导热区域之间回流的均匀的焊料层。
示例41可以包含示例38的元素，其中，所述至少一个传导元件包括多个导热元件，每个导热元件由导热材料形成，所述导热材料设置在所述第一半导体封装的所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分之间，并且导热地耦合到所述第一半导体封装的所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分。
示例42可以包含示例41的元素，其中，所述多个导热元件可以包含多个焊件，所述多个焊件中的每个在所述金属化管芯背侧和所述至少一个导热区域中的相应一个之间回流。
示例43可以包含示例38的元素，其中，所述第一半导体封装的上表面的金属化部分可以包含金属化层，所述金属化层包含以下中至少之一：铜、铜合金、金、金合金或焊料。
示例44可以包含示例38的元素，其中，所述第一半导体封装的上表面的金属化部分可以包含金属化层，所述金属化层包含以下中至少之一：可烧结的膏状材料或导热粘合剂。
示例45可以包含示例37的元素，其中，所述导热构件可以包含：具有上表面和下表面的芯材料；从所述芯材料的上表面连续延伸到所述芯材料的下表面的多个导热通孔，所述多个导热通孔用以将所述第一半导体封装的上表面导热地耦合到所述第二半导体封装的下表面；以及从所述芯材料的上表面连续延伸到所述芯材料的下表面的多个导电通孔，所述多个导电通孔用以将所述第一半导体封装导电地耦合到所述第二半导体封装。
示例46可以包含示例45的元素，其中，所述多个导热通孔可以包含含有以下中至少之一的通孔：铜或含铜合金。
示例47可以包含示例45的元素，其中，所述多个导热通孔中的每个包含直径为从30微米（μm）至100 μm的导热通孔；并且其中，所述多个导热通孔包含以从约100微米（μm）至约500 μm的间距设置的导热通孔。
示例48可以包含示例45的元素，其中，所述多个导热通孔可以包含接近所述第一半导体封装的上表面的在操作中达到高温的区域设置的至少一个导热通孔。
示例49可以包含示例48的元素，其中，所述导热构件还可以包含跨越所述导热构件的上表面的至少一部分设置的金属化层，所述金属化层跨越所述多个导热通孔中的至少一部分设置。
示例50可以包含示例49的元素，其中，所述导热构件还可以包含设置在所述导热构件的下表面上的多个焊盘，所述多个焊盘中的每个接近所述多个导热通孔中的相应一个设置。
示例51可以包含示例50的元素，其中，所述多个焊盘中的每个可以包含直径为从约70微米（μm）至150 μm的焊盘。
示例52可以包含示例51的元素，其中，所述金属化层可以包含含有以下中至少之一的金属化层：铜、含铜合金、金、含金合金或导热焊料。
示例53可以包含示例52的元素，其中，所述金属化层可以包含厚度为从5微米（μm）至25 μm的金属化层。
示例54可以包含示例49的元素，其中，所述导热构件还可以包含：第一阻焊剂层，设置在所述芯材料的上表面上在所述多个导热通孔中的至少一些和所述多个导电通孔中的至少一些之间；以及第二阻焊剂层，设置在所述芯材料的下表面上在所述多个导热通孔中的至少一些和所述多个导电通孔中的至少一些之间。
根据示例55，提供了一种层叠封装（PoP）半导体封装制作系统。所述系统可以包含：用于在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件的装置，其中，所述导热构件包含至少一个连续的金属导热构件；用于将所述导热构件物理地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置；以及用于将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置。
示例56可以包含示例55的元素，其中，所述用于在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件的装置可以包含：用于在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件的装置。
示例57可以包含示例56的元素，其中，用于将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置可以包含：用于将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分的装置。
示例58可以包含示例57的元素，其中，用于将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分的装置可以包含：用于在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间导热地耦合均匀的导热材料层的装置。
示例59可以包含示例58的元素，其中，用于在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间导热地耦合均匀的导热材料层的装置可以包含：用于在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间回流均匀的焊料层的装置。
示例60可以包含示例57的元素，其中，用于将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分的装置可以包含：用于将各自均由导热材料形成的多个导热元件中的每个导热地耦合到所述第一半导体封装的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分的装置。
示例61可以包含示例60的元素，其中，用于将各自均由导热材料形成的多个导热元件中的每个导热地耦合到所述第一半导体封装的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分的装置可以包含：用于在设置在所述第一半导体封装的上表面上的金属化管芯背侧和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间回流多个焊件中的每个的装置。
示例62可以包含示例56的元素，其中，用于在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件的装置可以包含：用于在包含金属化管芯背侧的第一半导体封装的上表面之间设置包含如含有以下中至少之一的金属化层的导热构件的装置：铜、铜合金、金、金合金或焊料。
示例63可以包含示例56的元素，其中，用于在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件的装置可以包含：用于在包含金属化管芯背侧的第一半导体封装的上表面之间设置包含如含有以下中至少之一的金属化层的导热构件的装置：可烧结的膏状材料或导热粘合剂。
示例64可以包含示例56的元素，其中，用于在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件的装置可以包含：用于将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置，所述多个导热通孔中的每个从导热构件芯材料的上表面连续延伸到所述导热构件芯材料的下表面；以及用于将多个导电通孔可连通地耦合在所述第一半导体封装和所述第二半导体封装之间的装置，所述多个导电通孔中的每个从所述芯材料的上表面连续延伸到所述芯材料的下表面。
示例65可以包含示例64的元素，其中，用于将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置可以包含：用于将含有以下中至少之一的多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置：铜或含铜合金。
示例66可以包含示例65的元素，其中，用于将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置可以包含：用于将直径为从30微米（μm）至100 μm的多个导热通孔以从约100 μm至约500 μm的间距导热地耦合在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间的装置。
示例67可以包含示例65的元素，其中，用于将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置可以包含：用于在所述导热构件的上表面的至少一部分上设置金属化层的装置；用于将所述金属化层导热地耦合到所述多个导热通孔中的每个中的至少一些的装置；以及用于将所述金属化层导热地耦合到所述第二半导体封装的下表面的装置。
示例68可以包含示例67的元素，其中，用于将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置可以包含：用于在所述导热构件的下表面上设置多个导热焊盘的装置；用于将所述多个导热焊盘中的每个导热地耦合到所述多个导热通孔中的相应一个的装置；以及用于将所述多个导热焊盘中的至少一些中的每个导热地耦合到所述第一半导体封装的上表面的装置。
示例69可以包含示例68的元素，其中，用于在所述导热构件的下表面上设置多个导热焊盘的装置可以包含：用于在所述导热构件的下表面上设置直径为从约70微米（μm）至150 μm的多个传导焊盘的装置。
示例70可以包含示例69的元素，其中，用于在所述导热构件的上表面的至少一部分上设置金属化层的装置可以包含：用于在所述导热构件的上表面的至少一部分上设置含有以下中至少之一的金属化层的装置：铜、含铜合金、金、含金合金或导热焊料。
示例71可以包含示例70的元素，其中，用于在所述导热构件的上表面的至少一部分上设置金属化层的装置还可以包含：用于在所述导热构件的上表面的至少一部分上设置厚度为从5微米（μm）至25 μm的金属化层的装置。
示例72可以包含示例68的元素，其中，用于在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件的装置；其中所述导热构件包含至少一个连续的金属导热构件可以包含：用于在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件的装置；其中，所述导热构件包含至少一个连续的金属导热构件，所述导热构件包含：第一阻焊剂层，设置在所述导热构件的上表面上在所述多个导热通孔中的至少一些和所述多个导电通孔中的至少一些之间；以及第二阻焊剂层，设置在所述导热构件的下表面上在第一多个金属通孔中的至少一些和第二多个金属通孔中的至少一些之间。
本文已经采用的术语和表达用作描述而非限制的术语，并且在使用这样的术语和表达时，不意在排除所示出和所描述的特征的任何等同物（或其部分），并且认识到在权利要求的范围内各种修改是可能的。因此，权利要求旨在覆盖所有这样的等同物。

Claims (25)

1.一种层叠封装（PoP）半导体封装，包括：
第一半导体封装，其具有上表面和下表面；
第二半导体封装，其具有上表面和下表面；以及
导热构件，设置在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间，所述导热构件包含在所述第一半导体封装的上表面和所述第二半导体封装的下表面之间的至少一个连续的金属导热通路。
2.根据权利要求1所述的PoP半导体封装，其中：
所述第一半导体封装的上表面包括金属化管芯背侧；
所述第二半导体封装的下表面包括至少一个导热区域；以及
所述导热构件包括至少一个导热元件，所述导热元件导热地耦合到所述金属化管芯背侧的至少一部分以及设置在所述第二半导体封装的下表面上的所述导热区域的至少一部分。
3.根据权利要求2所述的PoP半导体封装，其中，至少一个传导元件包括均匀的导热材料层，所述均匀的导热材料层设置在所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分之间，并且导热地耦合到所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分。
4.根据权利要求3所述的PoP半导体封装，所述均匀的导热材料层包括在所述金属化管芯背侧和所述至少一个导热区域之间回流的均匀的焊料层。
5.根据权利要求2所述的PoP半导体封装，其中，至少一个传导元件包括多个导热元件，每个导热元件由导热材料形成，所述导热材料设置在所述第一半导体封装的所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分之间，并且导热地耦合到所述第一半导体封装的所述金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的所述至少一个导热区域的至少一部分。
6.根据权利要求5所述的PoP半导体封装，其中，所述多个导热元件包括多个焊件，所述多个焊件中的每个在所述金属化管芯背侧和所述至少一个导热区域中的相应一个之间回流。
7.根据权利要求2所述的PoP半导体封装，其中，所述第一半导体封装的上表面的金属化部分包括金属化层，所述金属化层包含以下中至少之一：铜、铜合金、金、金合金或焊料。
8.根据权利要求2所述的PoP半导体封装，其中，所述第一半导体封装的上表面的金属化部分包括金属化层，所述金属化层包含以下中至少之一：可烧结的膏状材料或导热粘合剂。
9.根据权利要求1所述的PoP半导体封装，其中，所述导热构件包含插入层，所述插入层包括：
具有上表面和下表面的电介质芯材料；
从所述芯材料的上表面连续延伸到所述芯材料的下表面的多个导热通孔，所述多个导热通孔用以将所述第一半导体封装的上表面导热地耦合到所述第二半导体封装的下表面；以及
从所述芯材料的上表面连续延伸到所述芯材料的下表面的多个导电通孔，所述多个导电通孔用以将所述第一半导体封装导电地耦合到所述第二半导体封装。
10.根据权利要求9所述的PoP半导体封装，其中，所述多个导热通孔包括含有以下中至少之一的通孔：铜或含铜合金。
11.根据权利要求9所述的PoP半导体封装：
其中，所述多个导热通孔中的每个包含直径为从30微米（μm）至100 μm的导热通孔；并且
其中，所述多个导热通孔包含以从约100微米（μm）至约500 μm的间距设置的导热通孔。
12.根据权利要求9所述的PoP半导体封装，其中，所述多个导热通孔包含接近所述第一半导体封装的上表面的在操作中达到高温的区域设置的至少一个导热通孔。
13.一种层叠封装（PoP）半导体封装制作方法，包括：
在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件；其中，所述导热构件包含至少一个连续的金属导热构件；
将所述导热构件物理地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面；以及
将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面。
14.根据权利要求13所述的方法，其中，在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件包括：
在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件。
15.根据权利要求14所述的方法，其中，将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面包括：
将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分。
16.根据权利要求15所述的方法，其中，将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分包括：
在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间导热地耦合均匀的导热材料层。
17.根据权利要求16所述的方法，其中，在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间导热地耦合均匀的导热材料层包括：
在设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间回流均匀的焊料层。
18.根据权利要求14所述的方法，其中，将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分包括：
将各自均由导热材料形成的多个导热元件中的每个导热地耦合到所述第一半导体封装的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分。
19.根据权利要求18所述的方法，其中，将各自均由导热材料形成的多个导热元件中的每个导热地耦合到所述第一半导体封装的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分包括：
在设置在所述第一半导体封装的上表面上的金属化管芯背侧和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分之间回流多个焊件中的每个。
20.一种层叠封装（PoP）半导体封装制作系统，包括：
用于在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件的装置；其中，所述导热构件包含至少一个连续的金属导热构件；
用于将所述导热构件物理地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置；以及
用于将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置。
21.根据权利要求20所述的系统，其中，用于在第一半导体封装的上表面和第二半导体封装的下表面之间设置导热构件的装置包括：
用于在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件的装置。
22.根据权利要求21所述的系统，其中，用于将所述导热构件导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置包括：
用于将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分的装置。
23.根据权利要求22所述的系统，其中，用于将包含在所述导热构件中的至少一个传导元件导热地耦合到设置在所述第一半导体封装的上表面上的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的导热区域的至少一部分的装置包括：
用于将各自均由导热材料形成的多个导热元件中的每个导热地耦合到所述第一半导体封装的金属化管芯背侧的至少一部分和设置在所述第二半导体封装的下表面上的至少一个导热区域的至少一部分的装置。
24.根据权利要求20所述的系统，其中，用于在包含金属化管芯背侧的第一半导体封装的上表面和包含至少一个导热区域的第二半导体封装的下表面之间设置导热构件的装置包括：
用于将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置，所述多个导热通孔中的每个从芯材料的上表面连续延伸到所述芯材料的下表面；以及
用于将多个导电通孔可连通地耦合在所述第一半导体封装和所述第二半导体封装之间的装置，所述多个导电通孔中的每个从所述芯材料的上表面连续延伸到所述芯材料的下表面。
25.根据权利要求24所述的系统，其中，用于将多个导热通孔导热地耦合到所述第一半导体封装的上表面和所述第二半导体封装的下表面的装置包括：
用于在所述导热构件的上表面的至少一部分上设置金属化层的装置；
用于将所述金属化层导热地耦合到所述多个导热通孔中的每个中的至少一些的装置；以及
用于将所述金属化层导热地耦合到所述第二半导体封装的下表面的装置。
CN201811138282.6A 2017-09-29 2018-09-28 热耦合的层叠封装半导体封装 Pending CN109585396A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/721235 2017-09-29
US15/721,235 US11222877B2 (en) 2017-09-29 2017-09-29 Thermally coupled package-on-package semiconductor packages

Publications (1)

Publication Number Publication Date
CN109585396A true CN109585396A (zh) 2019-04-05

Family

ID=65897372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811138282.6A Pending CN109585396A (zh) 2017-09-29 2018-09-28 热耦合的层叠封装半导体封装

Country Status (3)

Country Link
US (1) US11222877B2 (zh)
JP (1) JP2019068046A (zh)
CN (1) CN109585396A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309249B2 (en) 2020-05-04 2022-04-19 Nanya Technology Corporation Semiconductor package with air gap and manufacturing method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
KR20210016216A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20210059470A (ko) 2019-11-15 2021-05-25 삼성전자주식회사 반도체 패키지 및 PoP 타입 패키지
KR20210073958A (ko) 2019-12-11 2021-06-21 삼성전자주식회사 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
JP2008270303A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 積層型半導体装置
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
JP5218230B2 (ja) * 2009-04-06 2013-06-26 日本電気株式会社 半導体装置
JP2010251566A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 配線基板、半導体装置、半導体モジュールおよびその製造方法
TWI419270B (zh) * 2011-03-24 2013-12-11 Chipmos Technologies Inc 封裝堆疊結構
WO2015022563A1 (zh) * 2013-08-12 2015-02-19 三星电子株式会社 热界面材料层及包括热界面材料层的层叠封装件器件
KR102341755B1 (ko) * 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20160276308A1 (en) * 2015-03-17 2016-09-22 Samsung Electronics Co., Ltd. Thermally enhanced package-on-package structure
JP2016219683A (ja) * 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309249B2 (en) 2020-05-04 2022-04-19 Nanya Technology Corporation Semiconductor package with air gap and manufacturing method thereof
TWI763421B (zh) * 2020-05-04 2022-05-01 南亞科技股份有限公司 具有氣隙的半導體封裝結構及其製備方法
US11817306B2 (en) 2020-05-04 2023-11-14 Nanya Technology Corporation Method for manufacturing semiconductor package with air gap

Also Published As

Publication number Publication date
US11222877B2 (en) 2022-01-11
US20190103385A1 (en) 2019-04-04
JP2019068046A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
CN109585396A (zh) 热耦合的层叠封装半导体封装
CN206353525U (zh) 具有加强盖板的堆叠硅封装组件
CN104284533B (zh) 多层电路板及其制作方法和通信设备
US7679184B2 (en) Semiconductor device having high cooling efficiency and method for manufacturing the same
US20070290310A1 (en) Semiconductor Device and Method for Manufacturing the Same
US7880317B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN106129025B (zh) 电子装置及其制法
TWI354529B (en) Metal thermal interface material and thermal modul
US10546808B2 (en) Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly
CN102403275B (zh) 一种堆叠封装结构及其制作方法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
US10607909B2 (en) Systems, methods, and apparatuses for implementing a thermal solution for 3D packaging
CN109923650B (zh) 具有提高的导热性的耐应变管芯附着和制造方法
CN101882606B (zh) 散热型半导体封装构造及其制造方法
CN101652856A (zh) 用于改良热性能的具有焊接盖的集成电路封装
CN104681512A (zh) 一种倒装芯片封装散热结构及其制备方法
CN101211872A (zh) 散热型半导体封装件及其所应用的散热结构
CN205428902U (zh) 均热板散热基板功率模块结构
US20080185712A1 (en) Semiconductor device and method for manufacturing the same
JP2011096830A (ja) 半導体装置
CN102915984A (zh) 半导体封装构造及其制造方法
CN200976345Y (zh) 芯片封装结构
CN103413802A (zh) 一种大功耗芯片封装结构
CN210575932U (zh) 一种引线框架及封装结构
CN219303650U (zh) 一种电子封装及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination