CN110060974A - 包括重分布层上的堆叠管芯的集成器件 - Google Patents

包括重分布层上的堆叠管芯的集成器件 Download PDF

Info

Publication number
CN110060974A
CN110060974A CN201910374357.9A CN201910374357A CN110060974A CN 110060974 A CN110060974 A CN 110060974A CN 201910374357 A CN201910374357 A CN 201910374357A CN 110060974 A CN110060974 A CN 110060974A
Authority
CN
China
Prior art keywords
tube core
group
wafer scale
interconnection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910374357.9A
Other languages
English (en)
Other versions
CN110060974B (zh
Inventor
U·雷
S·顾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110060974A publication Critical patent/CN110060974A/zh
Application granted granted Critical
Publication of CN110060974B publication Critical patent/CN110060974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一些特征涉及一种集成器件，其包括被配置为集成器件的基底的电介质层(202)、该电介质层中的数个重分布金属层(230,240,250,260)、耦合至该电介质层的第一表面的第一晶片级管芯(206)、以及耦合至第一晶片级管芯的第二晶片级管芯(208)。电介质层包括数个电介质层。在一些实现中，第一晶片级管芯(206)通过第一组互连(216)耦合至重分布金属层。在一些其他实现中，第一晶片级管芯(606)包括数个穿透基板通孔(629)。在一些实现中，第二晶片级管芯(210)通过第一组互连、TSV、第二组互连和一组焊球耦合至重分布金属层。在所有实现中，集成器件包括封装第一和第二晶片级管芯的封装层。

Description

包括重分布层上的堆叠管芯的集成器件
本申请是申请日为2015年2月12日，申请号为201580008254.0(国际申请号为PCT/US2015/015639)，名称为“包括重分布层上的堆叠管芯的集成器件”的申请的分案申请。
相关申请的交叉引用
本申请要求于2014年2月14日向美国专利商标局提交的美国非临时专利申请No.14/181,371的优先权和权益，其全部内容通过援引纳入于此。
背景
领域
各种特征涉及包括重分布层上的堆叠管芯的集成器件。
背景技术
图1解说了常规集成封装100，其包括基板102、第一管芯106、第二管芯108、第一组焊球116、第二组焊球118和第三组焊球120。第一管芯106通过第一组焊球116耦合至基板102。第二管芯108通过第二组焊球118耦合至基板102。第三组焊球120耦合至基板102。通常，第三组焊球120耦合至印刷电路板(PCB)(未示出)。
常规的集成封装(诸如图1中描述的集成封装)具有某些限制和不利方面。例如，图1的集成封装100的基板102通常由有机层压(例如，刚性或柔性)或硅(Si)中介体制成。将此类材料用作基板在尝试制造低剖面集成封装时产生设计问题。即，这些材料由于其制造限制而产生显著的设计惩罚。具体地，这些材料使得提供包括多个管芯的低剖面集成封装是不可能的或者是成本所不允许的，其中集成封装占据尽可能小的空间。
此外，将焊球用作管芯与基板之间的耦合方法会限制可能在管芯与基板之间存在的连接的密度，因为焊球之间要求的最小间隔往往大于基板上的迹线和/或通孔之间要求的最小间隔。
因此，存在对具有低剖面而且占据尽可能小的空间的节省成本的集成封装的需要。理想地，此类集成封装还将提供与管芯的较高密度连接。
概述
本文中描述的各种特征、装置和方法提供包括重分布层上的堆叠管芯的集成器件。
第一示例提供一种集成器件，其包括被配置为集成器件的基底的电介质层，该电介质层中的数个重分布金属层，耦合至该电介质层的第一表面的第一晶片级管芯，以及耦合至第一晶片级管芯的第二晶片级管芯。
根据一方面，该电介质层包括数个电介质层。
根据一个方面，第一晶片级管芯通过第一组互连耦合至数个重分布金属层。
根据一方面，第二晶片级管芯通过一组互连和一组焊球耦合至第一晶片级管芯。
根据一个方面，第一晶片级管芯包括数个穿透基板通孔(TSV)。在一些实现中，第二晶片级管芯通过第一组互连、数个TSV、第二组互连和一组焊球耦合至数个重分布金属层。
根据一方面，该集成器件包括封装第一晶片级管芯和第二晶片级管芯的封装层。
根据一个方面，该集成器件包括耦合至电介质层的第一表面的第三晶片级管芯。
根据一方面，第一晶片级管芯是处理器并且第二晶片级管芯是存储器管芯。
根据一个方面，集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供一种装备，其包括被配置为集成器件的基底的电介质层，该电介质层中的重分布互连装置，耦合至该电介质层的第一表面的第一晶片级管芯，以及耦合至第一晶片级管芯的第二晶片级管芯。
根据一方面，该电介质层包括数个电介质层。
根据一个方面，第一晶片级管芯通过第一组互连耦合至重分布互连装置。
根据一方面，第二晶片级管芯通过一组互连和一组焊球耦合至第一晶片级管芯。
根据一个方面，第一晶片级管芯包括多个穿透基板通孔(TSV)。在一些实现中，第二晶片级管芯通过第一组互连、数个TSV、第二组互连和一组焊球耦合至重分布互连装置。
根据一方面，该装备包括封装第一晶片级管芯和第二晶片级管芯的封装层。
根据一个方面，该装备包括耦合至电介质层的第一表面的第三晶片级管芯。
根据一方面，第一晶片级管芯是处理器并且第二晶片级管芯是存储器管芯。
根据一个方面，该装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种用于制造集成器件的方法。该方法将第一晶片级管芯置于载体上。该方法将第二晶片级管芯置于第一晶片级管芯上。该方法用封装层来封装第一和第二晶片级管芯。该方法在经封装的第一和第二晶片级管芯的第一表面上形成电介质层，其中第一表面与载体相对。该方法在电介质层中形成多个重分布金属层。
根据一方面，形成电介质层包括在经封装的第一和第二晶片级管芯的表面上形成数个电介质层。
根据一个方面，形成数个重分布金属层包括将数个重分布金属层耦合至第一晶片级管芯的第一组互连。
根据一方面，将第二晶片级管芯放置到第一晶片级管芯包括将一组互连和一组焊球耦合至第一晶片级管芯。
根据一个方面，第一晶片级管芯包括数个穿透基板通孔(TSV)。
根据一方面，将第一晶片级管芯置于载体上包括将第一晶片级管芯置于载体的粘合层上。在一些实现中，该方法还包括移除载体和/或粘合层中的至少一者。
根据一个方面，该方法进一步包括移除载体的至少一部分。
根据一方面，第一晶片级管芯是处理器并且第二晶片级管芯是存储器管芯。
根据一个方面，集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了常规的集成器件的剖面图。
图2解说了包括堆叠管芯的集成器件的示例。
图3解说了管芯的示例。
图4解说了包括穿透基板通孔的管芯的示例。
图5解说了包括堆叠管芯的集成器件的示例。
图6解说了包括堆叠管芯的集成器件的示例。
图7A解说了用于提供/制造包括堆叠管芯的集成器件的示例性工序的一部分。
图7B解说了用于提供/制造包括堆叠管芯的集成器件的示例性工序的一部分。
图7C解说了用于提供/制造包括堆叠管芯的集成器件的示例性工序的一部分。
图8解说了用于提供/制造包括堆叠管芯的集成器件的示例性方法。
图9A解说了用于提供/制造包括堆叠管芯的集成器件的示例性工序的一部分。
图9B解说了用于提供/制造包括堆叠管芯的集成器件的示例性工序的一部分。
图9C解说了用于提供/制造包括堆叠管芯的集成器件的示例性工序的一部分。
图10解说了用于提供/制造包括堆叠管芯的集成器件的示例性方法。
图11A解说了用于提供/制造重分布层的示例性工序的一部分。
图11B解说了用于提供/制造重分布层的示例性工序的一部分。
图11C解说了用于提供/制造重分布层的示例性工序的一部分。
图12解说了可集成本文所描述的半导体器件、管芯、集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些新颖特征涉及一种集成器件(例如，集成封装、晶片级集成封装器件)，其包括被配置为集成器件的基底的电介质层、该电介质层中的数个重分布金属层、耦合至该电介质层的第一表面的第一管芯、以及耦合至第一管芯的第二管芯。在一些实现中，电介质层包括数个电介质层。在一些实现中，第一管芯通过第一组互连耦合至重分布金属层。在一些实现中，第二管芯通过一组互连和一组焊球耦合至第一管芯。在一些实现中，第一管芯包括数个穿透基板通孔(TSV)。在一些实现中，第二管芯通过第一组互连、TSV、第二组互连和该组焊球耦合至重分布金属层。在一些实现中，集成器件进一步包括封装第一管芯和第二管芯的封装材料。在一些实现中，集成器件进一步包括耦合至电介质层的第一表面的第三管芯。在一些实现中，第一管芯是处理器，并且第二管芯是存储器管芯。
包括堆叠管芯的示例性集成器件
图2概念性地解说包括堆叠管芯的集成器件(例如，半导体器件、集成封装、晶片级集成封装器件)的侧视图的示例。具体地，图2解说了集成器件200(例如，集成封装)，其包括电介质层202、第一组焊球204(例如，204a-204d)、第一管芯206、第二管芯208、第三管芯210、以及封装材料220。不同实现可以将不同材料用于封装材料220。例如，封装材料220可以包括至少模塑料、环氧树脂和/或聚合物填料中的一者。管芯(例如，第一管芯206、第二管芯208、第三管芯210)可以表示不同类型的管芯，诸如存储器管芯和/或处理器。以下参照图3-4进一步详细描述管芯。
电介质层202可包括一个电介质层或数个电介质层。在一些实现中，电介质层202是绝缘层。在一些实现中，电介质层202的总厚度为100微米(μm)或更小。不同的实现可以将不同的材料用于电介质层202。在一些实现中，电介质层202可以包括至少聚酰亚胺、酚醛树脂、聚苯并噁唑(PbO)层和/或聚合物中的一者。
图2解说了电介质层202包括一组金属层。具体地，电介质层202包括第一组重分布互连230、第一凸块下(UBM)层232、第二组重分布互连240、第二凸块下(UBM)层242、第三组重分布互连250、第三凸块下(UBM)层252、第四组重分布互连260、以及第四凸块下(UBM)层262。在一些实现中，第一、第二、第三和第四重分布互连230、240、250和260是重分布层。这些重分布层可以包括通孔。不同实现可以具有不同数目的重分布金属层(例如，1个、2个或更多个金属层)。
第一管芯206通过第一组互连216耦合至电介质层202的第一表面。在一些实现中，第一组互连216是金属柱(例如，金属层)。在一些实现中，金属柱是铜柱。在一些实现中，第一管芯206通过第一组互连216、第一组重分布互连230、第一UBM层232、第二组重分布互连240、和/或第二UBM层242电耦合至该组焊球204中的至少一个焊球。在一些实现中，UBM层是可任选的。在此类实例中，焊球可耦合至该组重分布互连(例如，重分布互连230、240、250、260)。
第二管芯208通过第二组互连218耦合至电介质层202的第一表面。在一些实现中，第二组互连218是金属柱(例如，金属层)。在一些实现中，金属柱是铜柱。在一些实现中，第二管芯208通过第二组互连218、第三组重分布互连250、和/或第三UBM层252电耦合至该组焊球204中的至少一个焊球。在一些实现中，第一管芯206可通过电介质层202中的一组重分布互连电耦合至第二管芯208。
第三管芯210通过第三组互连212和一组焊球214耦合至第二管芯208。在一些实现中，第三组互连212和该组焊球214形成一组互连凸块。
如图2中所示，第二管芯208包括一组穿透基板通孔(TSV)219。TSV 219可穿过第二管芯208的一部分或者可穿过整个第二管芯208。在一些实现中，第三管芯210通过第三组互连212、该组焊球214、TSV 219、第二组互连218、第四组重分布互连260、和/或第四UBM层262电耦合至焊球204中的至少一个焊球。
图3概念性地解说了管芯300(其为集成器件的一种形式)的示例。出于清楚的目的，图3解说了管芯的概括。由此，图3中未必示出管芯的全部组件。在一些实现中，管芯300可对应于图2的管芯206、208和/或210中的至少一者。在一些实现中，管芯300是晶片级管芯。在一些实现中，管芯300是管芯封装。如图3中所示，管芯300(例如，集成器件)包括基板301、数个下级金属层和电介质层302、一组互连311-316(例如，凸块、柱互连)、以及封装材料320(例如，模塑料、树脂、聚合物填料)。在一些实现中，封装材料320可以是任选的。管芯300包括有源区域(例如，前侧)和背侧区域。
在一些实现中，管芯300还可包括焊盘、钝化层、第一绝缘层、和/或第一焊盘层。在此类实例中，焊盘可以被耦合到下级金属层和电介质层302。钝化层可以被定位于下级金属层和电介质层302与封装材料320之间。第一焊盘层可以被耦合至焊盘以及互连311-316之一。
在一些实现中，管芯还可包括一个或多个穿透基板通孔(TSV)。图3概念性地解说了包括至少一个TSV的管芯400(其为集成器件的一种形式)的示例。出于清楚的目的，图4解说了管芯的概括。由此，图4中未必示出管芯的全部组件。在一些实现中，管芯400可对应于图2的管芯206、208和/或210中的至少一者。在一些实现中，管芯400是晶片级管芯。在一些实现中，管芯400是管芯封装。如图4中所示，管芯400(例如，集成器件)包括基板401、数个下级金属层和电介质层402、一组互连411-416(例如，凸块、柱互连、焊盘)、以及封装材料420(例如，模塑料、树脂、聚合物填料、有机电介质)。在一些实现中，封装材料420可以是任选的。管芯400包括有源区域(例如，前侧)和背侧区域。
如图4中所示，管芯400包括第一穿透基板通孔(TSV)421、第二TSV 422、第三TSV423和第四TSV 424。第一TSV 421和第二TSV 422穿过基板401以及下级金属层和电介质层402。第三TSV 433和第四TSV 434穿过基板401。
在一些实现中，管芯400还可包括焊盘、钝化层、第一绝缘层、第一凸块下金属化(UBM)层、和第二凸块下金属化(UBM)层。在此类实例中，焊盘可以被耦合到下级金属层和电介质层402。钝化层可以被定位于下级金属层和电介质层402与封装材料420之间。第一凸块层可以被耦合至焊盘以及互连411-416之一。
集成器件的不同实现可以具有管芯的不同组合和/或配置。图5-6概念性地解说了其他集成器件。
具体地，图5解说了集成器件500(例如，集成封装)，其包括电介质层502、第一组焊球504(例如，504a-504d)、第一管芯506、第二管芯508、第三管芯510、以及封装材料520。不同实现可以将不同材料用于封装材料520。例如，封装材料520可以包括至少模塑料、环氧树脂和/或聚合物填料中的一者。管芯(例如，第一管芯506、第二管芯508、第三管芯510)可以表示不同类型的管芯，诸如存储器管芯和/或处理器。已参照图3-4详细描述了管芯。
电介质层502可包括一个电介质层或数个电介质层。在一些实现中，电介质层502是绝缘层。图5解说了电介质层502包括一组金属层。具体地，电介质层502包括第一组重分布互连530、第一凸块下(UBM)层532、第二组重分布互连540、第二凸块下(UBM)层542、第三组重分布互连550、第三凸块下(UBM)层552、第四组重分布互连560、以及第四凸块下(UBM)层562。在一些实现中，第一、第二、第三和第四重分布互连530、540、550和560是重分布层。这些重分布层可以包括通孔。不同实现可以具有不同数目的重分布金属层(例如，1个、2个或更多个金属层)。
第一管芯506通过第一组互连516耦合至电介质层502的第一表面。在一些实现中，第一组互连516是金属柱(例如，金属层)。在一些实现中，金属柱是铜柱。在一些实现中，第一管芯506通过第一组互连516、第一组重分布互连530、第一UBM层532、第二组重分布互连540、和/或第二UBM层542电耦合至该组焊球504中的至少一个焊球。
第二管芯508通过第二组互连518耦合至电介质层502的第一表面。在一些实现中，第二组互连518是金属柱(例如，金属层)。在一些实现中，金属柱是铜柱。在一些实现中，第二管芯508通过第二组互连518、第三组重分布互连550、和/或第三UBM层552电耦合至该组焊球504中的至少一个焊球。
如图5中所示，第一组互连516长于第二组互连518。在一些实现中，这样做是为了使得第一管芯506的高度基本上类似于第二管芯508和第三管芯510的组合高度。第一组互连516的长度对于不同实现而言可以是不同的。
第三管芯510通过第三组互连512和一组焊球514耦合至第二管芯508。在一些实现中，第三组互连512和该组焊球514形成一组互连凸块。
如图5中所示，第二管芯508包括一组穿透基板通孔(TSV)519。TSV 519可穿过第二管芯508的一部分或者可穿过整个第二管芯508。在一些实现中，第三管芯510通过第三组互连512、该组焊球514、TSV 519、第二组互连518、第四组重分布互连560、和/或第四UBM层562电耦合至焊球504中的至少一个焊球。在一些实现中，UBM层是可任选的。在此类实例中，焊球可耦合至该组重分布互连。
图6解说了集成器件600(例如，集成封装)，其包括电介质层602、第一组焊球604(例如，604a-604d)、第一管芯606、第二管芯608、第三管芯610、第四管芯611、以及封装材料620。不同实现可以将不同材料用于封装材料620。例如，封装材料620可以包括至少模塑料、环氧树脂和/或聚合物填料中的一者。管芯(例如，第一管芯606、第二管芯608、第三管芯610、第四管芯611)可以表示不同类型的管芯，诸如存储器管芯和/或处理器。已参照图3-4详细描述了管芯。
电介质层602可包括一个电介质层或数个电介质层。在一些实现中，电介质层602是绝缘层。图6解说了电介质层602包括一组金属层。具体地，电介质层602包括第一组重分布互连630、第一凸块下(UBM)层632、第二组重分布互连640、第二凸块下(UBM)层642、第三组重分布互连650、第三凸块下(UBM)层652、第四组重分布互连660、以及第四凸块下(UBM)层662。在一些实现中，第一、第二、第三和第四重分布互连630、640、650和660是重分布层。这些重分布层可以包括通孔。不同实现可以具有不同数目的重分布金属层(例如，1个、2个或更多个金属层)。该组焊球604耦合至UBM层632、642、652和/或662。然而，在一些实现中，UBM层632、642、652和/或662是可任选的。在此类实例中，该组焊球604可耦合至该组重分布互连630、640、650、和/或660。
第一管芯606通过第一组互连616耦合至电介质层602的第一表面。在一些实现中，第一组互连616是金属柱(例如，金属层)。在一些实现中，金属柱是铜柱。在一些实现中，第一管芯606通过第一组互连616、第一组重分布互连630、和/或第一UBM层632电耦合至该组焊球604中的至少一个焊球。
第四管芯611通过第四组互连622和一组焊球624耦合至第一管芯606。在一些实现中，第四组互连622和该组焊球624形成一组互连凸块。
如图6中所示，第一管芯606包括一组穿透基板通孔(TSV)629。TSV 629可穿过第一管芯606的一部分或者可穿过整个第一管芯606。在一些实现中，第四管芯611通过第四组互连622、该组焊球624、TSV 629、第一组互连616、第二组重分布互连640、和/或第二UBM层642电耦合至焊球604中的至少一个焊球。
第二管芯608通过第二组互连618耦合至电介质层602的第一表面。在一些实现中，第二组互连618是金属柱(例如，金属层)。在一些实现中，金属柱是铜柱。在一些实现中，第二管芯608通过第二组互连618、第三组重分布互连650、和/或第三UBM层652电耦合至该组焊球604中的至少一个焊球。
第三管芯610通过第三组互连612和一组焊球614耦合至第二管芯608。在一些实现中，第三组互连612和该组焊球614形成一组互连凸块。
如图6中所示，第二管芯608包括一组穿透基板通孔(TSV)619。TSV 619可穿过第二管芯608的一部分或者可穿过整个第二管芯608。在一些实现中，第三管芯610通过第三组互连612、该组焊球614、TSV 619、第二组重分布互连618、第四组重分布互连660、和/或第四UBM层662电耦合至焊球604中的至少一个焊球。
已描述了若干集成器件，现在将在以下描述用于提供/制造集成器件(例如，半导体器件)的工序。
用于制造包括堆叠管芯的集成器件的示例性工序
在一些实现中，提供包括堆叠管芯的集成器件(例如，集成封装、晶片级集成封装器件)包括数个工艺。图7A-7C解说了用于提供(例如，制造、生产)集成器件的示例性工序。在一些实现中，图7A-7C的工序可被用于提供/制造/生产图2和/或5-6的集成器件和/或本公开中所描述的其他集成器件。
还应当注意，图7A-7C的工序可被用于提供/制造/生产还包括电路元件的集成器件。进一步应当注意，图7A-7C的工序可以组合一个或多个阶段以简化和/或阐明用于提供包括堆叠管芯的集成器件的工序。
如图7A的阶段1中所示，提供载体(例如，载体700)和粘合层(例如，粘合层701)。粘合层701耦合至载体700的表面。在一些实现中，粘合层701是胶水材料。在一些实现中，载体700是基板。不同实现可以将不同材料用于载体700(例如，硅基板、玻璃基板、陶瓷基板)。
在阶段2，在载体700的粘合层701上提供数个管芯。如阶段2中所示，在粘合层701上提供第一管芯706和第二管芯710。具体地，第一管芯706的背侧和第二管芯710的背侧耦合至粘合层701。第一管芯706包括第一组互连716。第二管芯710包括第二组互连712和一组焊球714。在一些实现中，这些管芯(例如，管芯706和/或710)是晶片级管芯。第一组互连716可包括至少焊盘、重分布部分、和/或柱(例如，铜柱)中的一者。第二组互连712可包括至少焊盘、重分布部分、和/或柱(例如，铜柱)中的一者。在图3-4中描述了管芯的示例。
在阶段3，第三管芯708耦合至第二管芯710。第三管芯708包括第三组互连718和一组穿透基板通孔(TSV)719。在一些实现中，第三管芯708可以是晶片级管芯。在图3-4中描述了管芯的示例。第三管芯708耦合至第二管芯710，以使得第三管芯708的背侧耦合至第二管芯710的前侧(有源侧)。在一些实现中，第二组互连712和该组焊球714电耦合至该组TSV719。该组TSV 719电耦合至第三组互连718。
在阶段4，提供封装层720。封装层720基本上或者完全围绕或封装第一管芯706、第二管芯710和第三管芯708。在一些实现中，一些互连(例如，互连716、718)可被暴露。不同实现可以将不同材料用于封装层720。例如，封装材料可以包括至少模塑料、环氧树脂和/或聚合物中的一者。
在一些实现中，封装层720还可封装/覆盖所有互连(例如，互连716、718)。在此类实例中，可以移除(例如，抛光、研磨)封装层720的诸部分。在一示例中，移除封装层720的诸部分直至封装层720的表面与互连716和/或互连718的表面对齐。在一些实现中，还可移除(例如，抛光、研磨)互连716和718的诸部分以与封装层720的表面对齐。
在阶段5，如图7B中所示，在第一管芯706的有源侧(例如，前侧)和第三管芯708的有源侧(例如，前侧)上提供第一电介质层730和数个重分布互连(例如，重分布互连731-734)。具体地，在第一组互连716和第三组互连718上提供数个互连。在一些实现中，在第一重分布金属层上形成重分布互连731-734。在一些实现中，重分布互连731-734可包括至少一个通孔。
在阶段6，在第一电介质层730和重分布互连731-734上提供第二电介质层740和数个重分布互连(例如，重分布互连741-744)。在一些实现中，在第二重分布金属层上形成重分布互连741-744。在一些实现中，重分布互连741-744可包括至少一个通孔。
在阶段7，在第二电介质层730和重分布互连741-744上提供第三电介质层750和数个重分布互连(例如，重分布互连751-754)。在一些实现中，在第三重分布金属层上形成重分布互连751-754。在一些实现中，重分布互连751-754可包括至少一个通孔。
在阶段8，如图7C中所示，可任选地提供至少一个凸块下金属化(UBM)层。具体地，提供第一凸块下金属化(UBM)层761、第二UBM层762、第三UBM层763以及第四UBM层764。阶段8解说了该组电介质层760。在一些实现中，该组电介质层760包括电介质层730、740和750。
在阶段9，在UBM层上提供至少一个焊球。具体地，第一焊球771耦合至第一UBM层761，第二焊球772耦合至第二UBM层762，第三焊球773耦合至第三UBM层763，并且第四焊球774耦合至第四UBM层764。如以上所描述的，在一些实现中，UBM层是可任选的。在此类实例中，焊球可耦合至该组重分布互连。
在阶段10，移除(例如，抛光、研磨)集成器件的表面。具体地，移除(例如，抛光、研磨)载体700和/或粘合层701。在一些实现中，可能留下粘合层701的残余层。在一些实现中，可移除第一管芯706和第二管芯710的一部分。即，可移除第一管芯706的背侧和第二管芯710的背侧的一部分。在一些实现中，这意味着可移除第一管芯706的基板的一部分和/或第二管芯710的基板的一部分。
已经描述了用于提供/制造集成器件(例如，半导体器件)的工序，现在将在以下描述用于提供/制造集成器件(例如，半导体器件、晶片级集成封装器件)的方法。
用于制造集成器件的示例性方法
图8解说了用于提供(例如，制造、生产)集成器件(例如，集成封装)的示例性方法。在一些实现中，图8的方法可被用于提供/制造/生产图2和/或5-6的集成器件，和/或本公开中所描述的其他集成器件(例如，管芯封装)。
该方法提供(在805)载体(例如，载体700)和粘合层(例如，粘合层701)。粘合层耦合至载体的表面。在一些实现中，粘合层是胶水材料。在一些实现中，载体是基板。不同实现可以将不同材料用于该载体(例如，硅基板、玻璃基板、陶瓷基板)。在一些实现中，提供载体和粘合层包括形成和/或制造载体、制造粘合层、以及将粘合层耦合至载体。
该方法随后在基板中和/或上提供(在810)至少一个集成器件(例如，管芯)。在一些实现中，提供(在810)至少一个集成器件包括在载体和/或粘合层上提供第一管芯以及在第一管芯上提供第二管芯。在一些实现中，提供至少一个集成器件还包括在载体和/或粘合层上提供第三管芯以及在第三管芯上提供第四管芯。提供至少一个管芯的示例在图7A中示出(例如参见阶段2-3)。在一些实现中，所提供的管芯是晶片级管芯。在一些实现中，提供管芯包括制造管芯以及在粘合层或另一管芯上耦合(例如，放置)管芯。在一些实现中，管芯的背侧被耦合(例如，放置)在粘合层或管芯的有源侧(例如，前侧)上。
该方法提供(在815)封装层。在一些实现中，封装层基本上或者完全围绕或封装管芯(例如，第一管芯706、第二管芯710和第三管芯708)。在一些实现中，管芯的一些互连(例如，互连716、718)可被暴露。不同实现可将不同材料用于封装层。在一些实现中，封装层是至少模塑料、填料、环氧树脂和/或聚合物中的一者。
该方法进一步提供(820)至少一个电介质层(例如，电介质层730、740、750、760)。不同的实现可以将不同的材料用于这些电介质层。例如，第一和第二绝缘层(其为电介质层的一种形式)可以是聚苯并噁唑(PbO)层和/或聚合物层。在一些实现中，提供至少一个电介质层包括形成和/或沉积至少一个电介质层。
该方法还提供(在825)数个金属重分布层。在一些实现中，提供数个重分布层包括提供数个重分布互连(例如，重分布互连731-734)和/或通孔。应当注意，在一些实现中，提供(在820)至少一个电介质层和提供(在825)金属重分布层的方法可以来回顺序执行。即，在一些实现中，该方法可提供第一电介质层、第一重分布层、第二电介质层、第二重分布层以及等等，以此类推。在一些实现中，提供金属重分布层包括形成和/或沉积数个金属重分布层。
该方法随后可任选地提供(在830)凸块下金属化(UBM)层。在一些实现中，提供(在830)UBM层包括将UBM层耦合到金属重分布层。在一些实现中，UBM层是铜层。在一些实现中，提供UBM层包括形成和/或沉积UBM层。
该方法进一步在UBM层上提供(在835)焊球。在一些实现中，提供焊球包括在UMB层上耦合(例如，沉积)焊球。在一些实现中，UBM层是可任选的。在此类实例中，焊球可耦合至该组重分布层。
该方法进一步移除(在840)集成器件的至少一部分。在一些实现中，移除集成器件的至少一部分包括抛光和/或研磨集成器件的第一表面。例如，包括封装层的表面的一部分可通过抛光和/或研磨来移除。在一些实现中，移除集成器件的至少一部分包括移除载体和/或粘合层的至少一部分。在一些实现中，可能留下粘合层的残余层。在一些实现中，可移除管芯的一部分。即，可移除管芯的背侧的一部分。在一些实现中，这意味着可移除管芯的基板的一部分。图7C的阶段10解说了移除载体、粘合层、和/或封装层的示例。
用于制造包括堆叠管芯的集成器件的示例性工序
在一些实现中，提供包括堆叠管芯的集成器件(例如，集成封装、晶片级集成封装器件)包括数个工艺。图9A-9C解说了用于提供(例如，制造、生产)集成器件的示例性工序。在一些实现中，图9A-9C的工序可被用于提供/制造/生产图2和/或5-6的集成器件和/或本公开中所描述的其他集成器件。
还应当注意，图9A-9C的工序可被用于提供/制造/生产还包括电路元件的集成器件。进一步应当注意，图9A-9C的工序可以组合一个或多个阶段以简化和/或阐明用于提供包括堆叠管芯的集成器件的工序。
如图9A的阶段1中所示，提供载体(例如，载体900)和粘合层(例如，粘合层901)。粘合层901耦合至载体900的表面。在一些实现中，粘合层901是胶水材料。在一些实现中，载体900是基板。不同实现可以将不同材料用于载体900(例如，硅基板、玻璃基板、陶瓷基板)。
在阶段2，在载体900的粘合层901上提供数个管芯。如阶段2中所示，在粘合层901上提供第一管芯906和第二管芯908。具体地，第一管芯906的有源侧(例如，前侧)和第二管芯908的有源侧(例如，前侧)耦合至粘合层901。第一管芯906包括第一组互连916。第二管芯908包括第二组互连918和一组穿透基板通孔(TSV)919。在一些实现中，这些管芯(例如，管芯906和/或908)是晶片级管芯。第一组互连916可包括至少焊盘、重分布部分、和/或柱(例如，铜柱)中的一者。第二组互连918可包括至少焊盘、重分布部分、和/或柱(例如，铜柱)中的一者。在图3-4中描述了管芯的示例。.
在阶段3，第三管芯910耦合至第二管芯908。第三管芯910包括第三组互连918和一组焊球914。在一些实现中，第三管芯910可以是晶片级管芯。在图3-4中描述了管芯的示例。第三管芯910耦合至第二管芯908，以使得第三管芯908的前侧(有源侧)耦合至第二管芯908的背侧。在一些实现中，第三组互连912和该组焊球914电耦合至该组TSV 919。该组TSV 919电耦合至第二组互连918。
在阶段4，提供封装层920。封装层920基本上或者完全围绕或封装第一管芯906、第二管芯908和第三管芯910。不同实现可以将不同材料用于封装层920。例如，封装材料可以包括至少模塑料、环氧树脂和/或聚合物中的一者。
在一些实现中，封装层920可大于第一管芯906和/或第三管芯910。在此类实例中，可以移除(例如，抛光、研磨)封装层920的诸部分。在一示例中，移除封装层920的诸部分直至封装层920的表面与第一管芯906和/或第三管芯910的表面对齐。在一些实现中，还可移除(例如，抛光、研磨)第一管芯906和第三管芯910的诸部分以与封装层920的表面对齐。
在阶段5，如图9B中所示，移除(例如，抛光、研磨)集成器件的表面。具体地，移除(例如，抛光、研磨)载体900和/或粘合层901。在一些实现中，可能留下粘合层901的残余层。在一些实现中，可移除第一管芯906和第二管芯908的一部分。即，可移除第一管芯906的有源侧(例如，前侧)和第二管芯908的有源侧(例如，前侧)的一部分。在一些实现中，这意味着可移除第一互连916和第二互连918的一部分。
在阶段6，集成器件被上下倒置，以使得可在模塑料720和管芯上形成重分布部分/基底部分。
在阶段7，在第一管芯906的有源侧(例如，前侧)和第二管芯908的有源侧(例如，前侧)上提供第一电介质层930和数个重分布互连(例如，重分布互连931-934)。具体地，在第一组互连916和第二组互连918上提供数个互连。在一些实现中，在第一重分布金属层上形成重分布互连931-934。在一些实现中，重分布互连931-934可包括至少一个通孔。
在阶段8，在第一电介质层930和重分布互连931-934上提供第二电介质层940和数个重分布互连(例如，重分布互连941-944)。在一些实现中，在第二重分布金属层上形成重分布互连941-944。在一些实现中，重分布互连941-944可包括至少一个通孔。
在阶段9，如图9C中所示，在第二电介质层940和重分布互连941-944上提供第三电介质层950和数个重分布互连(例如，重分布互连951-954)。在一些实现中，在第三重分布金属层上形成重分布互连951-954。在一些实现中，重分布互连951-954可包括至少一个通孔。
在阶段10，提供至少一个凸块下金属化(UBM)层。具体地，提供第一凸块下金属化(UBM)层961、第二UBM层962、第三UBM层963以及第四UBM层964。阶段10解说了该组电介质层960。在一些实现中，该组电介质层960包括电介质层930、940和950。
在阶段11，在UBM层上提供至少一个焊球。具体地，第一焊球971耦合至第一UBM层961，第二焊球972耦合至第二UBM层962，第三焊球973耦合至第三UBM层963，并且第四焊球974耦合至第四UBM层964。
已经描述了用于提供/制造集成器件(例如，半导体器件)的工序，现在将在以下描述用于提供/制造集成器件(例如，半导体器件、晶片级集成封装器件)的方法。
用于制造集成器件的示例性方法
图10解说了用于提供(例如，制造、生产)集成器件(例如，集成封装)的示例性方法。在一些实现中，图10的方法可被用于提供/制造/生产图2和/或5-6的集成器件，和/或本公开中所描述的其他集成器件(例如，管芯封装)。
该方法提供(在1005)载体(例如，载体900)和粘合层(例如，粘合层901)。粘合层耦合至载体的表面。在一些实现中，粘合层是胶水材料。在一些实现中，载体是基板。不同实现可以将不同材料用于该载体(例如，硅基板、玻璃基板、陶瓷基板)。在一些实现中，提供载体和粘合层包括形成和/或制造载体、制造粘合层、以及将粘合层耦合至载体。
该方法随后在基板中和/或上提供(在1010)至少一个集成器件(例如，管芯)。在一些实现中，提供(在1010)至少一个集成器件包括在载体和/或粘合层上提供第一管芯以及在第一管芯上提供第二管芯。在一些实现中，提供至少一个集成器件还包括在载体和/或粘合层上提供第三管芯以及在第三管芯上提供第四管芯。提供至少一个管芯的示例在图9A中示出(例如参见阶段2-3)。在一些实现中，所提供的管芯是晶片级管芯。在一些实现中，提供管芯包括制造管芯以及在粘合层或另一管芯上耦合(例如，放置)管芯。在一些实现中，管芯的前侧(例如，有源侧)被耦合(例如，放置)在粘合层或管芯的背侧上。
该方法提供(在1015)封装层。在一些实现中，封装层基本上或者完全围绕或封装管芯(例如，第一管芯906、第二管芯908和第三管芯910)。不同实现可将不同材料用于封装层。在一些实现中，封装层是至少模塑料、填料、环氧树脂和/或聚合物中的一者。
该方法进一步移除(在1020)集成器件的至少一部分。在一些实现中，移除集成器件的至少一部分包括抛光和/或研磨集成器件的第一表面。例如，包括封装层的表面的一部分可通过抛光和/或研磨来移除。在一些实现中，移除集成器件的至少一部分包括移除载体和/或粘合层的至少一部分。在一些实现中，可能留下粘合层的残余层。在一些实现中，可移除管芯的一部分。即，可移除管芯的前侧(例如，有源侧)的一部分。在一些实现中，这意味着可移除互连(例如，互连916和918)的一部分。图9B的阶段5解说了移除载体、粘合层、和/或封装层的示例。
该方法进一步提供(1025)至少一个电介质层(例如，电介质层930、940、950、960)。不同的实现可以将不同的材料用于这些电介质层。例如，第一和第二绝缘层(其为电介质层的一种形式)可以是聚苯并噁唑(PbO)层和/或聚合物层。在一些实现中，提供至少一个电介质层包括形成和/或沉积至少一个电介质层。在一些实现中，在倒置集成器件之后提供电介质层(如例如图9B的阶段6中所示)。
该方法还提供(在1030)数个金属重分布层。在一些实现中，提供数个重分布层包括提供数个重分布互连(例如，重分布互连931-934)和/或通孔。应当注意，在一些实现中，提供(在1025)至少一个电介质层和提供(在1030)金属重分布层的方法可以来回顺序执行。即，在一些实现中，该方法可提供第一电介质层、第一重分布层、第二电介质层、第二重分布层以及等等，以此类推。在一些实现中，提供金属重分布层包括形成和/或沉积数个金属重分布层。
该方法随后可任选地提供(在1035)凸块下金属化(UBM)层。在一些实现中，提供(在1035)UBM层包括将UBM层耦合到金属重分布层。在一些实现中，UBM层是铜层。在一些实现中，提供UBM层包括形成和/或沉积UBM层。
该方法进一步在UBM层上提供(在1040)焊球。在一些实现中，提供焊球包括在UMB层上耦合(例如，沉积)焊球。在一些实现中，UBM层是可任选的。在此类实例中，焊球可耦合至该组重分布层。
用于制造重分布层的示例性工序
在一些实现中，提供(例如，制造、生产)包括重分布层的集成器件包括数个工艺。图11A-11C解说了用于提供包括数个重分布层的集成器件的示例性工序。在一些实现中，图11A-11C的工序可被用于提供/制造/生产图2-6的集成器件和/或本公开中描述的其他集成器件(例如，管芯、集成器件)。
还应当注意，图11A-11C的工序可被用于提供/制造/生产还包括电路元件的集成器件。进一步应当注意，图11A-11C的工序可以组合一个或多个阶段以简化和/或阐明用于提供包括重分布层的集成器件的工序。图11A-11C描述了用于提供一个或多个重分布层的较具体过程。
如图11A的阶段1中所示，提供基底部分1102。基底部分1102可表示管芯(例如，晶片级管芯)或者由封装层封装的一个或多个管芯。此外，在阶段1，在基底部分1102上提供至少一个焊盘(例如，焊盘1104、1125、1129)。在一些实现中，基底部分1102包括管芯(例如，管芯300或400)的下级金属层和电介质层(例如，层302或402)。在一些实现中，焊盘1104被耦合至管芯的下级金属层之一(例如，顶部的下级金属层，即M7金属层)。在一些实现中，焊盘1104是铝焊盘。然而，不同实现可以将不同材料用于焊盘1104。在一些实现中，焊盘可以被电耦合至管芯的下级金属层和电介质层。不同实现可将不同工艺用于提供焊盘。例如，在一些实现中，光刻和/或蚀刻工艺可被用于提供焊盘1004。
另外，在阶段1，在基底部分1102上提供钝化层(例如，钝化层1106)。不同实现可以将不同材料用于钝化层1106。在一些实现中，钝化层是电介质、模塑料、聚合物、和/或环氧树脂中的至少一者。如阶段4中所示，在基底部分1102上提供钝化层1106，从而暴露焊盘1104的至少一部分。
在阶段2，在钝化层1106和焊盘1104、1125和1129上提供第一绝缘层(例如，第一绝缘层1108)。在一些实现中，第一绝缘层1108是电介质层。不同实现可以将不同材料用于第一绝缘层1108。例如，第一绝缘层1108可以是聚苯并噁唑(PbO)层或者聚合物层。
在阶段2，还在第一绝缘层1108中提供/创建数个腔(例如，腔1029、沟槽)。如阶段3中进一步示出的，在焊盘1104上创建腔1109。类似地，在焊盘1125上创建腔1111，并且在焊盘1129上创建腔1113。不同实现可以不同地创建腔(例如，腔1009)。例如，可以通过蚀刻第一绝缘层1108来提供/创建腔1109。
在阶段3，提供第一金属重分布层。具体而言，在焊盘1104和第一绝缘层1108上提供第一金属重分布层1110。如阶段3中所示，第一金属重分布层1110被耦合至焊盘1104。第一金属重分布层1110还包括第一金属层1130和第二金属层1132。即，在一些实现中，第一金属层1130和第二金属层1132与第一金属重分布层1110在相同的层上。在一些实现中，第一和第二金属层1130和1132是通孔。在一些实现中，第一金属重分布层1110是铜层。
在图11B的阶段4，提供数个绝缘层和数个重分布层。具体地，提供第二绝缘层1114和第三绝缘层1116。此外，提供第二金属重分布层1120。另外，提供数个金属层(1140、1150、1142、1152)。在一些实现中，金属层是重分布层的一部分。在一些实现中，一些金属层包括通孔。例如，在一些实现中，金属层1142和1152是通孔并且金属层1140和1150是迹线。
在阶段5，在绝缘层1116中提供腔1117。绝缘层1116中的腔1127在互连1120的一部分上方。
在图11C的阶段6，可任选地提供凸块下金属化(UBM)层。具体地，在绝缘层1116的腔1117中提供凸块下金属化(UBM)层1170。在一些实现中，UBM层1170是铜层。
在阶段7，在UBM层上提供焊球。具体而言，焊球1180被耦合至UBM层1170。在一些实现中，UBM层是可任选的。在此类实例中，焊球可耦合至该组重分布层。
示例性电子设备
图12解说了可集成有前述半导体器件、集成电路、管芯、中介体或封装中的任一者的各种电子设备。例如，移动电话1202、膝上型计算机1204以及固定位置终端1206可包括如本文所述的集成电路(IC)1200。IC 1200可以是例如本文所述的集成电路、管芯或封装件中的任何一种。图12中所解说的设备1202、1204、1206仅是示例性的。其它电子设备也可以IC1200为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6、7A-7C、8、9A-9C、10、11A-11C、和/或12中解说的组件、步骤、特征和/或功能中的一者或多者可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在若干组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本发明。还应当注意，本公开中的图2、3、4、5、6、7A-7C、8、9A-9C、10、11A-11C、和/或12及其相应描述不限于管芯和/或IC。在一些实现中，图2、3、4、5、6、7A-7C、8、9A-9C、10、11A-11C、和/或12及其相应描述可被用于制作、制造、创建、提供、和/或生产集成器件。在一些实现中，集成器件可以包括管芯封装、集成电路(IC)、集成封装器件、晶片、和/或半导体器件。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (23)

1.一种集成器件，包括：
被配置为所述集成器件的基底的电介质层；
所述电介质层中的多个重分布金属层；
耦合至所述电介质层的第一表面的第一晶片级管芯，其中所述第一晶片级管芯包括至少一个穿透基板通孔(TSV)；
耦合至所述第一晶片级管芯的第二晶片级管芯，其中所述第二晶片级管芯通过毗邻所述电介质层的第一组互连耦合至所述多个重分布金属层，其中所述第一组互连是金属柱，其中所述第二晶片级管芯进一步通过所述第一晶片级管芯的所述至少一个穿透基板通孔、第二组互连和一组焊球来耦合至所述多个重分布金属层，其中所述第二组互连是金属柱；以及
通过第三组互连耦合至所述电介质层的第一表面的第三晶片级管芯，其中所述第三组互连是金属柱，其中所述第二晶片级管芯不物理耦合至所述第三晶片级管芯。
2.如权利要求1所述的集成器件，其特征在于，所述电介质层包括数个电介质层。
3.如权利要求1所述的集成器件，其特征在于，所述第一晶片级管芯通过所述第一组互连耦合至所述多个重分布金属层。
4.如权利要求1所述的集成器件，其特征在于，所述第二晶片级管芯通过一组互连和一组焊球耦合至所述第一晶片级管芯。
5.如权利要求1所述的集成器件，其特征在于，进一步包括封装所述第一晶片级管芯和所述第二晶片级管芯的封装层。
6.如权利要求1所述的集成器件，其特征在于，所述第一晶片级管芯是处理器并且所述第二晶片级管芯是存储器管芯。
7.如权利要求1所述的集成器件，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
8.一种装备，包括：
被配置为集成器件的基底的电介质层；
所述电介质层中的重分布互连装置；
耦合至所述电介质层的第一表面的第一晶片级管芯，其中所述第一晶片级管芯包括至少一个穿透基板通孔(TSV)；
耦合至所述第一晶片级管芯的第二晶片级管芯，其中所述第二晶片级管芯通过毗邻所述电介质层的第一组互连耦合至所述多个重分布金属层，其中所述第一组互连是金属柱，其中所述第二晶片级管芯进一步通过所述第一晶片级管芯的所述至少一个穿透基板通孔、第二组互连和一组焊球来耦合至所述多个重分布金属层，其中所述第二组互连是金属柱；以及
通过第三组互连耦合至所述电介质层的第一表面的第三晶片级管芯，其中所述第三组互连是金属柱，其中所述第二晶片级管芯不物理耦合至所述第三晶片级管芯。
9.如权利要求8所述的装备，其特征在于，所述电介质层包括数个电介质层。
10.如权利要求8所述的装备，其特征在于，所述第一晶片级管芯通过所述第一组互连耦合至所述重分布互连装置。
11.如权利要求8所述的装备，其特征在于，所述第二晶片级管芯通过一组互连和一组焊球耦合至所述第一晶片级管芯。
12.如权利要求8所述的装备，其特征在于，进一步包括封装所述第一晶片级管芯和所述第二晶片级管芯的封装装置。
13.如权利要求8所述的装备，其特征在于，所述第一晶片级管芯是处理器并且所述第二晶片级管芯是存储器管芯。
14.如权利要求8所述的装备，其特征在于，所述装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
15.一种用于制造集成器件的方法，包括：
将第一晶片级管芯置于载体上，其中所述第一晶片级管芯包括至少一个穿透基板通孔(TSV)；
将第二晶片级管芯置于所述第一晶片级管芯上；
用封装层来封装所述第一和第二晶片级管芯；
在经封装的第一和第二晶片级管芯的第一表面上形成电介质层，其中所述第一表面与所述载体相对；
在所述电介质层中形成多个重分布金属层，其中所述第二晶片级管芯通过毗邻所述电介质层的第一组互连耦合至所述多个重分布金属层，其中所述第一组互连是金属柱，其中所述第二晶片级管芯进一步通过所述第一晶片级管芯的所述至少一个穿透基板通孔、第二组互连和一组焊球来耦合至所述多个重分布金属层，其中所述第二组互连是金属柱；以及
将第三晶片级管芯置于所述载体上，其中所述第三晶片级管芯通过第三组互连来耦合至所述电介质层的第一表面，其中所述第三组互连是金属柱，其中所述第二晶片级管芯不物理耦合至所述第三晶片级管芯。
16.如权利要求15所述的方法，其特征在于，形成所述电介质层包括在经封装的第一和第二晶片级管芯的所述表面上形成数个电介质层。
17.如权利要求15所述的方法，其特征在于，形成所述多个重分布金属层包括将所述多个重分布金属层耦合至所述第一晶片级管芯的第一组互连。
18.如权利要求15所述的方法，其特征在于，将所述第二晶片级管芯放置到所述第一晶片级管芯包括将一组互连和一组焊球耦合至所述第一晶片级管芯。
19.如权利要求15所述的方法，其特征在于，将第一晶片级管芯置于载体上包括将所述第一晶片级管芯置于所述载体的粘合层上。
20.如权利要求19所述的方法，其特征在于，进一步包括移除所述载体和/或所述粘合层中的至少一者。
21.如权利要求15所述的方法，其特征在于，进一步包括移除所述载体的至少一部分。
22.如权利要求15所述的方法，其特征在于，所述第一晶片级管芯是处理器并且所述第二晶片级管芯是存储器管芯。
23.如权利要求15所述的方法，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
CN201910374357.9A 2014-02-14 2015-02-12 包括重分布层上的堆叠管芯的集成器件 Active CN110060974B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/181,371 2014-02-14
US14/181,371 US9583460B2 (en) 2014-02-14 2014-02-14 Integrated device comprising stacked dies on redistribution layers
PCT/US2015/015639 WO2015123426A2 (en) 2014-02-14 2015-02-12 Integrated device comprising stacked dies on redistribution layers
CN201580008254.0A CN106133897B (zh) 2014-02-14 2015-02-12 包括重分布层上的堆叠管芯的集成器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580008254.0A Division CN106133897B (zh) 2014-02-14 2015-02-12 包括重分布层上的堆叠管芯的集成器件

Publications (2)

Publication Number Publication Date
CN110060974A true CN110060974A (zh) 2019-07-26
CN110060974B CN110060974B (zh) 2023-02-17

Family

ID=52686444

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580008254.0A Active CN106133897B (zh) 2014-02-14 2015-02-12 包括重分布层上的堆叠管芯的集成器件
CN201910374357.9A Active CN110060974B (zh) 2014-02-14 2015-02-12 包括重分布层上的堆叠管芯的集成器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580008254.0A Active CN106133897B (zh) 2014-02-14 2015-02-12 包括重分布层上的堆叠管芯的集成器件

Country Status (9)

Country Link
US (1) US9583460B2 (zh)
EP (1) EP3105789B1 (zh)
JP (2) JP6309643B2 (zh)
KR (1) KR101872510B1 (zh)
CN (2) CN106133897B (zh)
BR (1) BR112016018580B1 (zh)
CA (1) CA2937552C (zh)
ES (1) ES2910956T3 (zh)
WO (1) WO2015123426A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736069A (zh) * 2019-10-28 2021-04-30 南亚科技股份有限公司 晶粒组件及其制备方法
WO2022016470A1 (zh) * 2020-07-23 2022-01-27 华为技术有限公司 一种芯片封装结构、电子设备

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US9842825B2 (en) 2014-09-05 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrateless integrated circuit packages and methods of forming same
JP6330788B2 (ja) * 2015-11-18 2018-05-30 株式会社村田製作所 電子デバイス
US10403609B2 (en) * 2015-12-21 2019-09-03 Intel IP Corporation System-in-package devices and methods for forming system-in-package devices
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
US10134708B2 (en) * 2016-08-05 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with thinned substrate
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN107226452B (zh) * 2017-05-24 2019-05-31 中国科学院上海微系统与信息技术研究所 共面键合结构及其制备方法
KR102412613B1 (ko) 2017-07-24 2022-06-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN107275323B (zh) * 2017-07-25 2018-05-01 睿力集成电路有限公司 一种芯片堆栈立体封装结构
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
DE112017008093T5 (de) * 2017-09-25 2020-07-02 Intel Corporation Monolithische chip-stapelung unter verwendung eines dies mit doppelseitigen verbindungsschichten
US11424231B2 (en) 2019-03-01 2022-08-23 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11398451B2 (en) 2019-03-01 2022-07-26 Sandisk Technologies Llc Methods for reusing substrates during manufacture of a bonded assembly including a logic die and a memory die
US10790300B2 (en) * 2019-03-01 2020-09-29 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11239253B2 (en) 2019-03-01 2022-02-01 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11410902B2 (en) 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件
US20110316146A1 (en) * 2010-06-24 2011-12-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Anisotropic Conductive Film Between Semiconductor Die and Build-Up Interconnect Structure
CN102931173A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装
JP2013038300A (ja) * 2011-08-10 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法
CN103119712A (zh) * 2010-09-24 2013-05-22 英特尔公司 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011098U (ja) * 1994-11-11 1995-05-16 勝規 森 取付具付き水準器
JP2000155027A (ja) * 1998-11-19 2000-06-06 Komatsu Ltd 水準器
JP2003344047A (ja) * 2002-05-27 2003-12-03 Hokuriku Seiko:Kk 遊技盤面傾斜器
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
KR100753415B1 (ko) 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US8446017B2 (en) * 2009-09-18 2013-05-21 Amkor Technology Korea, Inc. Stackable wafer level package and fabricating method thereof
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
TWI427753B (zh) * 2010-05-20 2014-02-21 Advanced Semiconductor Eng 封裝結構以及封裝製程
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8993377B2 (en) * 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8648470B2 (en) * 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
JP5716415B2 (ja) * 2011-01-26 2015-05-13 富士通株式会社 半導体装置の製造方法
JP2012227443A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
KR101739945B1 (ko) 2011-05-02 2017-06-09 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
KR20130015885A (ko) 2011-08-05 2013-02-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10475759B2 (en) * 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
JP6103470B2 (ja) * 2011-12-14 2017-03-29 川崎化成工業株式会社 縮合多環芳香族骨格を有する連鎖移動剤並びに該縮合多環芳香族骨格を有するポリマーおよびポリマーの製造方法
US8546955B1 (en) 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
JP6551903B2 (ja) * 2015-06-29 2019-07-31 株式会社スリーストン 傾斜計
JP6799914B2 (ja) * 2015-12-10 2020-12-16 大都販売株式会社 傾斜計、遊技機傾斜測定方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件
US20110316146A1 (en) * 2010-06-24 2011-12-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Anisotropic Conductive Film Between Semiconductor Die and Build-Up Interconnect Structure
CN103119712A (zh) * 2010-09-24 2013-05-22 英特尔公司 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺
CN102931173A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装
JP2013038300A (ja) * 2011-08-10 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736069A (zh) * 2019-10-28 2021-04-30 南亚科技股份有限公司 晶粒组件及其制备方法
CN112736069B (zh) * 2019-10-28 2024-03-29 南亚科技股份有限公司 晶粒组件及其制备方法
WO2022016470A1 (zh) * 2020-07-23 2022-01-27 华为技术有限公司 一种芯片封装结构、电子设备

Also Published As

Publication number Publication date
KR20160122769A (ko) 2016-10-24
EP3105789B1 (en) 2022-03-23
JP2017506001A (ja) 2017-02-23
KR101872510B1 (ko) 2018-06-28
CA2937552A1 (en) 2015-08-20
CA2937552C (en) 2019-09-10
WO2015123426A3 (en) 2015-10-08
BR112016018580B1 (pt) 2022-09-20
WO2015123426A2 (en) 2015-08-20
US20150235988A1 (en) 2015-08-20
BR112016018580A2 (zh) 2017-08-08
CN106133897A (zh) 2016-11-16
JP2018082205A (ja) 2018-05-24
ES2910956T3 (es) 2022-05-17
US9583460B2 (en) 2017-02-28
CN110060974B (zh) 2023-02-17
EP3105789A2 (en) 2016-12-21
JP6309643B2 (ja) 2018-04-11
CN106133897B (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN106133897B (zh) 包括重分布层上的堆叠管芯的集成器件
US20240014151A1 (en) Package structure and manufacturing method thereof
US10804232B2 (en) Semiconductor device with thin redistribution layers
US11574878B2 (en) Semiconductor structure and manufacturing method thereof
US10943869B2 (en) High density interconnection using fanout interposer chiplet
US11043464B2 (en) Semiconductor device having upper and lower redistribution layers
CN106463496B (zh) 包括无机层中的高密度互连和有机层中的重分布层的集成器件
US9653427B2 (en) Integrated circuit package with probe pad structure
US8754514B2 (en) Multi-chip wafer level package
CN109994389B (zh) 半导体封装结构及其制造方法
US10074618B1 (en) Semiconductor structure and manufacturing method thereof
US20230260920A1 (en) Chip package and manufacturing method thereof
CN106068558A (zh) 包括高密度互连和重分布层的集成器件
US11430723B2 (en) Semiconductor device with a semiconductor die embedded between an extended substrate and a bottom substrate
CN111033732A (zh) 使用导线接合的混合式添加结构的可堆叠存储器裸片
CN106971997A (zh) 半导体结构及其制造方法
WO2016187593A1 (en) An integrated circuit package with a high aspect ratio interconnect soldered to a redistribution layer of a die or of a substrate and corresponding manufacturing method
US10636757B2 (en) Integrated circuit component package and method of fabricating the same
CN114503258A (zh) 包括管芯和管芯侧重分布层(rdl)的封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant