JP6309643B2 - 再分配層上に積層ダイを備える集積デバイス - Google Patents

再分配層上に積層ダイを備える集積デバイス Download PDF

Info

Publication number
JP6309643B2
JP6309643B2 JP2016550864A JP2016550864A JP6309643B2 JP 6309643 B2 JP6309643 B2 JP 6309643B2 JP 2016550864 A JP2016550864 A JP 2016550864A JP 2016550864 A JP2016550864 A JP 2016550864A JP 6309643 B2 JP6309643 B2 JP 6309643B2
Authority
JP
Japan
Prior art keywords
die
interconnects
layer
wafer level
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016550864A
Other languages
English (en)
Other versions
JP2017506001A5 (ja
JP2017506001A (ja
Inventor
ウルミ・レイ
シーチュン・グ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017506001A publication Critical patent/JP2017506001A/ja
Publication of JP2017506001A5 publication Critical patent/JP2017506001A5/ja
Application granted granted Critical
Publication of JP6309643B2 publication Critical patent/JP6309643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

関連出願の相互参照
本出願は、内容全体が参照により本明細書に組み込まれる、２０１４年２月１４日に米国特許商標庁に出願された、米国非仮特許出願第１４／１８１，３７１号の優先権および恩典を主張する。
種々の特徴は、再分配層上に積層ダイを含む集積デバイスに関する。
図１は、基板１０２と、第１のダイ１０６と、第２のダイ１０８と、第１の組のハンダボール１１６と、第２の組のハンダボール１１８と、第３の組のハンダボール１２０とを含む従来の集積パッケージ１００を示す。第１のダイ１０６は、第１の組のハンダボール１１６を通して基板１０２に結合される。第２のダイ１０８は、第２の組のハンダボール１１８を通して基板１０２に結合される。第３の組のハンダボール１２０は基板１０２に結合される。通常、第３の組のハンダボール１２０は、プリント回路基板（ＰＣＢ）（図示せず）に結合される。
図１に示されるような従来の集積パッケージは、ある制約および不利な点を有する。たとえば、図１の集積パッケージ１００の基板１０２は通常、有機積層板（たとえば、硬質または軟質）、またはシリコン（Ｓｉ）インターポーザから形成される。基板としてそのような材料を使用することは、薄型集積パッケージを製造しようと試みるときに、設計上の問題を引き起こす。すなわち、これらの材料は、その製造上の制約に起因して、著しい設計上の不利益をもたらす。詳細には、これらの材料は、集積パッケージが占有するリアルエステートが可能な限り少ない場合、複数のダイを含む薄型集積パッケージを提供することを不可能にするか、またはそのようなパッケージを提供する費用を法外に高くする。
さらに、ダイと基板との間の結合方法としてハンダボールを使用することは、ハンダボール間に必要とされる最小間隔が基板上のトレースおよび／またはビア間に必要とされる最小間隔より大きい場合があるので、ダイと基板との間に存在することができる接続の密度を制限する。
それゆえ、薄型であるが、占有するリアルエステートが可能な限り少ないコスト効率の良い集積パッケージが必要とされている。理想的には、そのような集積パッケージは、より高密度の、ダイとの接続も提供することになる。
本明細書において説明される種々の特徴、装置および方法は、再分配層上に積層ダイを含む集積デバイスを提供する。
第１の例が集積デバイスを提供し、その集積デバイスは、集積デバイスのための基部として構成される誘電体層と、誘電体層内のいくつかの再分配金属層と、誘電体層の第１の表面に結合される第１のウェハレベルダイと、第１のウェハレベルダイに結合される第２のウェハレベルダイとを含む。
一態様によれば、誘電体層は、いくつかの誘電体層を含む。
一態様によれば、第１のウェハレベルダイは、第１の組のインターコネクトを介していくつかの再分配金属層に結合される。
一態様によれば、第２のウェハレベルダイは１組のインターコネクトおよび１組のハンダボールを通して第１のウェハレベルダイに結合される。
一態様によれば、第１のウェハレベルダイはいくつかの基板貫通ビア（ＴＳＶ）を含む。いくつかの実施態様では、第２のウェハレベルダイは第１の組のインターコネクト、いくつかのＴＳＶ、第２の組のインターコネクトおよび１組のハンダボールを通して、いくつかの再分配金属層に結合される。
一態様によれば、集積デバイスは、第１のウェハレベルダイおよび第２のウェハレベルダイを封入する封入層を含む。
一態様によれば、集積デバイスは、誘電体層の第１の表面に結合される第３のウェハレベルダイを含む。
一態様によれば、第１のウェハレベルダイはプロセッサであり、第２のウェハレベルダイはメモリダイである。
一態様によれば、集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例が装置を提供し、その装置は、集積デバイスのための基部として構成される誘電体層と、誘電体層内のいくつかの再分配インターコネクト手段と、誘電体層の第１の表面に結合される第１のウェハレベルダイと、第１のウェハレベルダイに結合される第２のウェハレベルダイとを含む。
一態様によれば、誘電体層は、いくつかの誘電体層を含む。
一態様によれば、第１のウェハレベルダイは、第１の組のインターコネクトを介して、再分配インターコネクト手段に結合される。
一態様によれば、第２のウェハレベルダイは１組のインターコネクトおよび１組のハンダボールを通して第１のウェハレベルダイに結合される。
一態様によれば、第１のウェハレベルダイは複数の基板貫通ビア（ＴＳＶ）を備える。いくつかの実施態様では、第２のウェハレベルダイは第１の組のインターコネクト、いくつかのＴＳＶ、第２の組のインターコネクトおよび１組のハンダボールを通して、再分配インターコネクト手段に結合される。
一態様によれば、装置は、第１のウェハレベルダイおよび第２のウェハレベルダイを封入する封入層を含む。
一態様によれば、装置は、誘電体層の第１の表面に結合される第３のウェハレベルダイを含む。
一態様によれば、第１のウェハレベルダイはプロセッサであり、第２のウェハレベルダイはメモリダイである。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例が、集積デバイスを作製するための方法を提供する。その方法は、キャリア上に第１のウェハレベルダイを配置する。その方法は、第１のウェハレベルダイ上に第２のウェハレベルダイを配置する。その方法は、第１のウェハレベルダイおよび第２のウェハレベルダイを封入層で封入する。その方法は、封入された第１のウェハレベルダイおよび第２のウェハレベルダイの第１の表面上に誘電体層を形成し、第１の表面はキャリアの反対側にある。その方法は、誘電体層内に複数の再分配金属層を形成する。
一態様によれば、誘電体層を形成することは、封入された第１のウェハレベルダイおよび第２のウェハレベルダイの表面上にいくつかの誘電体層を形成することを含む。
一態様によれば、いくつかの再分配金属層を形成することは、第１のウェハレベルダイの第１の組のインターコネクトにいくつかの再分配金属層を結合することを含む。
一態様によれば、第２のウェハレベルダイを第１のウェハレベルダイに配置することは、第１のウェハレベルダイに１組のインターコネクトおよび１組のハンダボールを結合することを含む。
一態様によれば、第１のウェハレベルダイはいくつかの基板貫通ビア（ＴＳＶ）を含む。
一態様によれば、キャリア上に第１のウェハレベルダイを配置することは、キャリアの接着層上に第１のウェハレベルダイを配置することを含む。いくつかの実施態様では、その方法は、キャリアおよび／または接着層のうちの少なくとも１つを除去することも含む。
一態様によれば、その方法はさらに、キャリアの少なくとも一部を除去することを含む。
一態様によれば、第１のウェハレベルダイはプロセッサであり、第２のウェハレベルダイはメモリダイである。
一態様によれば、集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
種々の特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面と併せて読まれたとき、以下に記載される詳細な説明から明らかになる場合がある。
従来の集積デバイスの側面図である。 積層ダイを含む集積デバイスの一例を示す図である。 ダイの一例を示す図である。 基板貫通ビアを含むダイの一例を示す図である。 積層ダイを含む集積デバイスの一例を示す図である。 積層ダイを含む集積デバイスの一例を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的なシーケンスの一部を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的なシーケンスの一部を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的なシーケンスの一部を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的な方法を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的なシーケンスの一部を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的なシーケンスの一部を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的なシーケンスの一部を示す図である。 積層ダイを含む集積デバイスを配設／製造するための例示的な方法を示す図である。 再分配層を配設／製造するための例示的なシーケンスの一部を示す図である。 再分配層を配設／製造するための例示的なシーケンスの一部を示す図である。 再分配層を配設／製造するための例示的なシーケンスの一部を示す図である。 本明細書において説明される半導体デバイス、ダイ、集積回路および／またはＰＣＢを組み込むことができる種々の電子デバイスを示す図である。
以下の説明では、本開示の種々の態様を完全に理解してもらうために具体的な詳細が与えられる。しかしながら、それらの態様が、これらの具体的な詳細なしに実施できることは当業者には理解されよう。たとえば、それらの態様を無用に詳しく説明して曖昧にすることを避けるために、回路がブロック図で示される場合がある。他の例では、本開示の態様を曖昧にしないように、周知の回路、構造、および技術は詳細には示されない場合がある。
概説
いくつかの新規の特徴が集積デバイス（たとえば、集積パッケージ、ウェハレベル集積パッケージデバイス）に関連し、その集積デバイスは、集積デバイスのための基部として構成される誘電体層と、誘電体層内のいくつかの再分配金属層と、誘電体層の第１の表面に結合される第１のダイと、第１のダイに結合される第２のダイとを含む。いくつかの実施態様では、誘電体層はいくつかの誘電体層を含む。いくつかの実施態様では、第１のダイは、第１の組のインターコネクトを通して再分配金属層に結合される。いくつかの実施態様では、第２のダイは１組のインターコネクトおよび１組のハンダボールを通して第１のダイに結合される。いくつかの実施態様では、第１のダイはいくつかの基板貫通ビア（ＴＳＶ）を含む。いくつかの実施態様では、第２のダイは第１の組のインターコネクト、ＴＳＶ、第２の組のインターコネクトおよび１組のハンダボールを通して、再分配金属層に結合される。いくつかの実施態様では、集積デバイスはさらに、第１のダイおよび第２のダイを封入する封入材を含む。いくつかの実施態様では、集積デバイスはさらに、誘電体層の第１の表面に結合される第３のダイを含む。いくつかの実施態様では、第１のダイはプロセッサであり、第２のダイはメモリダイである。
積層ダイを含む例示的な集積デバイス
図２は、積層ダイを含む集積デバイス（たとえば、半導体デバイス、集積パッケージ、ウェハレベル集積パッケージデバイス）の側面図の一例を概念的に示す。具体的には、図２は、集積デバイス２００（たとえば、集積パッケージ）を示しており、集積デバイス２００は、誘電体層２０２と、第１の組のハンダボール２０４（たとえば、２０４ａ〜２０４ｄ）と、第１のダイ２０６と、第２のダイ２０８と、第３のダイ２１０と、封入材２２０とを含む。異なる実施態様は、封入材２２０のために異なる材料を使用することができる。たとえば、封入材２２０は、少なくともモールド、エポキシおよび／またはポリマー充填材のうちの１つを含むことができる。ダイ（たとえば、第１のダイ２０６、第２のダイ２０８、第３のダイ２１０）は、メモリダイおよび／またはプロセッサのような、異なるタイプのダイを表す場合がある。ダイはさらに、図３〜図４を参照しながら以下に詳細に説明される。
誘電体層２０２は、１つの誘電体層またはいくつかの誘電体層を含むことができる。いくつかの実施態様では、誘電体層２０２は、絶縁層である。いくつかの実施態様では、誘電体層２０２の全厚は１００ミクロン（μｍ）以下である。異なる実施態様は、誘電体層２０２のために異なる材料を使用することができる。いくつかの実施態様では、誘電体層２０２は、少なくともポリイミド、フェノール樹脂、ポリベンゾオキサゾール（ＰｂＯ）層および／またはポリマーのうちの１つを含むことができる。
図２は、誘電体層２０２が１組の金属層を含むことを示す。詳細には、誘電体層２０２は、第１の組の再分配インターコネクト２３０と、第１のアンダーバンプ（ＵＢＭ）層２３２と、第２の組の再分配インターコネクト２４０と、第２のアンダーバンプ（ＵＢＭ）層２４２と、第３の組の再分配インターコネクト２５０と、第３のアンダーバンプ（ＵＢＭ）層２５２と、第４の組の再分配インターコネクト２６０と、第４のアンダーバンプ（ＵＢＭ）層２６２とを含む。いくつかの実施態様では、第１の再分配インターコネクト２３０、第２の再分配インターコネクト２４０、第３の再分配インターコネクト２５０および第４の再分配インターコネクト２６０は再分配層である。再分配層はビアを含むことができる。異なる実施態様は、異なる数の再分配金属層（たとえば、１つ、２つ、またはそれ以上の金属層）を有することができる。
第１のダイ２０６は、第１の組のインターコネクト２１６を介して誘電体層２０２の第１の表面に結合される。いくつかの実施態様では、第１の組のインターコネクト２１６は金属ピラー（たとえば、金属層）である。いくつかの実施態様では、金属ピラーは銅ピラーである。いくつかの実施態様では、第１のダイ２０６は、第１の組のインターコネクト２１６、第１の組の再分配インターコネクト２３０、第１のＵＢＭ層２３２、第２の組の再分配インターコネクト２４０および／または第２のＵＢＭ層２４２を通して、１組のハンダボール２０４のうちの少なくとも１つに電気的に結合される。いくつかの実施態様では、ＵＢＭ層はオプションである。そのような場合に、ハンダボールは、１組の再分配インターコネクト（たとえば、再分配インターコネクト２３０、２４０、２５０、２６０）に結合することができる。
第２のダイ２０８は、第２の組のインターコネクト２１８を通して、誘電体層２０２の第１の表面に結合される。いくつかの実施態様では、第２の組のインターコネクト２１８は金属ピラー（たとえば、金属層）である。いくつかの実施態様では、金属ピラーは銅ピラーである。いくつかの実施態様では、第２のダイ２０８は、第２の組のインターコネクト２１８、第３の組の再分配インターコネクト２５０、および／または第３のＵＢＭ層２５２を通して、１組のハンダボール２０４のうちの少なくとも１つに電気的に結合される。いくつかの実施態様では、第１のダイ２０６は、誘電体層２０２内の１組の再分配インターコネクトを介して、第２のダイ２０８に電気的に結合することができる。
第３のダイ２１０は、第３の組のインターコネクト２１２および１組のハンダボール２１４を通して第２のダイ２０８に結合される。いくつかの実施態様では、第３の組のインターコネクト２１２および１組のハンダボール２１４は１組のインターコネクトバンプを形成する。
図２に示されるように、第２のダイ２０８は１組の基板貫通ビア（ＴＳＶ）２１９を含む。ＴＳＶ２１９は、第２のダイ２０８の一部を横断することができるか、または第２のダイ２０８の全体を横断することができる。いくつかの実施態様では、第３のダイ２１０は、第３の組のインターコネクト２１２、１組のハンダボール２１４、ＴＳＶ２１９、第２の組のインターコネクト２１８、第４の組の再分配インターコネクト２６０および／または第４の組のＵＢＭ層２６２を通して、ハンダボール２０４のうちの少なくとも１つに電気的に結合される。
図３は、（集積デバイスの一形態である）ダイ３００の一例を概念的に示す。明確にするために、図３は、ダイを一般化したものを示す。したがって、図３において、ダイのすべての構成要素が必ずしも示されるとは限らない。いくつかの実施態様では、ダイ３００は、図２のダイ２０６、２０８および／または２１０の少なくとも１つに対応することができる。いくつかの実施態様では、ダイ３００はウェハレベルダイである。いくつかの実施態様では、ダイ３００はダイパッケージである。図３に示されるように、ダイ３００（たとえば、集積デバイス）は、基板３０１と、いくつかの下位金属層および誘電体層３０２と、１組のインターコネクト３１１〜３１６（たとえば、バンプ、ピラーインターコネクト）と、封入材３２０（たとえば、モールド、エポキシ、ポリマー充填材）とを含む。いくつかの実施態様では、封入材３２０はオプションとすることができる。ダイ３００は、アクティブ領域（たとえば、正面）と背面領域とを含む。
いくつかの実施態様では、ダイ３００は、パッド、パッシベーション層、第１の絶縁層、および／または第１のパッド層を含むこともできる。そのような場合に、パッドは下位金属層および誘電体層３０２に結合することができる。パッシベーション層は、下位金属層および誘電体層３０２と封入材３２０との間に配置することができる。第１のパッド層は、パッドおよびインターコネクト３１１〜３１６のうちの１つに結合することができる。
いくつかの実施態様では、ダイは、１つまたは複数の基板貫通ビア（ＴＳＶ）を含むこともできる。図３は、少なくとも１つのＴＳＶを含む、（集積デバイスの形態である）ダイ４００の一例を概念的に示す。明確にするために、図４は、ダイを一般化したものを示す。したがって、図４において、ダイのすべての構成要素が必ずしも示されるとは限らない。いくつかの実施態様では、ダイ４００は、図２のダイ２０６、２０８および／または２１０の少なくとも１つに対応することができる。いくつかの実施態様では、ダイ４００はウェハレベルダイである。いくつかの実施態様では、ダイ４００はダイパッケージである。図４に示されるように、ダイ４００（たとえば、集積デバイス）は、基板４０１と、いくつかの下位金属層および誘電体層４０２と、１組のインターコネクト４１１〜４１６（たとえば、バンプ、ピラーインターコネクト、パッド）と、封入材４２０（たとえば、モールド、エポキシ、ポリマー充填材、無機誘電体）とを含む。いくつかの実施態様では、封入材４２０はオプションとすることができる。ダイ４００は、アクティブ領域（たとえば、正面）と背面領域とを含む。
図４に示されるように、ダイ４００は、第１の基板貫通ビア（ＴＳＶ）４２１と、第２のＴＳＶ４２２と、第３のＴＳＶ４３３と、第４のＴＳＶ４３４とを含む。第１のＴＳＶ４２１および第２のＴＳＶ４２２は基板４０１と、下位金属層および誘電体層４０２とを横断する。第３のＴＳＶ４３３および第４のＴＳＶ４３４は、基板４０１を横断する。
いくつかの実施態様では、ダイ４００は、パッド、パッシベーション層、第１の絶縁層、第１のアンダーバンプメタライゼーション（ＵＢＭ）層および第２のアンダーバンプメタライゼーション（ＵＢＭ）層を含むこともできる。そのような場合に、パッドは下位金属層および誘電体層４０２に結合することができる。パッシベーション層は、下位金属層および誘電体層４０２と封入材４２０との間に配置することができる。第１のバンプ層は、パッドおよびインターコネクト４１１〜４１６のうちの１つに結合することができる。
集積デバイスの異なる実施態様は、ダイの異なる組合せおよび／または構成を有することができる。図５および図６は、他の集積デバイスを概念的に示す。
具体的には、図５は、集積デバイス５００（たとえば、集積パッケージ）を示し、その集積デバイスは、誘電体層５０２と、第１の組のハンダボール５０４（たとえば、５０４ａ〜５０４ｄ）と、第１のダイ５０６と、第２のダイ５０８と、第３のダイ５１０と、封入材５２０とを含む。異なる実施態様は、封入材５２０のために異なる材料を使用することができる。たとえば、封入材５２０は、少なくともモールド、エポキシおよび／またはポリマー充填材のうちの１つを含むことができる。ダイ（たとえば、第１のダイ５０６、第２のダイ５０８、第３のダイ５１０）は、メモリダイおよび／またはプロセッサのような、異なるタイプのダイを表す場合がある。ダイは、図３〜図４を参照しながら詳細に説明された。
誘電体層５０２は、１つの誘電体層またはいくつかの誘電体層を含むことができる。いくつかの実施態様では、誘電体層５０２は、絶縁層である。図５は、誘電体層５０２が１組の金属層を含むことを示す。詳細には、誘電体層５０２は、第１の組の再分配インターコネクト５３０と、第１のアンダーバンプ（ＵＢＭ）層５３２と、第２の組の再分配インターコネクト５４０と、第２のアンダーバンプ（ＵＢＭ）層５４２と、第３の組の再分配インターコネクト５５０と、第３のアンダーバンプ（ＵＢＭ）層５５２と、第４の組の再分配インターコネクト５６０と、第４のアンダーバンプ（ＵＢＭ）層５６２とを含む。いくつかの実施態様では、第１の再分配インターコネクト５３０、第２の再分配インターコネクト５４０、第３の再分配インターコネクト５５０および第４の再分配インターコネクト５６０は再分配層である。再分配層はビアを含むことができる。異なる実施態様は、異なる数の再分配金属層（たとえば、１つ、２つ、またはそれ以上の金属層）を有することができる。
第１のダイ５０６は、第１の組のインターコネクト５１６を通して誘電体層５０２の第１の表面に結合される。いくつかの実施態様では、第１の組のインターコネクト５１６は金属ピラー（たとえば、金属層）である。いくつかの実施態様では、金属ピラーは銅ピラーである。いくつかの実施態様では、第１のダイ５０６は、第１の組のインターコネクト５１６、第１の組の再分配インターコネクト５３０、第１のＵＢＭ層５３２、第２の組の再分配インターコネクト５４０および／または第２のＵＢＭ層５４２を通して、１組のハンダボール５０４のうちの少なくとも１つに電気的に結合される。
第２のダイ５０８は、第２の組のインターコネクト５１８を通して、誘電体層５０２の第１の表面に結合される。いくつかの実施態様では、第２の組のインターコネクト５１８は金属ピラー（たとえば、金属層）である。いくつかの実施態様では、金属ピラーは銅ピラーである。いくつかの実施態様では、第２のダイ５０８は、第２の組のインターコネクト５１８、第３の組の再分配インターコネクト５５０、および／または第３のＵＢＭ層５５２を通して、１組のハンダボール５０４のうちの少なくとも１つに電気的に結合される。
図５に示されるように、第１の組のインターコネクト５１６は、第２の組のインターコネクト５１８より長い。いくつかの実施態様では、これは、第２のダイ５０８および第３のダイ５１０を組み合わせた高さに実質的に類似である第１のダイ５０６の高さを有するために行われる。第１の組のインターコネクト５１６の長さは、異なる実施態様の場合には異なることがある。
第３のダイ５１０は、第３の組のインターコネクト５１２および１組のハンダボール５１４を通して第２のダイ５０８に結合される。いくつかの実施態様では、第３の組のインターコネクト５１２および１組のハンダボール５１４は１組のインターコネクトバンプを形成する。
図５に示されるように、第２のダイ５０８は１組の基板貫通ビア（ＴＳＶ）５１９を含む。ＴＳＶ５１９は、第２のダイ５０８の一部を横断することができるか、または第２のダイ５０８の全体を横断することができる。いくつかの実施態様では、第３のダイ５１０は、第３の組のインターコネクト５１２、１組のハンダボール５１４、ＴＳＶ５１９、第２の組のインターコネクト５１８、第４の組の再分配インターコネクト５６０および／または第４の組のＵＢＭ層５６２を通して、ハンダボール５０４のうちの少なくとも１つに電気的に結合される。いくつかの実施態様では、ＵＢＭ層はオプションである。そのような場合に、ハンダボールは、１組の再分配インターコネクトに結合することができる。
図６は、集積デバイス６００（たとえば、集積パッケージ）を示し、その集積デバイスは、誘電体層６０２と、第１の組のハンダボール６０４（たとえば、６０４ａ〜６０４ｄ）と、第１のダイ６０６と、第２のダイ６０８と、第３のダイ６１０と、第４のダイ６１１と、封入材６２０とを含む。異なる実施態様は、封入材６２０のために異なる材料を使用することができる。たとえば、封入材６２０は、少なくともモールド、エポキシおよび／またはポリマー充填材のうちの１つを含むことができる。ダイ（第１のダイ６０６、第２のダイ６０８、第３のダイ６１０、第４のダイ６１１）は、メモリダイおよび／またはプロセッサのような、異なるタイプのダイを表す場合がある。ダイは、図３〜図４を参照しながら詳細に説明された。
誘電体層６０２は、１つの誘電体層またはいくつかの誘電体層を含むことができる。いくつかの実施態様では、誘電体層６０２は、絶縁層である。図６は、誘電体層６０２が１組の金属層を含むことを示す。詳細には、誘電体層６０２は、第１の組の再分配インターコネクト６３０と、第１のアンダーバンプ（ＵＢＭ）層６３２と、第２の組の再分配インターコネクト６４０と、第２のアンダーバンプ（ＵＢＭ）層６４２と、第３の組の再分配インターコネクト６５０と、第３のアンダーバンプ（ＵＢＭ）層６５２と、第４の組の再分配インターコネクト６６０と、第４のアンダーバンプ（ＵＢＭ）層６６２とを含む。いくつかの実施態様では、第１の再分配インターコネクト６３０、第２の再分配インターコネクト６４０、第３の再分配インターコネクト６５０および第４の再分配インターコネクト６６０は再分配層である。再分配層はビアを含むことができる。異なる実施態様は、異なる数の再分配金属層（たとえば、１つ、２つ、またはそれ以上の金属層）を有することができる。１組のハンダボール６０４は、ＵＢＭ層６３２、６４２、６５２および／または６６２に結合される。しかしながら、いくつかの実施態様では、ＵＢＭ層６３２、６４２、６５２および／または６６２はオプションである。そのような場合に、１組のハンダボール６０４は、１組の再分配インターコネクト６３０、６４０、６５０および／または６６０に結合することができる。
第１のダイ６０６は、第１の組のインターコネクト６１６を通して誘電体層６０２の第１の表面に結合される。いくつかの実施態様では、第１の組のインターコネクト６１６は金属ピラー（たとえば、金属層）である。いくつかの実施態様では、金属ピラーは銅ピラーである。いくつかの実施態様では、第１のダイ６０６は、第１の組のインターコネクト６１６、第１の組の再分配インターコネクト６３０および／または第１のＵＢＭ層６３２を通して、１組のハンダボール６０４のうちの少なくとも１つに電気的に結合される。
第４のダイ６１１は、第４の組のインターコネクト６２２および１組のハンダボール６２４を通して第１のダイ６０６に結合される。いくつかの実施態様では、第４の組のインターコネクト６２２および１組のハンダボール６２４は１組のインターコネクトバンプを形成する。
図６に示されるように、第１のダイ６０６は１組の基板貫通ビア（ＴＳＶ）６２９を含む。ＴＳＶ６２９は、第１のダイ６０６の一部を横断することができるか、または第１のダイ６０６の全体を横断することができる。いくつかの実施態様では、第４のダイ６１１は、第４の組のインターコネクト６２２、１組のハンダボール６２４、ＴＳＶ６２９、第１の組のインターコネクト６１６、第２の組の再分配インターコネクト６４０および／または第２のＵＢＭ層６４２を通して、ハンダボール６０４のうちの少なくとも１つに電気的に結合される。
第２のダイ６０８は、第２の組のインターコネクト６１８を通して、誘電体層６０２の第１の表面に結合される。いくつかの実施態様では、第２の組のインターコネクト６１８は金属ピラー（たとえば、金属層）である。いくつかの実施態様では、金属ピラーは銅ピラーである。いくつかの実施態様では、第２のダイ６０８は、第２の組のインターコネクト６１８、第３の組の再分配インターコネクト６５０、および／または第３のＵＢＭ層６５２を通して、１組のハンダボール６０４のうちの少なくとも１つに電気的に結合される。
第３のダイ６１０は、第３の組のインターコネクト６１２および１組のハンダボール６１４を通して第２のダイ６０８に結合される。いくつかの実施態様では、第３の組のインターコネクト６１２および１組のハンダボール６１４は１組のインターコネクトバンプを形成する。
図６に示されるように、第２のダイ６０８は１組の基板貫通ビア（ＴＳＶ）６１９を含む。ＴＳＶ６１９は、第２のダイ６０８の一部を横断することができるか、または第２のダイ６０８の全体を横断することができる。いくつかの実施態様では、第３のダイ６１０は、第３の組のインターコネクト６１２、１組のハンダボール６１４、ＴＳＶ６１９、第２の組のインターコネクト６１８、第４の組の再分配インターコネクト６６０および／または第４のＵＢＭ層６６２を通して、ハンダボール６０４のうちの少なくとも１つに電気的に結合される。
いくつかの集積デバイスを説明してきたが、ここで、集積デバイス（たとえば、半導体デバイス）を配設／製造するためのシーケンスが以下に説明される。
積層ダイを含む集積デバイスを製造するための例示的なシーケンス
いくつかの実施態様では、積層ダイを含む集積デバイス（たとえば、集積パッケージ、ウェハレベル集積パッケージデバイス）を配設することは、いくつかのプロセスを含む。図７Ａ〜図７Ｃは、集積デバイスを配設する（たとえば、製造する、作製する）ための例示的なシーケンスを示す。いくつかの実施態様では、図７Ａ〜図７Ｃのシーケンスを用いて、図２、および／または図５〜図６の集積デバイスまたは本開示において説明される他の集積デバイスを配設／製造／作製することができる。
図７Ａ〜図７Ｃのシーケンスを用いて、回路素子をさらに含む集積デバイスを配設／製造／作製できることにも留意されたい。積層ダイを含む集積デバイスを配設するためのシーケンスを簡単にし、および／または明確にするために、図７Ａ〜図７Ｃのシーケンスは、１つまたは複数のステージを組み合わせることができることにさらに留意されたい。
図７Ａのステージ１において示されるように、キャリア（たとえば、キャリア７００）および接着層（たとえば、接着層７０１）が配設される。接着層７０１は、キャリア７００の表面に結合される。いくつかの実施態様では、接着層７０１は接着材料である。いくつかの実施態様では、キャリア７００は基板である。異なる実施態様は、キャリア７００のために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板、セラミック基板）。
ステージ２において、キャリア７００の接着層７０１上にいくつかのダイが配設される。ステージ２に示されるように、接着層７０１上に第１のダイ７０６および第２のダイ７１０が配設される。具体的には、第１のダイ７０６の背面および第２のダイ７１０の背面が接着層７０１に結合される。第１のダイ７０６は、第１の組のインターコネクト７１６を含む。第２のダイ７１０は、第２の組のインターコネクト７１２と、１組のハンダボール７１４とを含む。いくつかの実施態様では、ダイ（たとえば、ダイ７０６および／または７１０）はウェハレベルダイである。第１の組のインターコネクト７１６は、少なくともパッド、再分配部分、および／またはピラー（たとえば、銅ピラー）のうちの１つを含むことができる。第２の組のインターコネクト７１２は、少なくともパッド、再分配部分、および／またはピラー（たとえば、銅ピラー）のうちの１つを含むことができる。ダイの例が、図３および図４において説明される。
ステージ３において、第３のダイ７０８が第２のダイ７１０に結合される。第３のダイ７０８は、第３の組のインターコネクト７１８と、１組の基板貫通ビア（ＴＳＶ）７１９とを含む。いくつかの実施態様では、第３のダイ７０８はウェハレベルダイとすることができる。ダイの例が、図３および図４において説明される。第３のダイ７０８は、第３のダイ７０８の背面が第２のダイ７１０の正面（アクティブ面）に結合されるように、第２のダイ７１０に結合される。いくつかの実施態様では、第２の組のインターコネクト７１２および１組のハンダボール７１４は１組のＴＳＶ７１９に電気的に結合される。１組のＴＳＶ７１９は、第３の組のインターコネクト７１８に電気的に結合される。
ステージ４において、封入層７２０が配設される。封入層７２０は、第１のダイ７０６、第２のダイ７１０および第３のダイ７０８を実質的に、または完全に包囲または封入する。いくつかの実施態様では、インターコネクトのうちのいくつか（たとえば、インターコネクト７１６、７１８）は露出したままにすることができる。異なる実施態様は、封入層７２０のために異なる材料を使用することができる。たとえば、封入材は、少なくともモールド、充填材、エポキシおよび／またはポリマーのうちの１つを含むことができる。
いくつかの実施態様では、封入層７２０は、すべてのインターコネクト（たとえば、インターコネクト７１６、７１８）を封入／被覆することもできる。そのような場合に、封入層７２０の一部を除去する（たとえば、研磨する、研削する）ことができる。一例では、封入層７２０の一部がインターコネクト７１６および／またはインターコネクト７１８の表面と揃えられるまで除去される。いくつかの実施態様では、封入層７２０の表面と揃えられるように、インターコネクト７１６および７１８の一部を除去する（たとえば、研磨する、研削する）こともできる。
ステージ５において、図７Ｂにおいて示されるように、第１のダイ７０６のアクティブ面（たとえば、正面）および第３のダイ７０８のアクティブ面（たとえば、正面）上に第１の誘電体層７３０およびいくつかの再分配インターコネクト（たとえば、再分配インターコネクト７３１〜７３４）が配設される。具体的には、第１の組のインターコネクト７１６および第３の組のインターコネクト７１８上にいくつかのインターコネクトが配設される。いくつかの実施態様では、再分配インターコネクト７３１〜７３４は、第１の再分配金属層上に形成される。いくつかの実施態様では、再分配インターコネクト７３１〜７３４は少なくとも１つのビアを含むことができる。
ステージ６において、第１の誘電体層７３０および再分配インターコネクト７３１〜７３４上に第２の誘電体層７４０およびいくつかの再分配インターコネクト（たとえば、再分配インターコネクト７４１〜７４４）が配設される。いくつかの実施態様では、再分配インターコネクト７４１〜７４４は、第２の再分配金属層上に形成される。いくつかの実施態様では、再分配インターコネクト７４１〜７４４は少なくとも１つのビアを含むことができる。
ステージ７において、第２の誘電体層７４０および再分配インターコネクト７４１〜７４４上に第３の誘電体層７５０およびいくつかの再分配インターコネクト（たとえば、再分配インターコネクト７５１〜７５４）が配設される。いくつかの実施態様では、再分配インターコネクト７５１〜７５４は、第３の再分配金属層上に形成される。いくつかの実施態様では、再分配インターコネクト７５１〜７５４は少なくとも１つのビアを含むことができる。
ステージ８において、図７Ｃに示されるように、オプションで、少なくとも１つのアンダーバンプメタライゼーション（ＵＢＭ）層が配設される。具体的には、第１のアンダーバンプメタライゼーション（ＵＢＭ）層７６１、第２のＵＢＭ層７６２、第３のＵＢＭ層７６３および第４のＵＢＭ層７６４が配設される。ステージ８は、１組の誘電体層７６０を示す。いくつかの実施態様では、１組の誘電体層７６０は、誘電体層７３０、７４０および７５０を含む。
ステージ９において、ＵＢＭ層上に少なくとも１つのハンダボールが配設される。具体的には、第１のハンダボール７７１が第１のＵＢＭ層７６１に結合され、第２のハンダボール７７２が第２のＵＢＭ層７６２に結合され、第３のハンダボール７７３が第３のＵＢＭ層７６３に結合され、第４のハンダボール７７４が第４のＵＢＭ層７６４に結合される。上記のように、いくつかの実施態様では、ＵＢＭ層はオプションである。そのような場合に、ハンダボールは、１組の再分配インターコネクトに結合することができる。
ステージ１０において、集積デバイスの表面が除去される（たとえば、研磨される、研削される）。具体的には、キャリア７００および／または接着層７０１が除去される（たとえば、研磨される、研削される）。いくつかの実施態様では、接着層７０１の残留層が残される場合がある。いくつかの実施態様では、第１のダイ７０６および第２のダイ７１０の一部が除去される場合がある。すなわち、第１のダイ７０６の背面および第２のダイ７１０の背面の一部が除去される場合がある。いくつかの実施態様では、それは、第１のダイ７０６の基板の一部および第２のダイ７１０の基板の一部が除去される場合があることを意味する。
集積デバイス（たとえば、半導体デバイス）を配設／製造するためのシーケンスを説明してきたが、ここで、集積デバイス（たとえば、半導体デバイス、ウェハレベル集積パッケージデバイス）を配設／製造するための方法が以下に説明される。
集積デバイスを製造するための例示的な方法
図８は、集積デバイス（たとえば、集積パッケージ）を配設する（たとえば、製造する、作製する）ための例示的な方法を示す。いくつかの実施態様では、図８の方法を用いて、図２、および／または図５〜図６の集積デバイスまたは本開示において説明される他の集積デバイス（たとえば、ダイパッケージ）を配設／製造／作製することができる。
その方法は、（８０５において）キャリア（たとえば、キャリア７００）および接着層（たとえば、接着層７０１）を配設する。接着層は、キャリアの表面に結合される。いくつかの実施態様では、接着層は接着材料である。いくつかの実施態様では、キャリアは基板である。異なる実施態様は、キャリアのために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板、セラミック基板）。いくつかの実施態様では、キャリアおよび接着層を配設することは、キャリアを形成および／または製造することと、接着層を製造することと、接着層をキャリアに結合することとを含む。
その後、その方法は、（８１０において）基板内および／または基板上に少なくとも１つの集積デバイス（たとえば、ダイ）を配設する。いくつかの実施態様では、（８１０において）少なくとも１つの集積デバイスを配設することは、キャリアおよび／または接着層上に第１のダイを配設することと、第１のダイ上に第２のダイを配設することとを含む。いくつかの実施態様では、少なくとも１つの集積デバイスを配設することは、キャリアおよび／または接着層上に第３のダイを配設することと、第３のダイ上に第４のダイを配設することとを含む。少なくとも１つのダイを配設する例が、図７Ａに示される（ステージ２〜３を参照されたい）。いくつかの実施態様では、配設されるダイはウェハレベルダイである。いくつかの実施態様では、ダイを配設することは、ダイを製造することと、ダイを接着層または別のダイ上に結合する（たとえば、配置する）こととを含む。いくつかの実施態様では、ダイの背面は、接着層上に、またはダイのアクティブ面（たとえば、正面）上に結合される（たとえば、配置される）。
その方法は、（８１５において）封入層を配設する。いくつかの実施態様では、封入層は、ダイ（たとえば、第１のダイ７０６、第２のダイ７１０および第３のダイ７０８）を実質的に、または完全に包囲または封入する。いくつかの実施態様では、インターコネクトのうちのいくつか（インターコネクト７１６、７１８）は露出したままにすることができる。異なる実施態様は、封入層のために異なる材料を使用することができる。いくつかの実施態様では、封入層は、少なくともモールド、充填材、エポキシおよび／またはポリマーのうちの１つである。
その方法はさらに、（８２０において）少なくとも１つの誘電体層（たとえば、誘電体層７３０、７４０、７５０、７６０）を配設する。異なる実施態様は、誘電体層のために異なる材料を使用することができる。たとえば、第１の絶縁層および第２の絶縁層（誘電体層の１つの形態である）は、ポリベンゾオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。いくつかの実施態様では、少なくとも１つの誘電体層を配設することは、少なくとも１つの誘電体層を形成し、および／または堆積することを含む。
また、その方法は、（８２５において）いくつかの金属再分配層を配設する。いくつかの実施態様では、いくつかの再分配層を配設することは、いくつかの再分配インターコネクト（たとえば、再分配インターコネクト７３１〜７３４）および／またはビアを配設することを含む。いくつかの実施態様では、（８２０において）少なくとも１つの誘電体層を配設する方法および（８２５において）金属再分配層を配設する方法は、順次に繰返し実行することができる。すなわち、いくつかの実施態様では、その方法は、第１の誘電体層、第１の再分配層、第２の誘電体層、第２の再分配層などを配設することができ、それ以降も同様である。いくつかの実施態様では、金属再分配層を配設することは、いくつかの金属再分配層を形成し、および／または堆積することを含む。
その後、その方法は、オプションで、（８３０において）アンダーバンプメタライゼーション（ＵＢＭ）層を配設する。いくつかの実施態様では、（８３０において）ＵＢＭ層を配設することは、金属再分配層にＵＢＭ層を結合することを含む。いくつかの実施態様では、ＵＢＭ層は銅層である。いくつかの実施態様では、ＵＢＭ層を配設することは、ＵＢＭ層を形成し、および／または堆積することを含む。
その方法はさらに、（８３５において）ＵＢＭ層上にハンダボールを配設する。いくつかの実施態様では、ハンダボールを配設することは、ＵＢＭ層上にハンダボールを結合する（たとえば、堆積する）ことを含む。いくつかの実施態様では、ＵＢＭ層はオプションである。そのような場合に、ハンダボールは、１組の再分配層に結合することができる。
その方法はさらに、（８４０において）集積デバイスの少なくとも一部を除去する。いくつかの実施態様では、集積デバイスの少なくとも一部を除去することは、集積デバイスの第１の表面を研磨し、および／または研削することを含む。たとえば、研磨および／または研削を通して、封入層を含む表面の一部を除去することができる。いくつかの実施態様では、集積デバイスの少なくとも一部を除去することは、キャリアおよび／または接着層の少なくとも一部を除去することを含む。いくつかの実施態様では、接着層の残留層が残される場合がある。いくつかの実施態様では、ダイの一部が除去される場合がある。すなわち、ダイの背面の一部が除去される場合がある。いくつかの実施態様では、それは、ダイの基板の一部が除去される場合があることを意味する。図７Ｃのステージ１０は、キャリア、接着層および／または封入層を除去する一例を示す。
積層ダイを含む集積デバイスを製造するための例示的なシーケンス
いくつかの実施態様では、積層ダイを含む集積デバイス（たとえば、集積パッケージ、ウェハレベル集積パッケージデバイス）を配設することは、いくつかのプロセスを含む。図９Ａ〜図９Ｃは、集積デバイスを配設する（たとえば、製造する、作製する）ための例示的なシーケンスを示す。いくつかの実施態様では、図９Ａ〜図９Ｃのシーケンスを用いて、図２、および／または図５〜図６の集積デバイスまたは本開示において説明される他の集積デバイスを配設／製造／作製することができる。
図９Ａ〜図９Ｃのシーケンスを用いて、回路素子をさらに含む集積デバイスを配設／製造／作製できることにも留意されたい。積層ダイを含む集積デバイスを配設するためのシーケンスを簡単にし、および／または明確にするために、図９Ａ〜図９Ｃのシーケンスは１つまたは複数のステージを組み合わせることができることにさらに留意されたい。
図９Ａのステージ１において示されるように、キャリア（たとえば、キャリア９００）および接着層（たとえば、接着層９０１）が配設される。接着層９０１は、キャリア９００の表面に結合される。いくつかの実施態様では、接着層９０１は接着材料である。いくつかの実施態様では、キャリア９００は基板である。異なる実施態様は、キャリア９００のために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板、セラミック基板）。
ステージ２において、キャリア９００の接着層９０１上にいくつかのダイが配設される。ステージ２に示されるように、接着層９０１上に第１のダイ９０６および第２のダイ９０８が配設される。具体的には、第１のダイ９０６のアクティブ面（たとえば、正面）および第２のダイ９０８のアクティブ面（たとえば、正面）が接着層９０１に結合される。第１のダイ９０６は、第１の組のインターコネクト９１６を含む。第２のダイ９０８は、第２の組のインターコネクト９１８と、１組の基板貫通ビア（ＴＳＶ）９１９とを含む。いくつかの実施態様では、ダイ（たとえば、ダイ９０６および／または９０８）はウェハレベルダイである。第１の組のインターコネクト９１６は、少なくともパッド、再分配部分、および／またはピラー（たとえば、銅ピラー）のうちの１つを含むことができる。第２の組のインターコネクト９１８は、少なくともパッド、再分配部分、および／またはピラー（たとえば、銅ピラー）のうちの１つを含むことができる。ダイの例が、図３および図４において説明される。
ステージ３において、第３のダイ９１０が第２のダイ９０８に結合される。第３のダイ９１０は、第３の組のインターコネクト９１８と、１組のハンダボール９１４とを含む。いくつかの実施態様では、第３のダイ９１０はウェハレベルダイとすることができる。ダイの例が、図３および図４において説明される。第３のダイ９１０は、第３のダイ９１０の正面（アクティブ面）が第２のダイ９０８の背面に結合されるように、第２のダイ９０８に結合される。いくつかの実施態様では、第３の組のインターコネクト９１２および１組のハンダボール９１４は１組のＴＳＶ９１９に電気的に結合される。１組のＴＳＶ９１９は、第２の組のインターコネクト９１８に電気的に結合される。
ステージ４において、封入層９２０が配設される。封入層９２０は、第１のダイ９０６、第２のダイ９０８および第３のダイ９１０を実質的に、または完全に包囲または封入する。異なる実施態様は、封入層９２０のために異なる材料を使用することができる。たとえば、封入材は、少なくともモールド、充填材、エポキシおよび／またはポリマーのうちの１つを含むことができる。
いくつかの実施態様では、封入層９２０は、第１のダイ９０６および／または第３のダイ９１０より大きくすることができる。そのような場合に、封入層９２０の一部を除去する（たとえば、研磨する、研削する）ことができる。一例では、封入層９２０の表面が第１のダイ９０６および／または第３のダイ９１０の表面と揃えられるまで、封入層９２０の一部が除去される。いくつかの実施態様では、封入層９２０の表面と揃えられるように、第１のダイ９０６および／または第３のダイ９１０の一部を除去する（たとえば、研磨する、研削する）こともできる。
ステージ５において、図９Ｂに示されるように、集積デバイスの表面が除去される（たとえば、研磨される、研削される）。具体的には、キャリア９００および／または接着層９０１が除去される（たとえば、研磨される、研削される）。いくつかの実施態様では、接着層９０１の残留層が残される場合がある。いくつかの実施態様では、第１のダイ９０６および第２のダイ９０８の一部が除去される場合がある。すなわち、第１のダイ９０６のアクティブ面（たとえば、正面）および第２のダイ９０８のアクティブ面（たとえば、正面）の一部が除去される場合がある。いくつかの実施態様では、それは、第１のインターコネクト９１６および第２のインターコネクト９１８の一部が除去される場合があることを意味する。
ステージ６において、集積デバイスは上下逆さにされ、それにより、再分配部分／基部部分をモールド７２０およびダイ上に形成することができる。
ステージ７において、第１のダイ９０６のアクティブ面（たとえば、正面）および第２のダイ９０８のアクティブ面（たとえば、正面）上に第１の誘電体層９３０およびいくつかの再分配インターコネクト（たとえば、再分配インターコネクト９３１〜９３４）が配設される。具体的には、第１の組のインターコネクト９１６および第２の組のインターコネクト９１８上にいくつかのインターコネクトが配設される。いくつかの実施態様では、再分配インターコネクト９３１〜９３４は、第１の再分配金属層上に形成される。いくつかの実施態様では、再分配インターコネクト９３１〜９３４は少なくとも１つのビアを含むことができる。
ステージ８において、第１の誘電体層９３０および再分配インターコネクト９３１〜９３４上に第２の誘電体層９４０およびいくつかの再分配インターコネクト（たとえば、再分配インターコネクト９４１〜９４４）が配設される。いくつかの実施態様では、再分配インターコネクト９４１〜９４４は、第２の再分配金属層上に形成される。いくつかの実施態様では、再分配インターコネクト９４１〜９４４は少なくとも１つのビアを含むことができる。
ステージ９において、図９Ｃに示されるように、第２の誘電体層９４０および再分配インターコネクト９４１〜９４４上に第３の誘電体層９５０およびいくつかの再分配インターコネクト（たとえば、再分配インターコネクト９５１〜９５４）が配設される。いくつかの実施態様では、再分配インターコネクト９５１〜９５４は、第３の再分配金属層上に形成される。いくつかの実施態様では、再分配インターコネクト９５１〜９５４は少なくとも１つのビアを含むことができる。
ステージ１０において、少なくとも１つのアンダーバンプメタライゼーション（ＵＢＭ）層が配設される。具体的には、第１のアンダーバンプメタライゼーション（ＵＢＭ）層９６１、第２のＵＢＭ層９６２、第３のＵＢＭ層９６３および第４のＵＢＭ層９６４が配設される。ステージ１０は、１組の誘電体層９６０を示す。いくつかの実施態様では、１組の誘電体層９６０は、誘電体層９３０、９４０および９５０を含む。
ステージ１１において、ＵＢＭ層上に少なくとも１つのハンダボールが配設される。具体的には、第１のハンダボール９７１が第１のＵＢＭ層９６１に結合され、第２のハンダボール９７２が第２のＵＢＭ層９６２に結合され、第３のハンダボール９７３が第３のＵＢＭ層９６３に結合され、第４のハンダボール９７４が第４のＵＢＭ層９６４に結合される。
集積デバイス（たとえば、半導体デバイス）を配設／製造するためのシーケンスを説明してきたが、ここで、集積デバイス（たとえば、半導体デバイス、ウェハレベル集積パッケージデバイス）を配設／製造するための方法が以下に説明される。
集積デバイスを製造するための例示的な方法
図１０は、集積デバイス（たとえば、集積パッケージ）を配設する（たとえば、製造する、作製する）ための例示的な方法を示す。いくつかの実施態様では、図１０の方法を用いて、図２、および／または図５〜図６の集積デバイスまたは本開示において説明される他の集積デバイス（たとえば、ダイパッケージ）を配設／製造／作製することができる。
その方法は、（１００５において）キャリア（たとえば、キャリア９００）および接着層（たとえば、接着層９０１）を配設する。接着層は、キャリアの表面に結合される。いくつかの実施態様では、接着層は接着材料である。いくつかの実施態様では、キャリアは基板である。異なる実施態様は、キャリアのために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板、セラミック基板）。いくつかの実施態様では、キャリアおよび接着層を配設することは、キャリアを形成および／または製造することと、接着層を製造することと、接着層をキャリアに結合することとを含む。
その後、その方法は、（１０１０において）基板内および／または基板上に少なくとも１つの集積デバイス（たとえば、ダイ）を配設する。いくつかの実施態様では、（１０１０において）少なくとも１つの集積デバイスを配設することは、キャリアおよび／または接着層上に第１のダイを配設することと、第１のダイ上に第２のダイを配設することとを含む。いくつかの実施態様では、少なくとも１つの集積デバイスを配設することは、キャリアおよび／または接着層上に第３のダイを配設することと、第３のダイ上に第４のダイを配設することとを含む。少なくとも１つのダイを配設する例が、図９Ａに示される（ステージ２〜３を参照されたい）。いくつかの実施態様では、配設されるダイはウェハレベルダイである。いくつかの実施態様では、ダイを配設することは、ダイを製造することと、ダイを接着層または別のダイ上に結合する（たとえば、配置する）こととを含む。いくつかの実施態様では、ダイの正面（たとえば、アクティブ面）は、接着層上に、またはダイの背面上に結合される（たとえば、配置される）。
その方法は、（１０１５において）封入層を配設する。いくつかの実施態様では、封入層は、ダイ（たとえば、第１のダイ９０６、第２のダイ９０８および第３のダイ９１０）を実質的に、または完全に包囲または封入する。異なる実施態様は、封入層のために異なる材料を使用することができる。いくつかの実施態様では、封入層は、少なくともモールド、充填材、エポキシおよび／またはポリマーのうちの１つである。
その方法はさらに、（１０２０において）集積デバイスの少なくとも一部を除去する。いくつかの実施態様では、集積デバイスの少なくとも一部を除去することは、集積デバイスの第１の表面を研磨し、および／または研削することを含む。たとえば、研磨および／または研削を通して、封入層を含む表面の一部を除去することができる。いくつかの実施態様では、集積デバイスの少なくとも一部を除去することは、キャリアおよび／または接着層の少なくとも一部を除去することを含む。いくつかの実施態様では、接着層の残留層が残される場合がある。いくつかの実施態様では、ダイの一部が除去される場合がある。すなわち、ダイの正面（たとえば、アクティブ面）の一部が除去される場合がある。いくつかの実施態様では、それは、インターコネクト（たとえば、インターコネクト９１６および９１８）の一部が除去される場合があることを意味する。図９Ｂのステージ５は、キャリア、接着層および／または封入層を除去する一例を示す。
その方法はさらに、（１０２５において）少なくとも１つの誘電体層（たとえば、誘電体層９３０、９４０、９５０、９６０）を配設する。異なる実施態様は、誘電体層のために異なる材料を使用することができる。たとえば、第１の絶縁層および第２の絶縁層（誘電体層の１つの形態である）は、ポリベンゾオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。いくつかの実施態様では、少なくとも１つの誘電体層を配設することは、少なくとも１つの誘電体層を形成し、および／または堆積することを含む。いくつかの実施態様では、誘電体層は、集積デバイスを反転させた後に配設される（たとえば、図９Ｂのステージ６に示される）。
また、その方法は、（１０３０において）いくつかの金属再分配層を配設する。いくつかの実施態様では、いくつかの再分配層を配設することは、いくつかの再分配インターコネクト（たとえば、再分配インターコネクト９３１〜９３４）および／またはビアを配設することを含む。いくつかの実施態様では、（１０２５において）少なくとも１つの誘電体層を配設する方法および（１０３０において）金属再分配層を配設する方法は、順次に繰返し実行することができる。すなわち、いくつかの実施態様では、その方法は、第１の誘電体層、第１の再分配層、第２の誘電体層、第２の再分配層などを配設することができ、それ以降も同様である。いくつかの実施態様では、金属再分配層を配設することは、いくつかの金属再分配層を形成し、および／または堆積することを含む。
その後、その方法は、オプションで、（１０３５において）アンダーバンプメタライゼーション（ＵＢＭ）層を配設する。いくつかの実施態様では、（１０３５において）ＵＢＭ層を配設することは、ＵＢＭ層を金属再分配層に結合することを含む。いくつかの実施態様では、ＵＢＭ層は銅層である。いくつかの実施態様では、ＵＢＭ層を配設することは、ＵＢＭ層を形成し、および／または堆積することを含む。
その方法はさらに、（１０４０において）ＵＢＭ層上にハンダボールを配設する。いくつかの実施態様では、ハンダボールを配設することは、ＵＢＭ層上にハンダボールを結合する（たとえば、堆積する）ことを含む。いくつかの実施態様では、ＵＢＭ層はオプションである。そのような場合に、ハンダボールは、１組の再分配層に結合することができる。
再分配層を製造するための例示的なシーケンス
いくつかの実施態様では、再分配層を含む集積デバイスを配設する（たとえば、製造する、作製する）ことはいくつかのプロセスを含む。図１１Ａ〜図１１Ｃは、いくつかの再分配層を含む集積デバイスを配設するための例示的なシーケンスを示す。いくつかの実施態様では、図１１Ａ〜図１１Ｃのシーケンスを用いて、図２〜図６の集積デバイスおよび／または本開示において説明される他の集積デバイス（たとえば、ダイ、集積デバイス）を配設／製造／作製することができる。
図１１Ａ〜図１１Ｃのシーケンスを用いて、回路素子をさらに含む集積デバイスを配設／製造／作製できることにも留意されたい。再分配層を含む集積デバイスを配設するためのシーケンスを簡単にし、および／または明確にするために、図１１Ａ〜図１１Ｃのシーケンスは、１つまたは複数のステージを組み合わせることができることにさらに留意されたい。図１１Ａ〜図１１Ｃは、１つまたは複数の再分配層を配設するためのさらに具体的なプロセスである。
図１１Ａのステージ１において示されるように、基部部分１１０２が配設される。基部部分１１０２は、封入層によって封入されるダイ（たとえば、ウェハレベルダイ）または１つまたは複数のダイを表すことができる。さらに、ステージ１において、基部部分１１０２上に少なくとも１つのパッド（たとえば、パッド１１０４、１１２５、１１２９）が配設される。いくつかの実施態様では、基部部分１１０２はダイ（たとえば、ダイ３００または４００）の下位金属層および誘電体層（たとえば、層３０２または４０２）を含む。いくつかの実施態様では、パッド１１０４は、ダイの下位金属層のうちの１つ（たとえば、最上位の下位金属層、Ｍ７金属層）に結合される。いくつかの実施態様では、パッド１１０４はアルミニウムパッドである。しかしながら、異なる実施態様は、パッド１１０４のために異なる材料を使用することができる。いくつかの実施態様では、パッドはダイの下位金属層および誘電体層に電気的に結合することができる。異なる実施態様は、パッドを配設するために異なるプロセスを使用することができる。たとえば、いくつかの実施態様では、パッド１１０４を配設するために、リソグラフィおよび／またはエッチングプロセスを用いることができる。
さらに、ステージ１において、基部部分１１０２上にパッシベーション層（たとえば、パッシベーション層１１０６）が配設される。異なる実施態様は、パッシベーション層１１０６のために異なる材料を使用することができる。いくつかの実施態様では、パッシベーション層は、誘電体、モールド、ポリマーおよび／またはエポキシのうちの少なくとも１つである。ステージ４において示されるように、パッシベーション層１１０６は、パッド１１０４の少なくとも一部が露出するように、基部部分１１０２上に配設される。
ステージ２において、パッシベーション層１１０６およびパッド１１０４、１１２５、１１２９上に第１の絶縁層（たとえば第１の絶縁層１１０８）が配設される。いくつかの実施態様では、第１の絶縁層１１０８は誘電体層である。異なる実施態様は、第１の絶縁層１１０８のために異なる材料を使用することができる。たとえば、第１の絶縁層１１０８は、ポリベンゾオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。
ステージ２において、第１の絶縁層１１０８内にいくつかの空洞（たとえば、空洞１１０９、トレンチ）も配設される／作製される。ステージ３においてさらに示されるように、空洞１１０９はパッド１１０４にわたって作製される。同様に、空洞１１１１がパッド１１２５にわたって作製され、空洞１１１３がパッド１１２９にわたって作製される。異なる実施態様は、空洞（たとえば、空洞１１０９）を異なるように作製することができる。たとえば、空洞１１０９は、第１の絶縁層１１０８をエッチングすることによって配設する／作製することができる。
ステージ３において、第１の金属再分配層が配設される。具体的には、パッド１１０４および第１の絶縁層１１０８にわたって、第１の金属再分配層１１１０が配設される。ステージ３において示されるように、第１の金属再分配層１１１０はパッド１１０４に結合される。第１の金属再分配層１１１０は、第１の金属層１１３０および第２の金属層１１３２を含むこともできる。すなわち、いくつかの実施態様では、第１の金属層１１３０および第２の金属層１１３２は、第１の金属再分配層１１１０と同じ層上に存在する。いくつかの実施態様では、第１の金属層１１３０および第２の金属層１１３２はビアである。いくつかの実施態様では、第１の金属再分配層１１１０は銅層である。
図１１Ｂのステージ４において、いくつかの絶縁層およびいくつかの再分配層が配設される。具体的には、第２の絶縁層１１１４および第３の絶縁層１１１６が配設される。さらに、第２の金属再分配層１１２０が配設される。さらに、いくつかの金属層（１１４０、１１５０、１１４２、１１５２）が配設される。いくつかの実施態様では、金属層は再分配層の一部である。いくつかの実施態様では、金属層のうちのいくつかはビアを含む。たとえば、いくつかの実施態様では、金属層１１４２および１１５２はビアであり、金属層１１４０および１１５０はトレースである。
ステージ５において、絶縁層１１１６内に空洞１１１７が配設される。絶縁層１１１６内の空洞１１１７は、インターコネクト１１２０の一部にわたって存在する。
図１１Ｃのステージ６において、オプションで、アンダーバンプメタライゼーション（ＵＢＭ）層が配設される。具体的には、絶縁層１１１６の空洞１１１７内にアンダーバンプメタライゼーション（ＵＢＭ）層１１７０が配設される。いくつかの実施態様では、ＵＢＭ層１１７０は銅層である。
ステージ７において、ＵＢＭ層上にハンダボールが配設される。具体的には、ハンダボール１１８０がＵＢＭ層１１７０に結合される。いくつかの実施態様では、ＵＢＭ層はオプションである。そのような場合には、ハンダボールは、１組の再分配層に結合することができる。
例示的な電子デバイス
図１２は、上記の半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体に構成することができる種々の電子デバイスを示す。たとえば、モバイル電話１２０２、ラップトップコンピュータ１２０４、および定置端末１２０６が、本明細書において説明されたような集積回路（ＩＣ）１２００を含むことができる。ＩＣ１２００は、たとえば、本明細書において説明される集積回路、ダイ、またはパッケージのいずれかとすることができる。図１２に示されるデバイス１２０２、１２０４、１２０６は例示にすぎない。限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読取り機器などの定置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取出しを行う任意の他のデバイス、またはそれらの任意の組合せを含む他の電子デバイスが、ＩＣ１２００を採用することもできる。
図２、図３、図４、図５、図６、図７Ａ〜図７Ｃ、図８、図９Ａ〜図９Ｃ、図１０、図１１Ａ〜図１１Ｃおよび／または図１２に示された構成要素、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴、もしくは機能に再構成し、かつ／もしくは組み合わせることができ、または、いくつかの構成要素、ステップ、もしくは機能において具現することができる。本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および／または機能を追加することもできる。本開示における図２、図３、図４、図５、図６、図７Ａ〜図７Ｃ、図８、図９Ａ〜図９Ｃ、図１０、図１１Ａ〜図１１Ｃおよび／または図１２と、その対応する説明とは、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実施態様では、図２、図３、図４、図５、図６、図７Ａ〜図７Ｃ、図８、図９Ａ〜図９Ｃ、図１０、図１１Ａ〜図１１Ｃおよび／または図１２と、その対応する説明とは、集積デバイスを作製し、製造し、形成し、配設し、および／または生産するために用いることができる。いくつかの実施態様では、集積デバイスは、ダイパッケージ、集積回路（ＩＣ）、集積パッケージデバイス、ウェハおよび／または半導体デバイスを含むことができる。
「例示的」という言葉は、「例、事例、または例示として役立つ」ことを意味するように本明細書において使用される。「例示的な」として本明細書において説明されるいかなる実施態様または態様も、必ずしも本開示の他の態様よりも好ましいか、または有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書において、２つの物体間の直接の、または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していなくても、それでも互いに結合すると見なすことができる。
また、実施形態は、流れ図、フロー図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。流れ図は動作を順次プロセスとして説明する場合があるが、動作の多くは、並行してまたは同時に実行することができる。さらに、動作の順序は入れ替えることができる。プロセスは、その動作が完了したときに終了する。
本明細書において説明される本発明の種々の特徴は、本発明から逸脱することなく、異なるシステムにおいて実施することができる。本開示のこれまでの態様は例にすぎず、本発明を限定するものと解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することは意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、数多くの代替、修正および変形が、当業者には明らかになるであろう。
１００ 集積パッケージ
１０２ 基板
１０６ 第１のダイ
１０８ 第２のダイ
１１６ 第１の組のハンダボール
１１８ 第２の組のハンダボール
１２０ 第３の組のハンダボール
２００ 集積デバイス
２０２ 誘電体層
２０４ 第１の組のハンダボール
２０４ａ ハンダボール
２０４ｂ ハンダボール
２０４ｃ ハンダボール
２０４ｄ ハンダボール
２０６ 第１のダイ
２０８ 第２のダイ
２１０ 第３のダイ
２１２ 第３の組のインターコネクト
２１４ １組のハンダボール
２１６ 第１の組のインターコネクト
２１８ 第２の組のインターコネクト
２１９ 基板貫通ビア（ＴＳＶ）
２２０ 封入材
２３０ 第１の組の再分配インターコネクト
２３２ 第１のアンダーバンプ（ＵＢＭ）層
２４０ 第２の組の再分配インターコネクト
２４２ 第１のアンダーバンプ（ＵＢＭ）層
２５０ 第３の組の再分配インターコネクト
２５２ 第３のアンダーバンプ（ＵＢＭ）層
２６０ 第４の組の再分配インターコネクト
２６２ 第４のアンダーバンプ（ＵＢＭ）層
３００ ダイ
３０１ 基板
３０２ 下位金属層および誘電体層
３１１ インターコネクト
３１２ インターコネクト
３１３ インターコネクト
３１４ インターコネクト
３１５ インターコネクト
３１６ インターコネクト
３２０ 封入材
４００ ダイ
４０１ 基板
４０２ 下位金属層および誘電体層
４１１ インターコネクト
４１２ インターコネクト
４１３ インターコネクト
４１４ インターコネクト
４１５ インターコネクト
４１６ インターコネクト
４２０ 封入材
４２１ 第１の基板貫通ビア（ＴＳＶ）
４２２ 第２のＴＳＶ
４２３ 第３のＴＳＶ
４２４ 第４のＴＳＶ
５００ 集積デバイス
５０２ 誘電体層
５０４ 第１の組のハンダボール
５０４ａ ハンダボール
５０４ｂ ハンダボール
５０４ｃ ハンダボール
２０４ｄ ハンダボール
５０６ 第１のダイ
５０８ 第２のダイ
５１０ 第３のダイ
５１２ 第３の組のインターコネクト
５１４ １組のハンダボール
５１６ 第１の組のインターコネクト
５１８ 第２の組のインターコネクト
５１９ １組の基板貫通ビア（ＴＳＶ）
５２０ 封入材
５３０ 第１の組の再分配インターコネクト
５３２ 第１のアンダーバンプ（ＵＢＭ）層
５４０ 第２の組の再分配インターコネクト
５４２ 第１のアンダーバンプ（ＵＢＭ）層
５５０ 第３の組の再分配インターコネクト
５５２ 第３のアンダーバンプ（ＵＢＭ）層
５６０ 第４の組の再分配インターコネクト
５６２ 第４のアンダーバンプ（ＵＢＭ）層
６００ 集積デバイス
６０２ 誘電体層
６０４ 第１の組のハンダボール
６０４ａ ハンダボール
６０４ｂ ハンダボール
６０４ｃ ハンダボール
６０４ｄ ハンダボール
６０６ 第１のダイ
６０８ 第２のダイ
６１０ 第３のダイ
６１１ 第４のダイ
６１２ 第３の組のインターコネクト
６１４ １組のハンダボール
６１６ 第１の組のインターコネクト
６１８ 第２の組のインターコネクト
６２０ 封入材
６２２ 第４の組のインターコネクト
６２４ １組のハンダボール
６２９ １組の基板貫通ビア（ＴＳＶ）
６３０ 第１の組の再分配インターコネクト
６３２ 第１のアンダーバンプ（ＵＢＭ）層
６４０ 第２の組の再分配インターコネクト
６４２ 第１のアンダーバンプ（ＵＢＭ）層
６５０ 第３の組の再分配インターコネクト
６５２ 第３のアンダーバンプ（ＵＢＭ）層
６６０ 第４の組の再分配インターコネクト
６６２ 第４のアンダーバンプ（ＵＢＭ）層
７００ キャリア
７０１ 接着層
７０６ 第１のダイ
７０８ 第３のダイ
７１０ 第２のダイ
７１２ 第２の組のインターコネクト
７１４ １組のハンダボール
７１６ 第１の組のインターコネクト
７１８ 第３の組のインターコネクト
７１９ １組の基板貫通ビア（ＴＳＶ）
７２０ 封入層
７３０ 第１の誘電体層
７３１ 再分配インターコネクト
７３２ 再分配インターコネクト
７３３ 再分配インターコネクト
７３４ 再分配インターコネクト
７４０ 第２の誘電体層
７４１ 再分配インターコネクト
７４２ 再分配インターコネクト
７４３ 再分配インターコネクト
７４４ 再分配インターコネクト
７５０ 第３の誘電体層
７５１ 再分配インターコネクト
７５２ 再分配インターコネクト
７５３ 再分配インターコネクト
７５４ 再分配インターコネクト
７６０ １組の誘電体層
７６１ 第１のアンダーバンプメタライゼーション（ＵＢＭ）層
７６２ 第２のＵＢＭ層
７６３ 第３のＵＢＭ層
７６４ 第４のＵＢＭ層
７７１ 第１のハンダボール
７７２ 第２のハンダボール
７７３ 第３のハンダボール
７７４ 第４のハンダボール
９００ キャリア
９０１ 接着層
９０６ 第１のダイ
９０８ 第２のダイ
９１０ 第３のダイ
９１２ 第３の組のインターコネクト
９１４ １組のハンダボール
９１６ 第１の組のインターコネクト
９１８ 第２の組のインターコネクト
９１９ １組の基板貫通ビア（ＴＳＶ）
９２０ 封入層
９３０ 第１の誘電体層
９３１ 再分配インターコネクト
９３２ 再分配インターコネクト
９３３ 再分配インターコネクト
９３４ 再分配インターコネクト
９４０ 第２の誘電体層
９４１ 再分配インターコネクト
９４２ 再分配インターコネクト
９４３ 再分配インターコネクト
９４４ 再分配インターコネクト
９５０ 第３の誘電体層
９５１ 再分配インターコネクト
９５２ 再分配インターコネクト
９５３ 再分配インターコネクト
９５４ 再分配インターコネクト
９６０ １組の誘電体層
９６１ 第１のアンダーバンプメタライゼーション（ＵＢＭ）層
９６２ 第２のＵＢＭ層
９６３ 第３のＵＢＭ層
９６４ 第４のＵＢＭ層
９７１ 第１のハンダボール
９７２ 第２のハンダボール
９７３ 第３のハンダボール
９７４ 第４のハンダボール
１１０２ 基部部分
１１０４ パッド
１１０６ パッシベーション層
１１０８ 第１の絶縁層
１１０９ 空洞
１１１０ 第１の金属再分配層
１１１１ 空洞
１１１３ 空洞
１１１４ 第２の絶縁層
１１１６ 第３の絶縁層
１１１７ 空洞
１１２０ 第２の金属再分配層
１１２５ パッド
１１２９ パッド
１１３０ 第１の金属層
１１３２ 第２の金属層
１１４０ 金属層
１１４２ 金属層
１１５０ 金属層
１１５２ 金属層
１１７０ アンダーバンプメタライゼーション（ＵＢＭ）層
１１８０ ハンダボール
１２００ ＩＣ
１２０２ モバイル電話
１２０４ ラップトップコンピュータ
１２０６ 定置端末

Claims (12)

  1. 集積デバイスであって、
    前記集積デバイスのための基部として構成される誘電体層と、
    前記誘電体層内にある複数の再分配金属層と、
    前記誘電体層の第１の表面に結合される第１のウェハレベルダイであって、前記第１のウェハレベルダイは少なくとも１つの基板貫通ビア（ＴＳＶ）を備え、前記第１のウェハレベルダイが第１の組のインターコネクトを介して前記複数の再分配金属層に結合され、前記第１の組のインターコネクトが金属ピラーを含む、第１のウェハレベルダイと、
    前記第１のウェハレベルダイに結合される第２のウェハレベルダイであって、前記第１の組のインターコネクト、前記第１のウェハレベルダイの前記少なくとも１つの基板貫通ビア、第２の組のインターコネクト、および１組のハンダボールを介して前記複数の再分配金属層にさらに結合される、第２のウェハレベルダイと、
    第３の組のインターコネクトを介して誘電体層の前記第１の表面に結合される第３のウェハレベルダイであって、第３の組のインターコネクトが金属ピラーであり、前記第３の組のインターコネクトが、前記第１の組のインターコネクトよりも垂直に長い、第３のウェハレベルダイと、を備え、
    前記第３のウェハレベルダイおよび前記第３の組のインターコネクトを合わせた高さが、前記第１のウェハレベルダイおよび前記第２のウェハレベルダイを合わせた高さと同様である、集積デバイス。
  2. 前記誘電体層はいくつかの誘電体層を含む、請求項１に記載の集積デバイス。
  3. 前記第２のウェハレベルダイは前記第２の組のインターコネクトおよび前記１組のハンダボールを通して前記第１のウェハレベルダイに垂直に結合される、請求項１に記載の集積デバイス。
  4. 前記第１のウェハレベルダイおよび前記第２のウェハレベルダイを封入する封入層をさらに備える、請求項１に記載の集積デバイス。
  5. 前記第１のウェハレベルダイはプロセッサであり、前記第２のウェハレベルダイはメモリダイである、請求項１に記載の集積デバイス。
  6. 前記集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の集積デバイス。
  7. 集積デバイスのための基部として構成される誘電体層と、
    前記誘電体層内の再分配インターコネクト手段と、
    前記誘電体層の第１の表面に結合される第１のウェハレベルダイであって、前記第１のウェハレベルダイは少なくとも１つの基板貫通ビア（ＴＳＶ）を備え、前記第１のウェハレベルダイが第１の組のインターコネクトを介して前記再分配インターコネクト手段に結合され、前記第１の組のインターコネクトが金属ピラーを含む、第１のウェハレベルダイと、
    前記第１のウェハレベルダイに結合される第２のウェハレベルダイであって、前記第１の組のインターコネクト、前記第１のウェハレベルダイの前記少なくとも１つの基板貫通ビア、第２の組のインターコネクト、および１組のハンダボールを介して前記再分配インターコネクト手段にさらに結合される、第２のウェハレベルダイと、
    第３の組のインターコネクトを介して誘電体層の前記第１の表面に結合される第３のウェハレベルダイであって、第３の組のインターコネクトが金属ピラーであり、前記第３の組のインターコネクトが、前記第１の組のインターコネクトよりも垂直に長い、第３のウェハレベルダイと、を備え、
    前記第３のウェハレベルダイおよび前記第３の組のインターコネクトを合わせた高さが、前記第１のウェハレベルダイおよび前記第２のウェハレベルダイを合わせた高さと同様である、装置。
  8. 前記誘電体層はいくつかの誘電体層を含む、請求項７に記載の装置。
  9. 前記第２のウェハレベルダイは前記第２の組のインターコネクトおよび前記１組のハンダボールを通して前記第１のウェハレベルダイに垂直に結合される、請求項７に記載の装置。
  10. 前記第１のウェハレベルダイおよび前記第２のウェハレベルダイを封入する封入手段をさらに備える、請求項７に記載の装置。
  11. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項７に記載の装置。
  12. 前記第１のウェハレベルダイはプロセッサであり、前記第２のウェハレベルダイはメモリダイである、請求項７に記載の装置。
JP2016550864A 2014-02-14 2015-02-12 再分配層上に積層ダイを備える集積デバイス Active JP6309643B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/181,371 2014-02-14
US14/181,371 US9583460B2 (en) 2014-02-14 2014-02-14 Integrated device comprising stacked dies on redistribution layers
PCT/US2015/015639 WO2015123426A2 (en) 2014-02-14 2015-02-12 Integrated device comprising stacked dies on redistribution layers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018002530A Division JP2018082205A (ja) 2014-02-14 2018-01-11 再分配層上に積層ダイを備える集積デバイス

Publications (3)

Publication Number Publication Date
JP2017506001A JP2017506001A (ja) 2017-02-23
JP2017506001A5 JP2017506001A5 (ja) 2017-06-08
JP6309643B2 true JP6309643B2 (ja) 2018-04-11

Family

ID=52686444

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016550864A Active JP6309643B2 (ja) 2014-02-14 2015-02-12 再分配層上に積層ダイを備える集積デバイス
JP2018002530A Pending JP2018082205A (ja) 2014-02-14 2018-01-11 再分配層上に積層ダイを備える集積デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018002530A Pending JP2018082205A (ja) 2014-02-14 2018-01-11 再分配層上に積層ダイを備える集積デバイス

Country Status (9)

Country Link
US (1) US9583460B2 (ja)
EP (1) EP3105789B1 (ja)
JP (2) JP6309643B2 (ja)
KR (1) KR101872510B1 (ja)
CN (2) CN110060974B (ja)
BR (1) BR112016018580B1 (ja)
CA (1) CA2937552C (ja)
ES (1) ES2910956T3 (ja)
WO (1) WO2015123426A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US9842825B2 (en) * 2014-09-05 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrateless integrated circuit packages and methods of forming same
JP6330788B2 (ja) * 2015-11-18 2018-05-30 株式会社村田製作所 電子デバイス
US10403609B2 (en) * 2015-12-21 2019-09-03 Intel IP Corporation System-in-package devices and methods for forming system-in-package devices
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
US10134708B2 (en) * 2016-08-05 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with thinned substrate
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN107226452B (zh) * 2017-05-24 2019-05-31 中国科学院上海微系统与信息技术研究所 共面键合结构及其制备方法
KR102412613B1 (ko) * 2017-07-24 2022-06-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN108807361B (zh) * 2017-07-25 2022-03-04 长鑫存储技术有限公司 一种芯片堆栈立体封装结构
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
CN110998836A (zh) * 2017-09-25 2020-04-10 英特尔公司 使用具有双侧互连层的管芯的单片芯片堆叠
US10790300B2 (en) 2019-03-01 2020-09-29 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11398451B2 (en) 2019-03-01 2022-07-26 Sandisk Technologies Llc Methods for reusing substrates during manufacture of a bonded assembly including a logic die and a memory die
US11424231B2 (en) 2019-03-01 2022-08-23 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11239253B2 (en) 2019-03-01 2022-02-01 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11217560B2 (en) * 2019-10-28 2022-01-04 Nanya Technology Corporation Die assembly and method of manufacturing the same
CN115699302A (zh) * 2020-07-23 2023-02-03 华为技术有限公司 一种芯片封装结构、电子设备

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
KR100753415B1 (ko) 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US8446017B2 (en) * 2009-09-18 2013-05-21 Amkor Technology Korea, Inc. Stackable wafer level package and fabricating method thereof
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
TWI427753B (zh) * 2010-05-20 2014-02-21 Advanced Semiconductor Eng 封裝結構以及封裝製程
US9620455B2 (en) 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8993377B2 (en) * 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8648470B2 (en) * 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
JP5716415B2 (ja) * 2011-01-26 2015-05-13 富士通株式会社 半導体装置の製造方法
JP2012227443A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
KR101739945B1 (ko) 2011-05-02 2017-06-09 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
KR20130015885A (ko) 2011-08-05 2013-02-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
JP2013038300A (ja) 2011-08-10 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10475759B2 (en) * 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
JP2014022652A (ja) * 2012-07-20 2014-02-03 Elpida Memory Inc 半導体装置及びそのテスト装置、並びに、半導体装置のテスト方法
US8546955B1 (en) 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
JP5607692B2 (ja) * 2012-08-22 2014-10-15 ルネサスエレクトロニクス株式会社 電子装置
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier

Also Published As

Publication number Publication date
KR20160122769A (ko) 2016-10-24
CN110060974A (zh) 2019-07-26
ES2910956T3 (es) 2022-05-17
KR101872510B1 (ko) 2018-06-28
CA2937552C (en) 2019-09-10
BR112016018580A2 (ja) 2017-08-08
CN110060974B (zh) 2023-02-17
CA2937552A1 (en) 2015-08-20
WO2015123426A2 (en) 2015-08-20
BR112016018580B1 (pt) 2022-09-20
CN106133897A (zh) 2016-11-16
EP3105789B1 (en) 2022-03-23
JP2018082205A (ja) 2018-05-24
EP3105789A2 (en) 2016-12-21
US20150235988A1 (en) 2015-08-20
US9583460B2 (en) 2017-02-28
CN106133897B (zh) 2019-07-23
WO2015123426A3 (en) 2015-10-08
JP2017506001A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6309643B2 (ja) 再分配層上に積層ダイを備える集積デバイス
US9418877B2 (en) Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US10002857B2 (en) Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer
US9230936B2 (en) Integrated device comprising high density interconnects and redistribution layers
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
US9947642B2 (en) Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
JP2017504212A (ja) 集積デバイスの再配線層内の環状インダクタ
US20160343646A1 (en) High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
US9466554B2 (en) Integrated device comprising via with side barrier layer traversing encapsulation layer
WO2018208524A1 (en) Integrated device comprising bump on exposed redistribution interconnect
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170421

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170421

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180314

R150 Certificate of patent or registration of utility model

Ref document number: 6309643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250