ES2910956T3 - Dispositivo integrado que comprende pastillas apiladas sobre capas de redistribución - Google Patents

Dispositivo integrado que comprende pastillas apiladas sobre capas de redistribución Download PDF

Info

Publication number
ES2910956T3
ES2910956T3 ES15710617T ES15710617T ES2910956T3 ES 2910956 T3 ES2910956 T3 ES 2910956T3 ES 15710617 T ES15710617 T ES 15710617T ES 15710617 T ES15710617 T ES 15710617T ES 2910956 T3 ES2910956 T3 ES 2910956T3
Authority
ES
Spain
Prior art keywords
layer
implementations
interconnects
redistribution
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15710617T
Other languages
English (en)
Inventor
Urmi Ray
Shiqun Gu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2910956T3 publication Critical patent/ES2910956T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Un dispositivo integrado (500) que comprende: una capa de dieléctrico (502) configurada como una base para el dispositivo integrado; una pluralidad de capas de metal de redistribución (530, 540, 550, 560) en la capa de dieléctrico; una primera pastilla de nivel de oblea (508) acoplada a una primera superficie de la capa de dieléctrico, en donde la primera pastilla de nivel de oblea (508) comprende al menos una vía a través de sustrato, TSV (519), y en donde la primera pastilla de nivel de oblea (508) se acopla a la pluralidad de capas de metal de redistribución (530, 540, 550, 560) a través de un primer conjunto de interconexiones (518), en donde el primer conjunto de interconexiones (518) son pilares de metal; una segunda pastilla de nivel de oblea (510) acoplada a la primera pastilla de nivel de oblea, en donde la segunda pastilla de nivel de oblea (510) se acopla a la pluralidad de capas de metal de redistribución (530, 540, 550, 560) a través del primer conjunto de interconexiones (518), la al menos una TSV (219), un conjunto de bolas de soldadura (514) y un segundo conjunto de interconexiones (512); y una tercera pastilla de nivel de oblea (506) acoplada a la primera superficie de la capa de dieléctrico (502) a través de un tercer conjunto de interconexiones (516), en donde el tercer conjunto de interconexiones (516) son pilares de metal, y caracterizado por que el tercer conjunto de interconexiones (516) son más largas que el primer conjunto de interconexiones (518).

Description

DESCRIPCIÓN
Dispositivo integrado que comprende pastillas apiladas sobre capas de redistribución
Campo
Diversas características se refieren a un dispositivo integrado que incluye pastillas apiladas sobre capas de redistribuciones.
Antecedentes
La figura 1 ilustra un encapsulado integrado 100 convencional que incluye un sustrato 102, una primera pastilla 106, una segunda pastilla 108, un primer conjunto de bolas de soldadura 116, un segundo conjunto de bolas de soldadura 118 y un tercer conjunto de bolas de soldadura 120. La primera pastilla 106 se acopla al sustrato 102 a través del primer conjunto de bolas de soldadura 116. La segunda pastilla 108 se acopla al sustrato 102 a través del segundo conjunto de bolas de soldadura 118. El tercer conjunto de bolas de soldadura 120 se acopla al sustrato 102. Habitualmente, el tercer conjunto de bolas de soldadura 120 se acopla a una placa de circuito impreso (PCB) (no mostrada).
Los encapsulados integrados convencionales, tales como el descrito en la figura 1, tienen ciertas limitaciones e inconvenientes. Por ejemplo, el sustrato 102 del encapsulado integrado 100 de la figura 1 se hace habitualmente de un material laminado orgánico (por ejemplo, rígido o flexible) o un intercalador de silicio (Si). El uso de tales materiales como un sustrato crea problemas de diseño cuando se intenta fabricar un encapsulado integrado de perfil bajo. Es decir, estos materiales generan una penalización de diseño sustancial debido a sus limitaciones de fabricación. En particular, estos materiales hacen que sea imposible, o prohibitivo en cuanto al coste, proporcionar un encapsulado integrado de perfil bajo que incluya múltiples pastillas, en donde el encapsulado integrado ocupa tan poca extensión como es posible.
Además, el uso de bolas de soldadura como un método de acoplamiento entre una pastilla y un sustrato limita la densidad de la conexión que puede existir entre una pastilla y un sustrato, debido a que la separación mínima requerida entre bolas de soldadura es, a menudo, mayor que la separación mínima requerida entre pistas y/o vías sobre un sustrato.
Por lo tanto, existe la necesidad de un encapsulado integrado rentable que tenga un perfil bajo pero que también ocupe tan poca extensión como sea posible. Idealmente, un encapsulado integrado de este tipo también proporcionará conexiones de densidad superior con las pastillas.
El documento US 2011/316146 A1 divulga un segundo componente o pastilla de semiconductores montado en una pastilla de semiconductores inferior, y conectado eléctricamente a través de vías conductoras.
El documento US 2011/068427 A1 divulga un encapsulado de nivel de oblea apilable.
El documento JP 2012 227443 A divulga un encapsulado de nivel de oblea en el que un primer chip de semiconductores tiene una clavija de paso, y el segundo chip de semiconductores se conecta eléctricamente al primer chip de semiconductores a través de la clavija de paso. Los chips semiconductores se apilan de este modo.
El documento US 2012/049382 A1 divulga un encapsulado de dispositivos microelectrónicos que tiene dispositivos microelectrónicos preapilados en un diseño de capa de acumulación sin resaltos.
El documento US 2012/187568 divulga un Fo-WLCSP que incluye una pastilla de semiconductores apilados con unas TSV y múltiples encapsulantes.
El documento US 2011/272824 A1 divulga una pastilla de semiconductores con canales montada en una segunda pastilla de semiconductores que se monta en una estructura de interconexión.
El documento US 2008/079164 A1 divulga un dispositivo electrónico que tiene una primera capa de interconexión y una segunda capa de interconexión. Sobre una primera superficie de la primera capa de interconexión, un primer y un segundo chips de CI se conectan en disposición de chip invertido a una interconexión conductora de la primera capa de interconexión a través de resaltos. El segundo chip de CI se proporciona en una pluralidad de números, que se apilan unos sobre otros.
El documento US 2013/087920 A1 divulga una estructura que comprende un sustrato, una primera pastilla y una segunda pastilla. El sustrato tiene una primera superficie. La primera pastilla se une a la primera superficie del sustrato mediante unos primeros conectores eléctricos. La segunda pastilla se une a la primera superficie del sustrato mediante los segundos conectores eléctricos. El tamaño de uno de los segundos conectores eléctricos es más pequeño que el tamaño de uno de los primeros conectores eléctricos.
Sumario
Diversas características, aparatos y métodos descritos en el presente documento proporcionan un dispositivo integrado que incluye pastillas apiladas sobre capas de redistribuciones.
La invención se define en las reivindicaciones independientes adjuntas. En las reivindicaciones dependientes se definen características opcionales
Dibujos
Diversas características, naturalezas y ventajas pueden resultar evidentes a partir de la descripción detallada expuesta a continuación cuando se toma junto con los dibujos en los que los caracteres de referencia semejantes se identifican de forma correspondiente en todo momento.
La figura 1 ilustra una vista de perfil de un dispositivo integrado convencional.
La figura 2 ilustra un ejemplo de un dispositivo integrado que incluye pastillas apiladas. Este ejemplo no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 3 ilustra un ejemplo de una pastilla que puede formar parte de un dispositivo integrado que cae dentro del alcance de la reivindicación 1.
La figura 4 ilustra un ejemplo de una pastilla que incluye una vía a través de sustrato, y que puede formar parte de un dispositivo integrado que cae dentro del alcance de la reivindicación 1.
La figura 5 ilustra un ejemplo de un dispositivo integrado que incluye pastillas apiladas y que cae dentro del alcance de la reivindicación 1.
La figura 6 ilustra un ejemplo de un dispositivo integrado que incluye pastillas apiladas. Este ejemplo no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 7A ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 7B ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 7C ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 8 ilustra un método ilustrativo para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Este método ilustrativo no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 9A ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 9B ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 9C ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 10 ilustra un método ilustrativo para proporcionar/fabricar un dispositivo integrado que incluye pastillas apiladas. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 11A ilustra parte de una secuencia ilustrativa para proporcionar/fabricar una capa de redistribución. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 11B ilustra parte de una secuencia ilustrativa para proporcionar/fabricar una capa de redistribución. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 11C ilustra parte de una secuencia ilustrativa para proporcionar/fabricar una capa de redistribución. Esta secuencia ilustrativa no cae dentro del alcance de las reivindicaciones, pero es útil para comprender la invención reivindicada.
La figura 12 ilustra diversos dispositivos electrónicos que pueden integrar un dispositivo de semiconductores, una pastilla, un circuito integrado y/o una PCB descritos en el presente documento, incluyendo un dispositivo integrado que cae dentro del alcance de la reivindicación 1.
Descripción detallada
En la siguiente descripción, se dan detalles específicos para proporcionar una comprensión profunda de los diversos aspectos de la divulgación. Sin embargo, un experto en la materia comprenderá que los aspectos se pueden poner en práctica sin estos detalles específicos. Por ejemplo, los circuitos se pueden mostrar en diagramas de bloques con el fin de evitar complicar los aspectos con detalles innecesarios. En otros casos, circuitos, estructuras y técnicas bien conocidos pueden no mostrarse con detalle con el fin de no complicar los aspectos de la divulgación.
Visión de conjunto
Dispositivo integrado ilustrativo que incluye pastillas apiladas
La figura 2 ilustra de forma conceptual un ejemplo de una vista lateral de un dispositivo integrado (por ejemplo, un dispositivo de semiconductores, un encapsulado integrado, un dispositivo de encapsulado integrado de nivel de oblea), que no cae dentro del alcance de la invención reivindicada, que incluye pastillas apiladas. Específicamente, la figura 2 ilustra un dispositivo integrado 200 (por ejemplo, un encapsulado integrado) que incluye una capa de dieléctrico 202, un primer conjunto de bolas de soldadura 204 (por ejemplo, 204a-204d), una primera pastilla 206, una segunda pastilla 208, una tercera pastilla 210 y un material de encapsulación 220. Diferentes implementaciones pueden usar diferentes materiales para el material de encapsulación 220. Por ejemplo, el material de encapsulación 220 puede incluir uno de al menos un molde, una resina epoxídica y/o una carga de polímero. Las pastillas (por ejemplo, la primera pastilla 206, la segunda pastilla 208, la tercera pastilla 210) pueden representar diferentes tipos de pastillas, tales como pastillas de memoria y/o procesadores. Las pastillas se describen adicionalmente con detalle a continuación con referencia a las figuras 3-4.
La capa de dieléctrico 202 puede incluir una capa de dieléctrico o varias capas de dieléctrico. En algunas implementaciones, la capa de dieléctrico 202 es una capa de aislamiento. En algunas implementaciones, el espesor total de la capa de dieléctrico 202 es de 100 micras (|jm) o menos. Diferentes implementaciones pueden usar diferentes materiales para la capa de dieléctrico 202. En algunas implementaciones, la capa de dieléctrico 202 puede incluir uno de al menos poliimida, resina fenólica, capa de polibenzoxazol (PbO) y/o un polímero.
La figura 2 ilustra que la capa de dieléctrico 202 incluye un conjunto de capas de metal. En particular, la capa de dieléctrico 202 incluye un primer conjunto de interconexiones de redistribución 230, una primera capa bajo resalto (UBM) 232, un segundo conjunto de interconexiones de redistribución 240, una segunda capa bajo resalto (UBM) 242, un tercer conjunto de interconexiones de redistribución 250, una tercera capa bajo resalto (UBM) 252, un cuarto conjunto de interconexiones de redistribución 260 y una cuarta capa bajo resalto (UBM) 262. En algunas implementaciones, la primera, la segunda, la tercera y la cuarta interconexiones de redistribución 230, 240, 250 y 260 son capas de redistribución. Las capas de redistribución pueden incluir vías. Diferentes implementaciones pueden tener un número diferente de capas de metal de redistribución (por ejemplo, 1, 2 o más capas de metal).
La primera pastilla 206 se acopla a una primera superficie de la capa de dieléctrico 202 a través de un primer conjunto de interconexiones 216. En algunas implementaciones, el primer conjunto de interconexiones 216 son pilares de metal (por ejemplo, capas de metal). En algunas implementaciones, los pilares de metal son pilares de cobre. En algunas implementaciones, la primera pastilla 206 se acopla eléctricamente a al menos una del conjunto de bolas de soldadura 204 a través del primer conjunto de interconexiones 216, el primer conjunto de interconexiones de redistribución 230, la primera capa de UBM 232, el segundo conjunto de interconexiones de redistribución 240 y/o la segunda capa de UBM 242. En algunas implementaciones, las capas de UBM son opcionales. En tales casos, las bolas de soldadura se pueden acoplar al conjunto de interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 230, 240, 250, 260).
La segunda pastilla 208 se acopla a la primera superficie de la capa de dieléctrico 202 a través de un segundo conjunto de interconexiones 218. En algunas implementaciones, el segundo conjunto de interconexiones 218 son pilares de metal (por ejemplo, capas de metal). En algunas implementaciones, los pilares de metal son pilares de cobre. En algunas implementaciones, la segunda pastilla 208 se acopla eléctricamente a al menos una del conjunto de bolas de soldadura 204 a través del segundo conjunto de interconexiones 218, el tercer conjunto de interconexiones de redistribución 250 y/o la tercera capa de UBM 252. En algunas implementaciones, la primera pastilla 206 se puede acoplar eléctricamente a la segunda pastilla 208 a través de un conjunto de interconexiones de redistribución en la capa de dieléctrico 202.
La tercera pastilla 210 se acopla a la segunda pastilla 208 a través de un tercer conjunto de interconexiones 212 y un conjunto de bolas de soldadura 214. En algunas implementaciones, el tercer conjunto de interconexiones 212 y el conjunto de bolas de soldadura 214 forman un conjunto de resaltos de interconexión.
Como se muestra en la figura 2, la segunda pastilla 208 incluye un conjunto de vías a través de sustrato (TSV) 219. Las TSV 219 pueden atravesar parte de la segunda pastilla 208 o pueden atravesar la totalidad de la segunda pastilla 208. En algunas implementaciones, la tercera pastilla 210 se acopla eléctricamente a al menos una de las bolas de soldadura 204 a través del tercer conjunto de interconexiones 212, el conjunto de bolas de soldadura 214, las TSV 219, el segundo conjunto de interconexiones 218, el cuarto conjunto de interconexiones de redistribución 260 y/o la cuarta capa de UBM 262.
La figura 3 ilustra de forma conceptual un ejemplo de una pastilla 300 (que es una forma de dispositivo integrado). Para fines de claridad, la figura 3 ilustra una generalización de una pastilla. En este sentido, no todos los componentes de una pastilla se muestran necesariamente en la figura 3. En algunas implementaciones, la pastilla 300 puede corresponder a al menos una de las pastillas 206, 208 y/o 210 de la figura 2. En algunas implementaciones, la pastilla 300 es una pastilla de nivel de oblea. En algunas implementaciones, la pastilla 300 es un encapsulado de pastilla. Como se muestra en la figura 3, la pastilla 300 (por ejemplo, un dispositivo integrado) incluye un sustrato 301, varias capas de metal de nivel inferior y capas de dieléctrico 302, un conjunto de interconexiones 311-316 (por ejemplo, resaltos, interconexiones de pilar) y un material de encapsulación 320 (por ejemplo, molde, resina epoxídica, carga de polímero). En algunas implementaciones, el material de encapsulación 320 puede ser opcional. La pastilla 300 incluye una región activa (por ejemplo, el lado frontal) y una región de lado posterior.
En algunas implementaciones, la pastilla 300 también puede incluir adaptadores, una capa de pasivación, una primera capa de aislamiento y/o una primera capa de adaptador. En tales casos, el adaptador se puede acoplar a las capas de metal de nivel inferior y a las capas de dieléctrico 302. Una capa de pasivación se puede situar entre las capas de metal de nivel inferior y las capas de dieléctrico 302 y el material de encapsulación 320. Una primera capa de adaptador se puede acoplar al adaptador y a una de las interconexiones 311-316.
En algunas implementaciones, una pastilla también puede incluir una o más vías a través de sustrato (TSV). La figura 4 ilustra de forma conceptual un ejemplo de una pastilla 400 (que es una forma de dispositivo integrado) que incluye al menos una TSV. Para fines de claridad, la figura 4 ilustra una generalización de una pastilla. En este sentido, no todos los componentes de una pastilla se muestran necesariamente en la figura 4. En algunas implementaciones, la pastilla 400 puede corresponder a al menos una de las pastillas 206, 208 y/o 210 de la figura 2. En algunas implementaciones, la pastilla 400 es una pastilla de nivel de oblea. En algunas implementaciones, la pastilla 400 es un encapsulado de pastilla. Como se muestra en la figura 4, la pastilla 400 (por ejemplo, un dispositivo integrado) incluye un sustrato 401, varias capas de metal de nivel inferior y capas de dieléctrico 402, un conjunto de interconexiones 411-416 (por ejemplo, resaltos, interconexiones de pilar, adaptadores) y un material de encapsulación 420 (por ejemplo, molde, resina epoxídica, carga de polímero, dieléctricos inorgánicos). En algunas implementaciones, el material de encapsulación 420 puede ser opcional. La pastilla 400 incluye una región activa (por ejemplo, el lado frontal) y una región de lado posterior.
Como se muestra en la figura 4, la pastilla 400 incluye una primera vía a través de sustrato (TSV) 421, una segunda TSV 422, una tercera TSV 423 y una cuarta TSV 424. La primera TSV 421 y la segunda TSV 422 atraviesan el sustrato 401 y las capas de metal de nivel inferior y las capas de dieléctrico 402. La tercera TSV 433 y la cuarta TSV 434 atraviesan el sustrato 401.
En algunas implementaciones, la pastilla 400 también puede incluir adaptadores, una capa de pasivación, una primera capa de aislamiento, una primera capa de metalización bajo resalto (UBM) y una segunda capa de metalización bajo resalto (UBM). En tales casos, el adaptador se puede acoplar a las capas de metal de nivel inferior y a las capas de dieléctrico 402. Una capa de pasivación se puede situar entre las capas de metal de nivel inferior y las capas de dieléctrico 402 y el material de encapsulación 420. Una primera capa de resalto se puede acoplar al adaptador y a una de las interconexiones 411-416.
Diferentes implementaciones de un dispositivo integrado pueden tener diferentes combinaciones y/o configuraciones de pastillas. Las figuras 5-6 ilustran de forma conceptual otros dispositivos integrados.
Específicamente, la figura 5 ilustra un dispositivo integrado 500 (por ejemplo, un encapsulado integrado) que cae dentro del alcance de la invención reivindicada que incluye una capa de dieléctrico 502, un primer conjunto de bolas de soldadura 504 (por ejemplo, 504a-504d), una primera pastilla 508, una segunda pastilla 510, una tercera pastilla 506 y un material de encapsulación 520. Diferentes implementaciones pueden usar diferentes materiales para el material de encapsulación 520. Por ejemplo, el material de encapsulación 520 puede incluir uno de al menos un molde, una resina epoxídica y/o una carga de polímero. Las pastillas (por ejemplo, la primera pastilla 508, la segunda pastilla 510, la tercera pastilla 506) pueden representar diferentes tipos de pastillas, tales como pastillas de memoria y/o procesadores. Se describieron pastillas con detalle con referencia a las figuras 3-4.
La capa de dieléctrico 502 puede incluir una capa de dieléctrico o varias capas de dieléctrico. En algunas implementaciones, la capa de dieléctrico 502 es una capa de aislamiento. La figura 5 ilustra que la capa de dieléctrico 502 incluye un conjunto de capas de metal. En particular, la capa de dieléctrico 502 incluye un primer conjunto de interconexiones de redistribución 530, una primera capa bajo resalto (UBM) 532, un segundo conjunto de interconexiones de redistribución 540, una segunda capa bajo resalto (UBM) 542, un tercer conjunto de interconexiones de redistribución 550, una tercera capa bajo resalto (UBM) 552, un cuarto conjunto de interconexiones de redistribución 560 y una cuarta capa bajo resalto (UBM) 562. En algunas implementaciones, la primera, la segunda, la tercera y la cuarta interconexiones de redistribución 530, 540, 550 y 560 son capas de redistribución. Las capas de redistribución pueden incluir vías. Diferentes implementaciones pueden tener un número diferente de capas de metal de redistribución (por ejemplo, 1, 2 o más capas de metal).
La tercera pastilla 506 se acopla a una primera superficie de la capa de dieléctrico 502 a través de un tercer conjunto de interconexiones 516. De acuerdo con la invención, el tercer conjunto de interconexiones 516 son pilares de metal (por ejemplo, capas de metal). En algunas implementaciones, los pilares de metal son pilares de cobre. En algunas implementaciones, la tercera pastilla 506 se acopla eléctricamente a al menos una del conjunto de bolas de soldadura 504 a través del tercer conjunto de interconexiones 516, el primer conjunto de interconexiones de redistribución 530, la primera capa de UBM 532, el segundo conjunto de interconexiones de redistribución 540 y/o la segunda capa de UBM 542.
La primera pastilla 508 se acopla a la primera superficie de la capa de dieléctrico 502 a través de un primer conjunto de interconexiones 518. De acuerdo con la invención, el primer conjunto de interconexiones 518 son pilares de metal (por ejemplo, capas de metal). En algunas implementaciones, los pilares de metal son pilares de cobre. En algunas implementaciones, la primera pastilla 508 se acopla eléctricamente a al menos una del conjunto de bolas de soldadura 504 a través del primer conjunto de interconexiones 518, el tercer conjunto de interconexiones de redistribución 550 y/o la tercera capa de UBM 552.
Como se muestra en la figura 5, el tercer conjunto de interconexiones 516 es más largo que el primer conjunto de interconexiones 518. En algunas implementaciones, esto se hace con el fin de que la altura de la tercera pastilla 506 sea sustancialmente similar a la altura combinada de la primera pastilla 508 y la segunda pastilla 510. La longitud del tercer conjunto de interconexiones 516 puede ser diferente para diferentes implementaciones.
La segunda pastilla 510 se acopla a la primera pastilla 508 a través de un segundo conjunto de interconexiones 512 y un conjunto de bolas de soldadura 514. En algunas implementaciones, el segundo conjunto de interconexiones 512 y el conjunto de bolas de soldadura 514 forman un conjunto de resaltos de interconexión.
Como se muestra en la figura 5, la primera pastilla 508 incluye un conjunto de vías a través de sustrato (TSV) 519. Las TSV 519 pueden atravesar parte de la primera pastilla 508 o pueden atravesar la totalidad de la primera pastilla 508. En algunas implementaciones, la segunda pastilla 510 se acopla eléctricamente a al menos una de las bolas de soldadura 504 a través del segundo conjunto de interconexiones 512, el conjunto de bolas de soldadura 514, las TSV 519, el primer conjunto de interconexiones 518, el cuarto conjunto de interconexiones de redistribución 560 y/o la cuarta capa de UBM 562. En algunas implementaciones, las capas de UBM son opcionales. En tales casos, las bolas de soldadura se pueden acoplar al conjunto de interconexiones de redistribución.
La figura 6 ilustra un dispositivo integrado 600 (por ejemplo, un encapsulado integrado) que no cae dentro del alcance de la invención reivindicada que incluye una capa de dieléctrico 602, un primer conjunto de bolas de soldadura 604 (por ejemplo, 604a-604d), una primera pastilla 606, una segunda pastilla 608, una tercera pastilla 610, una cuarta pastilla 611 y un material de encapsulación 620. Diferentes implementaciones pueden usar diferentes materiales para el material de encapsulación 620. Por ejemplo, el material de encapsulación 620 puede incluir uno de al menos un molde, una resina epoxídica y/o una carga de polímero. Las pastillas (por ejemplo, la primera pastilla 606, la segunda pastilla 608, la tercera pastilla 610, la cuarta pastilla 611) pueden representar diferentes tipos de pastillas, tales como pastillas de memoria y/o procesadores. Se describieron pastillas con detalle con referencia a las figuras 3-4.
La capa de dieléctrico 602 puede incluir una capa de dieléctrico o varias capas de dieléctrico. En algunas implementaciones, la capa de dieléctrico 602 es una capa de aislamiento. La figura 6 ilustra que la capa de dieléctrico 602 incluye un conjunto de capas de metal. En particular, la capa de dieléctrico 602 incluye un primer conjunto de interconexiones de redistribución 630, una primera capa bajo resalto (UBM) 632, un segundo conjunto de interconexiones de redistribución 640, una segunda capa bajo resalto (UBM) 642, un tercer conjunto de interconexiones de redistribución 650, una tercera capa bajo resalto (UBM) 652, un cuarto conjunto de interconexiones de redistribución 660 y una cuarta capa bajo resalto (UBM) 662. En algunas implementaciones, la primera, la segunda, la tercera y la cuarta interconexiones de redistribución 630, 640, 650 y 660 son capas de redistribución. Las capas de redistribución pueden incluir vías. Diferentes implementaciones pueden tener un número diferente de capas de metal de redistribución (por ejemplo, 1, 2 o más capas de metal). El conjunto de bolas de soldadura 604 se acopla a las capas de UBM 632, 642, 652 y/o 662. Sin embargo, en algunas implementaciones, las capas de UBM 632, 642, 652 y/o 662 son opcionales. En tales casos, el conjunto de bolas de soldadura 604 se puede acoplar al conjunto de interconexiones de redistribución 630, 640, 650 y/o 660.
La primera pastilla 606 se acopla a una primera superficie de la capa de dieléctrico 602 a través de un primer conjunto de interconexiones 616. En algunas implementaciones, el primer conjunto de interconexiones 616 son pilares de metal (por ejemplo, capas de metal). En algunas implementaciones, los pilares de metal son pilares de cobre. En algunas implementaciones, la primera pastilla 606 se acopla eléctricamente a al menos una del conjunto de bolas de soldadura 604 a través del primer conjunto de interconexiones 616, el primer conjunto de interconexiones de redistribución 630 y/o la primera capa de UBM 632.
La cuarta pastilla 611 se acopla a la primera pastilla 606 a través de un cuarto conjunto de interconexiones 622 y un conjunto de bolas de soldadura 624. En algunas implementaciones, el cuarto conjunto de interconexiones 622 y el conjunto de bolas de soldadura 624 forman un conjunto de resaltos de interconexión.
Como se muestra en la figura 6, la primera pastilla 606 incluye un conjunto de vías a través de sustrato (TSV) 629. Las TSV 629 pueden atravesar parte de la primera pastilla 606 o pueden atravesar la totalidad de la primera pastilla 606. En algunas implementaciones, la cuarta pastilla 611 se acopla eléctricamente a al menos una de las bolas de soldadura 604 a través del cuarto conjunto de interconexiones 622, el conjunto de bolas de soldadura 624, las TSV 629, el primer conjunto de interconexiones 616, el segundo conjunto de interconexiones de redistribución 640 y/o la segunda capa de UBM 642.
La segunda pastilla 608 se acopla a la primera superficie de la capa de dieléctrico 602 a través de un segundo conjunto de interconexiones 618. En algunas implementaciones, el segundo conjunto de interconexiones 618 son pilares de metal (por ejemplo, capas de metal). En algunas implementaciones, los pilares de metal son pilares de cobre. En algunas implementaciones, la segunda pastilla 608 se acopla eléctricamente a al menos una del conjunto de bolas de soldadura 604 a través del segundo conjunto de interconexiones 618, el tercer conjunto de interconexiones de redistribución 650 y/o la tercera capa de u Bm 652.
La tercera pastilla 610 se acopla a la segunda pastilla 608 a través del tercer conjunto de interconexiones 612 y un conjunto de bolas de soldadura 614. En algunas implementaciones, el tercer conjunto de interconexiones 612 y el conjunto de bolas de soldadura 614 forman un conjunto de resaltos de interconexión.
Como se muestra en la figura 6, la segunda pastilla 608 incluye un conjunto de vías a través de sustrato (TSV) 619. Las TSV 619 pueden atravesar parte de la segunda pastilla 608 o pueden atravesar la totalidad de la segunda pastilla 608. En algunas implementaciones, la tercera pastilla 610 se acopla eléctricamente a al menos una de las bolas de soldadura 604 a través del tercer conjunto de interconexiones 612, el conjunto de bolas de soldadura 614, las TSV 619, el segundo conjunto de interconexiones 618, el cuarto conjunto de interconexiones de redistribución 660 y/o la cuarta capa de UBM 662.
Habiendo descrito varios dispositivos integrados, a continuación se describirá una secuencia para proporcionar/fabricar un dispositivo integrado (por ejemplo, un dispositivo de semiconductores).
Secuencia ilustrativa para fabricar un dispositivo integrado que incluye pastillas apiladas
En algunas implementaciones, proporcionar un dispositivo integrado (por ejemplo, un encapsulado integrado, un dispositivo de encapsulado integrado de nivel de oblea) que incluye pastillas apiladas incluye varios procesos. Las figuras 7A-7C ilustran una secuencia ilustrativa para proporcionar un dispositivo integrado (por ejemplo, manufacturación, fabricación). En algunas implementaciones, la secuencia de las figuras 7A-7C se puede usar para proporcionar/manufacturar/fabricar el dispositivo integrado de las figuras 2 y/o 5-6 y/u otros dispositivos integrados descritos en la presente divulgación.
También se debería hacer notar que la secuencia de las figuras 7A-7C se puede usar para proporcionar/manufacturar/fabricar dispositivos integrados que también incluyen elementos de circuito. Se debería hacer notar adicionalmente que la secuencia de las figuras 7A-7C puede combinar una o más fases con el fin de simplificar y/o aclarar la secuencia para proporcionar un dispositivo integrado que incluye pastillas apiladas.
Como se muestra en la fase 1 de la figura 7A, se proporcionan un soporte (por ejemplo, el soporte 700) y una capa de adhesivo (por ejemplo, la capa de adhesivo 701). La capa de adhesivo 701 se acopla a una superficie del soporte 700. En algunas implementaciones, la capa de adhesivo 701 es un material de pegamento. En algunas implementaciones, el soporte 700 es un sustrato. Diferentes implementaciones pueden usar diferentes materiales para el soporte 700 (por ejemplo, sustrato de silicio, sustrato de vidrio, sustrato de cerámica).
En la fase 2, se proporcionan varias pastillas sobre la capa de adhesivo 701 del soporte 700. Como se muestra en la fase 2, se proporcionan una primera pastilla 706 y una segunda pastilla 710 sobre la capa de adhesivo 701.
Específicamente, el lado posterior de la primera pastilla 706 y el lado posterior de la segunda pastilla 710 se acoplan a la capa de adhesivo 701. La primera pastilla 706 incluye un primer conjunto de interconexiones 716. La segunda pastilla 710 incluye un segundo conjunto de interconexiones 712 y un conjunto de bolas de soldadura 714. En algunas implementaciones, las pastillas (por ejemplo, las pastillas 706 y/o 710) son pastillas de nivel de oblea. El primer conjunto de interconexiones 716 puede incluir uno de al menos un adaptador, una porción de redistribución y/o pilares (por ejemplo, pilares de cobre). El segundo conjunto de interconexiones 712 puede incluir uno de al menos un adaptador, una porción de redistribución y/o pilares (por ejemplo, pilares de cobre). En las figuras 3-4 se describen ejemplos de pastillas.
En la fase 3, una tercera pastilla 708 se acopla a la segunda pastilla 710. La tercera pastilla 708 incluye un tercer conjunto de interconexiones 718 y un conjunto de vías a través de sustrato (TSV) 719. En algunas implementaciones, la tercera pastilla 708 puede ser una pastilla de nivel de oblea. En las figuras 3-4 se describen ejemplos de pastillas. La tercera pastilla 708 se acopla a la segunda pastilla 710 de tal modo que el lado posterior de la tercera pastilla 708 se acopla al lado frontal (el lado activo) de la segunda pastilla 710. En algunas implementaciones, el segundo conjunto de interconexiones 712 y el conjunto de bolas de soldadura 714 se acoplan eléctricamente al conjunto de TSV 719. El conjunto de TSV 719 se acopla eléctricamente al tercer conjunto de interconexiones 718.
En la fase 4, se proporciona una capa de encapsulación 720. La capa de encapsulación 720 rodea o encapsula sustancial o completamente la primera pastilla 706, la segunda pastilla 710 y la tercera pastilla 708. En algunas implementaciones, pueden quedar expuestas algunas de las interconexiones (por ejemplo, las interconexiones 716, 718). Diferentes implementaciones pueden usar diferentes materiales para la capa de encapsulación 720. Por ejemplo, el material de encapsulación puede incluir uno de al menos un molde, una carga, una resina epoxídica y/o un polímero.
En algunas implementaciones, la capa de encapsulación 720 también puede encapsular/cubrir todas las interconexiones (por ejemplo, las interconexiones 716, 718). En tales casos, se pueden retirar (por ejemplo, pulir, rectificar) porciones de la capa de encapsulación 720. En un ejemplo, se retiran porciones de la capa de encapsulación 720 hasta que la superficie de la capa de encapsulación 720 se alinea con la superficie de las interconexiones 716 y/o las interconexiones 718. En algunas implementaciones, también se pueden retirar (por ejemplo, pulir, rectificar) porciones de las interconexiones 716 y 718 para alinear las mismas con la superficie de la capa de encapsulación 720.
En la fase 5, como se muestra en la figura 7B, se proporcionan una primera capa de dieléctrico 730 y varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 731-734) sobre el lado activo (por ejemplo, el lado frontal) de la primera pastilla 706 y el lado activo (por ejemplo, el lado frontal) de la tercera pastilla 708. Específicamente, se proporcionan varias interconexiones sobre el primer conjunto de interconexiones 716 y el tercer conjunto de interconexiones 718. En algunas implementaciones, las interconexiones de redistribución 731-734 se forman sobre una primera capa de metal de redistribución. En algunas implementaciones, las interconexiones de redistribución 731-734 pueden incluir al menos una vía.
En la fase 6, se proporcionan una segunda capa de dieléctrico 740 y varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 741-744) sobre la primera capa de dieléctrico 730 y las interconexiones de redistribución 731-734. En algunas implementaciones, las interconexiones de redistribución 741-744 se forman sobre una segunda capa de metal de redistribución. En algunas implementaciones, las interconexiones de redistribución 741-744 pueden incluir al menos una vía.
En la fase 7, se proporcionan una tercera capa de dieléctrico 750 y varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 751-754) sobre la segunda capa de dieléctrico 740 y las interconexiones de redistribución 741-744. En algunas implementaciones, las interconexiones de redistribución 751-754 se forman sobre una tercera capa de metal de redistribución. En algunas implementaciones, las interconexiones de redistribución 751-754 pueden incluir al menos una vía.
En la fase 8, como se muestra en la figura 7C, se proporciona opcionalmente al menos una capa de metalización bajo resalto (UBM). Específicamente, se proporcionan una primera capa de metalización bajo resalto (UBM) 761, una segunda capa de UBM 762, una tercera capa de UBM 763 y una cuarta capa de UBM 764. La fase 8 ilustra el conjunto de capas de dieléctrico 760. En algunas implementaciones, el conjunto de capas de dieléctrico 760 incluye las capas de dieléctrico 730, 740 y 750.
En la fase 9, se proporciona al menos una bola de soldadura sobre la capa de UBM. Específicamente, una primera bola de soldadura 771 se acopla a la primera capa de UBM 761, una segunda bola de soldadura 772 se acopla a la segunda capa de UBM 762, una tercera bola de soldadura 773 se acopla a la tercera capa de UBM 763 y una cuarta bola de soldadura 774 se acopla a la cuarta capa de UBM 764. Como se ha descrito anteriormente, en algunas implementaciones, las capas de UBM son opcionales. En tales casos, las bolas de soldadura se pueden acoplar al conjunto de interconexiones de redistribución.
En la fase 10, se retira (por ejemplo, se pule, se rectifica) una superficie del dispositivo integrado. Específicamente, se retiran (por ejemplo, se pulen, se rectifican) el soporte 700 y/o la capa de adhesivo 701. En algunas implementaciones, puede quedar una capa residual de la capa de adhesivo 701. En algunas implementaciones, se puede retirar una porción de la primera pastilla 706 y la segunda pastilla 710. Es decir, se pueden retirar una porción del lado posterior de la primera pastilla 706 y el lado posterior de la segunda pastilla 710. En algunas implementaciones, eso significa que se puede retirar una porción del sustrato de la primera pastilla 706 y/o una porción del sustrato de la segunda pastilla 710.
Habiendo descrito una secuencia para proporcionar/fabricar un dispositivo integrado (por ejemplo, un dispositivo de semiconductores), a continuación se describirá un método para proporcionar/fabricar un dispositivo integrado (por ejemplo, un dispositivo de semiconductores, un dispositivo de encapsulado integrado de nivel de oblea).
Método ilustrativo para fabricar un dispositivo integrado
La figura 8 ilustra un método ilustrativo para proporcionar (por ejemplo, manufacturar, fabricar) un dispositivo integrado (por ejemplo, un encapsulado integrado). En algunas implementaciones, el método de la figura 8 se puede usar para proporcionar/manufacturar/fabricar el dispositivo integrado de las figuras 2 y/o 5-6 y/u otros dispositivos integrados (por ejemplo, un encapsulado de pastilla) descritos en la presente divulgación.
El método proporciona (en 805) un soporte (por ejemplo, el soporte 700) y una capa de adhesivo (por ejemplo, la capa de adhesivo 701). La capa de adhesivo se acopla a una superficie del soporte. En algunas implementaciones, la capa de adhesivo es un material de pegamento. En algunas implementaciones, el soporte es un sustrato. Diferentes implementaciones pueden usar diferentes materiales para el soporte (por ejemplo, sustrato de silicio, sustrato de vidrio, sustrato de cerámica). En algunas implementaciones, proporcionar el soporte y la capa de adhesivo incluyen formar y/o fabricar el soporte, fabricar la capa de adhesivo y acoplar la capa de adhesivo al soporte.
El método proporciona entonces (en 810) al menos un dispositivo integrado (por ejemplo, una pastilla) en y/o sobre el sustrato. En algunas implementaciones, proporcionar (en 810) al menos un dispositivo integrado incluye proporcionar una primera pastilla sobre el soporte y/o la capa de adhesivo y proporcionar una segunda pastilla sobre la primera pastilla. En algunas implementaciones, proporcionar al menos un dispositivo integrado también incluye proporcionar una tercera pastilla sobre el soporte y/o la capa de adhesivo y proporcionar una cuarta pastilla sobre la tercera pastilla. En la figura 7A se muestran ejemplos de cómo proporcionar al menos una pastilla (véanse, por ejemplo, las fases 2­ 3). En algunas implementaciones, las pastillas que se proporcionan son pastillas de nivel de oblea. En algunas implementaciones, proporcionar las pastillas incluye fabricar las pastillas y acoplar (por ejemplo, colocar) las pastillas sobre la capa de adhesivo u otra pastilla. En algunas implementaciones, el lado posterior de las pastillas se acopla (por ejemplo, se coloca) sobre la capa de adhesivo o el lado activo (por ejemplo, el lado frontal) de una pastilla.
El método proporciona (en 815) una capa de encapsulación. En algunas implementaciones, la capa de encapsulación rodea o encapsula sustancial o completamente las pastillas (por ejemplo, la primera pastilla 706, la segunda pastilla 710 y la tercera pastilla 708). En algunas implementaciones, pueden quedar expuestas algunas de las interconexiones (las interconexiones 716, 718) de las pastillas. Diferentes implementaciones pueden usar diferentes materiales para la capa de encapsulación. En algunas implementaciones, la capa de encapsulación es uno de al menos un molde, una carga, una resina epoxídica y/o un polímero.
El método proporciona adicionalmente (en 820) al menos una capa de dieléctrico (por ejemplo, las capas de dieléctrico 730, 740, 750, 760). Diferentes implementaciones pueden usar diferentes materiales para las capas de dieléctrico. Por ejemplo, la primera y la segunda capas de aislamiento (que son una forma de capa de dieléctrico) pueden ser una capa de polibenzoxazol (PbO) y/o una capa de polímero. En algunas implementaciones, proporcionar la al menos una capa de dieléctrico incluye formar y/o depositar al menos una capa de dieléctrico.
El método también proporciona (en 825) varias capas de redistribución de metal. En algunas implementaciones, proporcionar varias capas de redistribución incluye proporcionar varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 731-734) y/o vías. Se debería hacer notar que, en algunas implementaciones, el método de proporcionar (en 820) al menos una capa de dieléctrico y proporcionar (en 825) las capas de redistribución de metal se puede realizar de forma secuencial hacia adelante y hacia atrás. Es decir, en algunas implementaciones, el método puede proporcionar una primera capa de dieléctrico, una primera capa de redistribución, una segunda capa de dieléctrico, una segunda capa de redistribución, y así sucesivamente. En algunas implementaciones, proporcionar las capas de redistribución de metal incluye formar y/o depositar varias capas de redistribución de metal.
El método proporciona entonces, opcionalmente (en 830), una capa de metalización bajo resalto (UBM). En algunas implementaciones, proporcionar (en 830) la capa de UBM incluye acoplar la capa de UBM a una capa de redistribución de metal. En algunas implementaciones, la capa de UBM es una capa de cobre. En algunas implementaciones, proporcionar la capa de UBM incluye formar y/o depositar una capa de UBM.
El método proporciona adicionalmente (en 835) una bola de soldadura sobre la capa de UBM. En algunas implementaciones, proporcionar la bola de soldadura incluye acoplar (por ejemplo, depositar) la bola de soldadura sobre la capa de UBM. En algunas implementaciones, las capas de UBM son opcionales. En tales casos, las bolas de soldadura se pueden acoplar al conjunto de capas de redistribución.
El método retira además (en 840) al menos una porción del dispositivo integrado. En algunas implementaciones, retirar al menos una porción del dispositivo integrado incluye pulir y/o rectificar una primera superficie del dispositivo integrado. Por ejemplo, una porción de la superficie que incluye la capa de encapsulación se puede retirar a través de pulido y/o rectificación. En algunas implementaciones, retirar al menos una porción del dispositivo integrado incluye retirar al menos una porción del soporte y/o la capa de adhesivo. En algunas implementaciones, puede quedar una capa residual de la capa de adhesivo. En algunas implementaciones, se puede retirar una porción de las pastillas. Es decir, se puede retirar una porción del lado posterior de las pastillas. En algunas implementaciones, eso significa que se puede retirar una porción del sustrato de las pastillas. La fase 10 de la figura 7C ilustra un ejemplo de retirada de un soporte, una capa de adhesivo y/o una capa de encapsulación.
Secuencia ilustrativa para fabricar un dispositivo integrado que incluye pastillas apiladas
En algunas implementaciones, proporcionar un dispositivo integrado (por ejemplo, un encapsulado integrado, un dispositivo de encapsulado integrado de nivel de oblea) que incluye pastillas apiladas incluye varios procesos. Las figuras 9A-9C ilustran una secuencia ilustrativa para proporcionar (por ejemplo, manufacturar, fabricar) un dispositivo integrado. En algunas implementaciones, la secuencia de las figuras 9A-9C se puede usar para proporcionar/manufacturar/fabricar el dispositivo integrado de las figuras 2 y/o 5-6 y/u otros dispositivos integrados descritos en la presente divulgación.
También se debería hacer notar que la secuencia de las figuras 9A-9C se puede usar para proporcionar/manufacturar/fabricar dispositivos integrados que también incluyen elementos de circuito. Se debería hacer notar adicionalmente que la secuencia de las figuras 9A-9C puede combinar una o más fases con el fin de simplificar y/o aclarar la secuencia para proporcionar un dispositivo integrado que incluye pastillas apiladas.
Como se muestra en la fase 1 de la figura 9A, se proporcionan un soporte (por ejemplo, el soporte 900) y una capa de adhesivo (por ejemplo, la capa de adhesivo 901). La capa de adhesivo 901 se acopla a una superficie del soporte 900. En algunas implementaciones, la capa de adhesivo 901 es un material de pegamento. En algunas implementaciones, el soporte 900 es un sustrato. Diferentes implementaciones pueden usar diferentes materiales para el soporte 900 (por ejemplo, sustrato de silicio, sustrato de vidrio, sustrato de cerámica).
En la fase 2, se proporcionan varias pastillas sobre la capa de adhesivo 901 del soporte 900. Como se muestra en la fase 2, se proporcionan una primera pastilla 906 y una segunda pastilla 908 sobre la capa de adhesivo 901. Específicamente, el lado activo (por ejemplo, el lado frontal) de la primera pastilla 906 y el lado activo (por ejemplo, el lado frontal) de la segunda pastilla 908 se acoplan a la capa de adhesivo 901. La primera pastilla 906 incluye un primer conjunto de interconexiones 916. La segunda pastilla 908 incluye un segundo conjunto de interconexiones 918 y un conjunto de vías a través de sustrato (TSV) 919. En algunas implementaciones, las pastillas (por ejemplo, las pastillas 906 y/o 908) son pastillas de nivel de oblea. El primer conjunto de interconexiones 916 puede incluir uno de al menos un adaptador, una porción de redistribución y/o pilares (por ejemplo, pilares de cobre). El segundo conjunto de interconexiones 918 puede incluir uno de al menos un adaptador, una porción de redistribución y/o pilares (por ejemplo, pilares de cobre). En las figuras 3-4 se describen ejemplos de pastillas.
En la fase 3, una tercera pastilla 910 se acopla a la segunda pastilla 908. La tercera pastilla 910 incluye un tercer conjunto de interconexiones 918 y un conjunto de bolas de soldadura 914. En algunas implementaciones, la tercera pastilla 910 puede ser una pastilla de nivel de oblea. En las figuras 3-4 se describen ejemplos de pastillas. La tercera pastilla 910 se acopla a la segunda pastilla 908 de tal modo que el lado frontal (el lado activo) de la tercera pastilla 910 se acopla al lado posterior de la segunda pastilla 908. En algunas implementaciones, el tercer conjunto de interconexiones 912 y el conjunto de bolas de soldadura 914 se acoplan eléctricamente al conjunto de TSV 919. El conjunto de TSV 919 se acopla eléctricamente al segundo conjunto de interconexiones 918.
En la fase 4, se proporciona una capa de encapsulación 920. La capa de encapsulación 920 rodea o encapsula sustancial o completamente la primera pastilla 906, la segunda pastilla 908 y la tercera pastilla 910. Diferentes implementaciones pueden usar diferentes materiales para la capa de encapsulación 920. Por ejemplo, el material de encapsulación puede incluir uno de al menos un molde, una carga, una resina epoxídica y/o un polímero.
En algunas implementaciones, la capa de encapsulación 920 puede ser mayor que la primera pastilla 906 y/o la tercera pastilla 910. En tales casos, se pueden retirar (por ejemplo, pulir, rectificar) porciones de la capa de encapsulación 920. En un ejemplo, se retiran porciones de la capa de encapsulación 920 hasta que la superficie de la capa de encapsulación 920 se alinea con la superficie de la primera pastilla 906 y/o la tercera pastilla 910. En algunas implementaciones, también se pueden retirar (por ejemplo, pulir, rectificar) porciones de la primera pastilla 906 y/o de la tercera pastilla 910 para alinear las mismas con la superficie de la capa de encapsulación 920.
En la fase 5, como se muestra en la figura 9B, se retira (por ejemplo, se pule, se rectifica) una superficie del dispositivo integrado. Específicamente, se retiran (por ejemplo, se pulen, se rectifican) el soporte 900 y/o la capa de adhesivo 901. En algunas implementaciones, puede quedar una capa residual de la capa de adhesivo 901. En algunas implementaciones, se puede retirar una porción de la primera pastilla 906 y la segunda pastilla 908. Es decir, se pueden retirar una porción del lado activo (por ejemplo, el lado frontal) de la primera pastilla 906 y el lado activo (por ejemplo, el lado frontal) de la segunda pastilla 908. En algunas implementaciones, eso significa que se puede retirar una porción de las primeras interconexiones 916 y/o las segundas interconexiones 918.
En la fase 6, el dispositivo integrado se voltea boca abajo, de tal modo que se puede formar una porción de redistribución/porción de base sobre el molde 720 y las pastillas.
En la fase 7, se proporcionan una primera capa de dieléctrico 930 y varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 931-934) sobre el lado activo (por ejemplo, el lado frontal) de la primera pastilla 906 y el lado activo (por ejemplo, el lado frontal) de la segunda pastilla 908. Específicamente, se proporcionan varias interconexiones sobre el primer conjunto de interconexiones 916 y el segundo conjunto de interconexiones 918. En algunas implementaciones, las interconexiones de redistribución 931-934 se forman sobre una primera capa de metal de redistribución. En algunas implementaciones, las interconexiones de redistribución 931-934 pueden incluir al menos una vía.
En la fase 8, se proporcionan una segunda capa de dieléctrico 940 y varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 941-944) sobre la primera capa de dieléctrico 930 y las interconexiones de redistribución 931-934. En algunas implementaciones, las interconexiones de redistribución 941-944 se forman sobre una segunda capa de metal de redistribución. En algunas implementaciones, las interconexiones de redistribución 941-944 pueden incluir al menos una vía.
En la fase 9, como se muestra en la figura 9C, se proporcionan una tercera capa de dieléctrico 950 y varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 951-954) sobre la segunda capa de dieléctrico 940 y las interconexiones de redistribución 941-944. En algunas implementaciones, las interconexiones de redistribución 951-954 se forman sobre una tercera capa de metal de redistribución. En algunas implementaciones, las interconexiones de redistribución 951-954 pueden incluir al menos una vía.
En la fase 10 se proporciona al menos una capa de metalización bajo resalto (UBM). Específicamente, se proporcionan una primera capa de metalización bajo resalto (UBM) 961, una segunda capa de UBM 962, una tercera capa de UBM 963 y una cuarta capa de UBM 964. La fase 10 ilustra el conjunto de capas de dieléctrico 960. En algunas implementaciones, el conjunto de capas de dieléctrico 960 incluye las capas de dieléctrico 930, 940 y 950.
En la fase 11, se proporciona al menos una bola de soldadura sobre la capa de UBM. Específicamente, una primera bola de soldadura 971 se acopla a la primera capa de UBM 961, una segunda bola de soldadura 972 se acopla a la segunda capa de UBM 962, una tercera bola de soldadura 973 se acopla a la tercera capa de UBM 963 y una cuarta bola de soldadura 974 se acopla a la cuarta capa de UBM 964.
Habiendo descrito una secuencia para proporcionar/fabricar un dispositivo integrado (por ejemplo, un dispositivo de semiconductores), a continuación se describirá un método para proporcionar/fabricar un dispositivo integrado (por ejemplo, un dispositivo de semiconductores, un dispositivo de encapsulado integrado de nivel de oblea).
Método ilustrativo para fabricar un dispositivo integrado
La figura 10 ilustra un método ilustrativo para proporcionar (por ejemplo, manufacturar, fabricar) un dispositivo integrado (por ejemplo, un encapsulado integrado). En algunas implementaciones, el método de la figura 10 se puede usar para proporcionar/manufacturar/fabricar el dispositivo integrado de las figuras 2 y/o 5-6 y/u otros dispositivos integrados (por ejemplo, un encapsulado de pastilla) descritos en la presente divulgación.
El método proporciona (en 1005) un soporte (por ejemplo, el soporte 900) y una capa de adhesivo (por ejemplo, la capa de adhesivo 901). La capa de adhesivo se acopla a una superficie del soporte. En algunas implementaciones, la capa de adhesivo es un material de pegamento. En algunas implementaciones, el soporte es un sustrato. Diferentes implementaciones pueden usar diferentes materiales para el soporte (por ejemplo, sustrato de silicio, sustrato de vidrio, sustrato de cerámica). En algunas implementaciones, proporcionar el soporte y la capa de adhesivo incluyen formar y/o fabricar el soporte, fabricar la capa de adhesivo y acoplar la capa de adhesivo al soporte.
El método proporciona entonces (en 1010) al menos un dispositivo integrado (por ejemplo, una pastilla) en y/o sobre el sustrato. En algunas implementaciones, proporcionar (en 1010) al menos un dispositivo integrado incluye proporcionar una primera pastilla sobre el soporte y/o la capa de adhesivo y proporcionar una segunda pastilla sobre la primera pastilla. En algunas implementaciones, proporcionar al menos un dispositivo integrado también incluye proporcionar una tercera pastilla sobre el soporte y/o la capa de adhesivo y proporcionar una cuarta pastilla sobre la tercera pastilla. En la figura 9A se muestran ejemplos de cómo proporcionar al menos una pastilla (véanse, por ejemplo, las fases 2-3). En algunas implementaciones, las pastillas que se proporcionan son pastillas de nivel de oblea. En algunas implementaciones, proporcionar las pastillas incluye fabricar las pastillas y acoplar (por ejemplo, colocar) las pastillas sobre la capa de adhesivo u otra pastilla. En algunas implementaciones, el lado frontal (por ejemplo, el lado activo) de las pastillas se acopla (por ejemplo, se coloca) sobre la capa de adhesivo o el lado posterior de una pastilla.
El método proporciona (en 1015) una capa de encapsulación. En algunas implementaciones, la capa de encapsulación rodea o encapsula sustancial o completamente las pastillas (por ejemplo, la primera pastilla 906, la segunda pastilla 908 y la tercera pastilla 910). Diferentes implementaciones pueden usar diferentes materiales para la capa de encapsulación. En algunas implementaciones, la capa de encapsulación es uno de al menos un molde, una carga, una resina epoxídica y/o un polímero.
El método retira además (en 1020) al menos una porción del dispositivo integrado. En algunas implementaciones, retirar al menos una porción del dispositivo integrado incluye pulir y/o rectificar una primera superficie del dispositivo integrado. Por ejemplo, una porción de la superficie que incluye la capa de encapsulación se puede retirar a través de pulido y/o rectificación. En algunas implementaciones, retirar al menos una porción del dispositivo integrado incluye retirar al menos una porción del soporte y/o la capa de adhesivo. En algunas implementaciones, puede quedar una capa residual de la capa de adhesivo. En algunas implementaciones, se puede retirar una porción de las pastillas. Es decir, se puede retirar una porción del lado frontal (por ejemplo, el lado activo) de las pastillas. En algunas implementaciones, eso significa que se puede retirar una porción de las interconexiones (por ejemplo, las interconexiones 916 y 918). La fase 5 de la figura 9B ilustra un ejemplo de retirada de un soporte, una capa de adhesivo y/o una capa de encapsulación.
El método proporciona adicionalmente (en 1025) al menos una capa de dieléctrico (por ejemplo, las capas de dieléctrico 930, 940, 950, 960). Diferentes implementaciones pueden usar diferentes materiales para las capas de dieléctrico. Por ejemplo, la primera y la segunda capas de aislamiento (que son una forma de capa de dieléctrico) pueden ser una capa de polibenzoxazol (PbO) y/o una capa de polímero. En algunas implementaciones, proporcionar la al menos una capa de dieléctrico incluye formar y/o depositar al menos una capa de dieléctrico. En algunas implementaciones, la capa de dieléctrico se proporciona después de que se haya volteado el dispositivo integrado (como se muestra, por ejemplo, en la fase 6 de la figura 9B).
El método también proporciona (en 1030) varias capas de redistribución de metal. En algunas implementaciones, proporcionar varias capas de redistribución incluye proporcionar varias interconexiones de redistribución (por ejemplo, las interconexiones de redistribución 931-934) y/o vías. Se debería hacer notar que, en algunas implementaciones, el método de proporcionar (en 1025) al menos una capa de dieléctrico y proporcionar (en 1030) las capas de redistribución de metal se puede realizar de forma secuencial hacia adelante y hacia atrás. Es decir, en algunas implementaciones, el método puede proporcionar una primera capa de dieléctrico, una primera capa de redistribución, una segunda capa de dieléctrico, una segunda capa de redistribución, y así sucesivamente. En algunas implementaciones, proporcionar las capas de redistribución de metal incluye formar y/o depositar varias capas de redistribución de metal.
El método proporciona entonces, opcionalmente (en 1035), una capa de metalización bajo resalto (UBM). En algunas implementaciones, proporcionar (en 1035) la capa de UBM incluye acoplar la capa de UBM a una capa de redistribución de metal. En algunas implementaciones, la capa de UBM es una capa de cobre. En algunas implementaciones, proporcionar la capa de UBM incluye formar y/o depositar una capa de UBM.
El método proporciona adicionalmente (en 1040) una bola de soldadura sobre la capa de UBM. En algunas implementaciones, proporcionar la bola de soldadura incluye acoplar (por ejemplo, depositar) la bola de soldadura sobre la capa de UBM. En algunas implementaciones, las capas de UBM son opcionales. En tales casos, las bolas de soldadura se pueden acoplar al conjunto de capas de redistribución.
Secuencia ilustrativa para fabricar capas de redistribución
En algunas implementaciones, proporcionar (por ejemplo, manufacturar, fabricar) un dispositivo integrado que incluye capas de redistribución incluye varios procesos. Las figuras 11A-11C ilustran una secuencia ilustrativa para proporcionar un dispositivo integrado que incluye varias capas de redistribución. En algunas implementaciones, la secuencia de las figuras 11A-11C se puede usar para proporcionar/manufacturar/fabricar el dispositivo integrado de las figuras 2-6 y/u otros dispositivos integrados (por ejemplo, pastillas, dispositivos integrados) descritos en la presente divulgación.
También se debería hacer notar que la secuencia de las figuras 11A-11C se puede usar para proporcionar/manufacturar/fabricar dispositivos integrados que también incluyen elementos de circuito. Se debería hacer notar adicionalmente que la secuencia de las figuras 11A-11C puede combinar una o más fases con el fin de simplificar y/o aclarar la secuencia para proporcionar un dispositivo integrado que incluye capas de redistribución. Las figuras 11A-11C, un proceso más específico para proporcionar una o más capas de redistribución.
Como se muestra en la fase 1 de la figura 11A, se proporciona una porción de base 1102. La porción de base 1102 puede representar una pastilla (por ejemplo, una pastilla de nivel de oblea) o una o más pastillas encapsuladas mediante una capa de encapsulación. Además, en la fase 1, se proporciona al menos un adaptador (por ejemplo, los adaptadores 1104, 1125, 1129) sobre la porción de base 1102. En algunas implementaciones, la porción de base 1102 incluye capas de metal de nivel inferior y capas de dieléctrico (por ejemplo, las capas 302 o 402) de una pastilla (por ejemplo, la pastilla 300 o 400). En algunas implementaciones, el adaptador 1104 se acopla a una de las capas de metal de nivel inferior (por ejemplo, la capa de metal de nivel inferior de arriba, capa de metal M7) de la pastilla. En algunas implementaciones, el adaptador 1104 es un adaptador de aluminio. Sin embargo, diferentes implementaciones pueden usar diferentes materiales para el adaptador 1104. En algunas implementaciones, el adaptador se puede acoplar eléctricamente a capas de metal de nivel inferior y capas de dieléctrico de una pastilla. Diferentes implementaciones pueden usar diferentes procesos para proporcionar el adaptador. Por ejemplo, en algunas implementaciones, se puede usar un proceso de litografía y/o de ataque químico para proporcionar el adaptador 1104.
Además, en la fase 1, se proporciona una capa de pasivación (por ejemplo, la capa de pasivación 1106) sobre la porción de base 1102. Diferentes implementaciones pueden usar diferentes materiales para la capa de pasivación 1106. En algunas implementaciones, la capa de pasivación es al menos uno de un dieléctrico, un molde, un polímero y/o una resina epoxídica. Como se muestra en la fase 4, la capa de pasivación 1106 se proporciona sobre la porción de base 1102 de tal modo que se expone al menos una porción del adaptador 1104.
En la fase 2, se proporciona una primera capa de aislamiento (por ejemplo, la primera capa de aislamiento 1108) sobre la capa de pasivación 1106 y los adaptadores 1104, 1125 y 1129. En algunas implementaciones, la primera capa de aislamiento 1108 es una capa de dieléctrico. Diferentes implementaciones pueden usar diferentes materiales para la primera capa de aislamiento 1108. Por ejemplo, la primera capa de aislamiento 1108 puede ser una capa de polibenzoxazol (PbO) o una capa de polímero.
En la fase 2, también se proporcionan/se crean varias cavidades (por ejemplo, la cavidad 1209, una zanja) en la primera capa de aislamiento 1108. Como se muestra adicionalmente en la fase 3, la cavidad 1109 se crea por encima del adaptador 1104. De forma similar, se crea una cavidad 1111 por encima del adaptador 1125, y se crea una cavidad 1113 por encima del adaptador 1129. Diferentes implementaciones pueden crear las cavidades (por ejemplo, la cavidad 1109) de forma diferente. Por ejemplo, la cavidad 1109 se puede proporcionar/crear atacando químicamente la primera capa de aislamiento 1108.
En la fase 3, se proporciona una primera capa de redistribución de metal. Específicamente, se proporciona una primera capa de redistribución de metal 1110 por encima del adaptador 1104 y la primera capa de aislamiento 1108. Como se muestra en la fase 3, la primera capa de redistribución de metal 1110 se acopla al adaptador 1104. La primera capa de redistribución de metal 1110 también incluye una primera capa de metal 1130 y una segunda capa de metal 1132. Es decir, en algunas implementaciones, la primera capa de metal 1130 y la segunda capa de metal 1132 están sobre la misma capa que la primera capa de redistribución de metal 1110. En algunas implementaciones, la primera y la segunda capas de metal 1130 y 1132 son vías. En algunas implementaciones, la primera capa de redistribución de metal 1110 es una capa de cobre.
En la fase 4 de la figura 11B, se proporcionan varias capas de aislamiento y varias capas de redistribución. Específicamente, se proporcionan una segunda capa de aislamiento 1114 y una tercera capa de aislamiento 1116. Además, se proporciona una segunda capa de redistribución de metal 1120. Además, se proporcionan varias capas de metal (1140, 1150, 1142, 1152). En algunas implementaciones, las capas de metal son parte de las capas de redistribución. En algunas implementaciones, algunas de las capas de metal incluyen vías. Por ejemplo, las capas de metal 1142 y 1152 son vías y las capas de metal 1140 y 1150 son pistas en algunas implementaciones.
En la fase 5, se proporciona una cavidad 1117 en la capa de aislamiento 1116. La cavidad 1117 en la capa de aislamiento 1116 está por encima de una porción de la interconexión 1120.
En la fase 6 de la figura 11C se proporciona opcionalmente una capa de metalización bajo resalto (UBM). Específicamente, se proporciona una capa de metalización bajo resalto (UBM) 1170 en la cavidad 1117 de la capa de aislamiento 1116. En algunas implementaciones, la capa de UBM 1170 es una capa de cobre.
En la fase 7, se proporciona una bola de soldadura sobre la capa de UBM. Específicamente, una bola de soldadura 1180 se acopla a la capa de UBM 1170. En algunas implementaciones, las capas de UBM son opcionales. En tales casos, las bolas de soldadura se pueden acoplar al conjunto de capas de redistribución.
Dispositivos electrónicos ilustrativos
La figura 12 ilustra diversos dispositivos electrónicos que se pueden integrar con cualquiera de los dispositivos semiconductores, circuitos integrados, pastilla, intercalador o encapsulado mencionados anteriormente. Por ejemplo, un teléfono móvil 1202, un ordenador portátil 1204 y un terminal de ubicación fija 1206 pueden incluir un circuito integrado (CI) 1200 como se describe en el presente documento. El CI 1200 puede ser, por ejemplo, cualquiera de los circuitos integrados, pastillas o encapsulados descritos en el presente documento. Los dispositivos 1202, 1204, 1206 ilustrados en la figura 12 son meramente ilustrativos. Otros dispositivos electrónicos también pueden presentar el CI 1200, incluyendo, pero sin limitación, dispositivos móviles, unidades de sistemas de comunicación personal (PCS) de mano, unidades de datos portátiles tales como asistentes digitales personales, dispositivos habilitados para GPS, dispositivos de navegación, descodificadores de salón, reproductores de música, reproductores de vídeo, unidades de entretenimiento, unidades de datos de ubicación fija tales como equipo de lectura de contadores, dispositivos de comunicación, teléfonos inteligentes, ordenadores de tipo tableta o cualquier otro dispositivo que almacene o recupere datos o instrucciones informáticas, o cualquier combinación de los mismos.
Uno o más de los componentes, etapas, características y/o funciones ilustrados anteriormente en las figuras 2, 3, 4, 5, 6, 7A-7C, 8, 9A-9C, 10, 11A-11C y/o 12 pueden reorganizarse y/o combinarse en un único componente, etapa, característica o función o materializarse en varios componentes, etapas o funciones. También se pueden añadir elementos, componentes, etapas y/o funciones adicionales sin apartarse de la invención. En algunas implementaciones, 2, 3, 4, 5, 6, 7A-7C, 8, 9A-9C, 10, 11A-11C y/o 12 y su descripción correspondiente se pueden usar para fabricar, manufacturar, crear, proporcionar y/o producir dispositivos integrados. En algunas, un dispositivo integrado puede incluir un encapsulado de pastilla, un circuito integrado (CI), un dispositivo de encapsulado integrado, una oblea y/o un dispositivo de semiconductores.
El término "ilustrativo" se usa en el presente documento con el significado de "que sirve como un ejemplo, caso o ilustración". Ningún aspecto o implementación descrito en el presente documento como "ilustrativo" ha de interpretarse necesariamente como preferido o ventajoso frente a otros aspectos de la divulgación. De forma similar, el término "aspectos" no requiere que todos los aspectos de la divulgación incluyan la característica, ventaja o modo de funcionamiento analizado. El término "acoplado" se usa en el presente documento para hacer referencia al acoplamiento directo o indirecto entre dos objetos. Por ejemplo, si el objeto A toca físicamente al objeto B y el objeto B toca al objeto C, entonces se puede seguir considerando que los objetos A y C se acoplan entre sí - incluso si no se tocan físicamente entre sí de forma directa.
Además, se hace notar que las realizaciones se pueden describir como un proceso que se representa como un organigrama, un diagrama de flujo, un diagrama de estructura o un diagrama de bloques. Aunque un diagrama de flujo puede describir las operaciones como un proceso secuencial, muchas de las operaciones se pueden realizar en paralelo o de forma concurrente. Además, el orden de las operaciones puede reorganizarse. Un proceso se termina cuando sus operaciones están completadas.

Claims (6)

REIVINDICACIONES
1. Un dispositivo integrado (500) que comprende:
una capa de dieléctrico (502) configurada como una base para el dispositivo integrado;
una pluralidad de capas de metal de redistribución (530, 540, 550, 560) en la capa de dieléctrico;
una primera pastilla de nivel de oblea (508) acoplada a una primera superficie de la capa de dieléctrico, en donde la primera pastilla de nivel de oblea (508) comprende al menos una vía a través de sustrato, TSV (519), y en donde la primera pastilla de nivel de oblea (508) se acopla a la pluralidad de capas de metal de redistribución (530, 540, 550, 560) a través de un primer conjunto de interconexiones (518), en donde el primer conjunto de interconexiones (518) son pilares de metal;
una segunda pastilla de nivel de oblea (510) acoplada a la primera pastilla de nivel de oblea, en donde la segunda pastilla de nivel de oblea (510) se acopla a la pluralidad de capas de metal de redistribución (530, 540, 550, 560) a través del primer conjunto de interconexiones (518), la al menos una TSV (219), un conjunto de bolas de soldadura (514) y un segundo conjunto de interconexiones (512); y
una tercera pastilla de nivel de oblea (506) acoplada a la primera superficie de la capa de dieléctrico (502) a través de un tercer conjunto de interconexiones (516), en donde el tercer conjunto de interconexiones (516) son pilares de metal, y caracterizado por que el tercer conjunto de interconexiones (516) son más largas que el primer conjunto de interconexiones (518).
2. El dispositivo integrado de la reivindicación 1, en donde la capa de dieléctrico (502) comprende varias capas de dieléctrico.
3. El dispositivo integrado de la reivindicación 1, en donde la segunda pastilla de nivel de oblea (510) se acopla a la primera pastilla de nivel de oblea (508) a través del segundo conjunto de interconexiones (512) y el conjunto de bolas de soldadura (514).
4. El dispositivo integrado de la reivindicación 1, que comprende además una capa de encapsulación (520) que encapsula la primera pastilla de nivel de oblea (508) y la segunda pastilla de nivel de oblea (510) y la tercera pastilla de nivel de oblea (506).
5. El dispositivo integrado de la reivindicación 1, en donde la primera pastilla de nivel de oblea (508) es un procesador y la segunda pastilla de nivel de oblea (510) es una pastilla de memoria.
6. El dispositivo integrado de la reivindicación 1, en donde el dispositivo integrado se incorpora en al menos uno de un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un teléfono inteligente, un asistente personal digital, un terminal de ubicación fija, un ordenador de tipo tableta y/o un ordenador portátil.
ES15710617T 2014-02-14 2015-02-12 Dispositivo integrado que comprende pastillas apiladas sobre capas de redistribución Active ES2910956T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/181,371 US9583460B2 (en) 2014-02-14 2014-02-14 Integrated device comprising stacked dies on redistribution layers
PCT/US2015/015639 WO2015123426A2 (en) 2014-02-14 2015-02-12 Integrated device comprising stacked dies on redistribution layers

Publications (1)

Publication Number Publication Date
ES2910956T3 true ES2910956T3 (es) 2022-05-17

Family

ID=52686444

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15710617T Active ES2910956T3 (es) 2014-02-14 2015-02-12 Dispositivo integrado que comprende pastillas apiladas sobre capas de redistribución

Country Status (9)

Country Link
US (1) US9583460B2 (es)
EP (1) EP3105789B1 (es)
JP (2) JP6309643B2 (es)
KR (1) KR101872510B1 (es)
CN (2) CN106133897B (es)
BR (1) BR112016018580B1 (es)
CA (1) CA2937552C (es)
ES (1) ES2910956T3 (es)
WO (1) WO2015123426A2 (es)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US9842825B2 (en) * 2014-09-05 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrateless integrated circuit packages and methods of forming same
JP6330788B2 (ja) * 2015-11-18 2018-05-30 株式会社村田製作所 電子デバイス
CN108352379B (zh) * 2015-12-21 2022-05-17 英特尔公司 系统级封装装置以及用于形成系统级封装装置的方法
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
US10134708B2 (en) * 2016-08-05 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with thinned substrate
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017124104A1 (de) 2017-04-07 2018-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Packages mit si-substrat-freiem interposer und verfahren zum bilden derselben
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN107226452B (zh) * 2017-05-24 2019-05-31 中国科学院上海微系统与信息技术研究所 共面键合结构及其制备方法
KR102412613B1 (ko) * 2017-07-24 2022-06-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN108807361B (zh) * 2017-07-25 2022-03-04 长鑫存储技术有限公司 一种芯片堆栈立体封装结构
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
DE112017008093T5 (de) * 2017-09-25 2020-07-02 Intel Corporation Monolithische chip-stapelung unter verwendung eines dies mit doppelseitigen verbindungsschichten
US11424231B2 (en) 2019-03-01 2022-08-23 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11398451B2 (en) 2019-03-01 2022-07-26 Sandisk Technologies Llc Methods for reusing substrates during manufacture of a bonded assembly including a logic die and a memory die
US10790300B2 (en) 2019-03-01 2020-09-29 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11239253B2 (en) 2019-03-01 2022-02-01 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11410902B2 (en) 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11217560B2 (en) * 2019-10-28 2022-01-04 Nanya Technology Corporation Die assembly and method of manufacturing the same
CN115699302A (zh) * 2020-07-23 2023-02-03 华为技术有限公司 一种芯片封装结构、电子设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011098U (ja) * 1994-11-11 1995-05-16 勝規 森 取付具付き水準器
JP2000155027A (ja) * 1998-11-19 2000-06-06 Komatsu Ltd 水準器
JP2003344047A (ja) * 2002-05-27 2003-12-03 Hokuriku Seiko:Kk 遊技盤面傾斜器
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
KR100753415B1 (ko) 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US8446017B2 (en) * 2009-09-18 2013-05-21 Amkor Technology Korea, Inc. Stackable wafer level package and fabricating method thereof
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
TWI427753B (zh) * 2010-05-20 2014-02-21 Advanced Semiconductor Eng 封裝結構以及封裝製程
US9620455B2 (en) 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8993377B2 (en) * 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8648470B2 (en) * 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
JP5716415B2 (ja) * 2011-01-26 2015-05-13 富士通株式会社 半導体装置の製造方法
JP2012227443A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
KR101739945B1 (ko) 2011-05-02 2017-06-09 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
KR20130015885A (ko) 2011-08-05 2013-02-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2013038300A (ja) 2011-08-10 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10475759B2 (en) * 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
JP6103470B2 (ja) * 2011-12-14 2017-03-29 川崎化成工業株式会社 縮合多環芳香族骨格を有する連鎖移動剤並びに該縮合多環芳香族骨格を有するポリマーおよびポリマーの製造方法
US8546955B1 (en) 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
JP6551903B2 (ja) * 2015-06-29 2019-07-31 株式会社スリーストン 傾斜計
JP6799914B2 (ja) * 2015-12-10 2020-12-16 大都販売株式会社 傾斜計、遊技機傾斜測定方法

Also Published As

Publication number Publication date
CN110060974A (zh) 2019-07-26
KR20160122769A (ko) 2016-10-24
CA2937552C (en) 2019-09-10
BR112016018580A2 (es) 2017-08-08
BR112016018580B1 (pt) 2022-09-20
US20150235988A1 (en) 2015-08-20
WO2015123426A3 (en) 2015-10-08
JP6309643B2 (ja) 2018-04-11
JP2018082205A (ja) 2018-05-24
WO2015123426A2 (en) 2015-08-20
US9583460B2 (en) 2017-02-28
CA2937552A1 (en) 2015-08-20
EP3105789B1 (en) 2022-03-23
CN106133897B (zh) 2019-07-23
CN110060974B (zh) 2023-02-17
EP3105789A2 (en) 2016-12-21
KR101872510B1 (ko) 2018-06-28
CN106133897A (zh) 2016-11-16
JP2017506001A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
ES2910956T3 (es) Dispositivo integrado que comprende pastillas apiladas sobre capas de redistribución
TWI575693B (zh) 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置
CN108074919B (zh) 堆叠式半导体封装件
US9230936B2 (en) Integrated device comprising high density interconnects and redistribution layers
TWI508242B (zh) 帶有貫穿模具第一層級互連體之三維積體電路封裝
US20190051621A1 (en) Semiconductor structure and manufacturing method thereof
KR102574410B1 (ko) 하이브리드 인터포저 및 이를 구비한 반도체 패키지
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
BR112018006664B1 (pt) Dispositivo integrado que compreende dispositivo de pacote em pacote (pop) embutido
KR20170008303A (ko) 여분의 전기 커넥터들을 갖는 상호연결 구조 및 관련 시스템들 및 방법들
TWI808115B (zh) 半導體封裝體、半導體封裝系統及形成半導體封裝體之方法
KR20180064402A (ko) IC(INTEGRATED CIRCUIT) 패키지들 사이의 갭 제어기를 포함하는 PoP(PACKAGE-ON-PACKAGE) 디바이스
EP3105787B1 (en) Integrated device comprising via with side barrier layer traversing encapsulation layer
US8927340B2 (en) Double-sided adhesive tape, semiconductor packages, and methods of fabricating the same
JP2017515312A (ja) カプセル封止層の中にビアとしてワイヤを備える集積デバイス
US10998271B1 (en) High density pillar interconnect conversion with stack to substrate connection
US11018056B1 (en) Encapsulated solder TSV insertion interconnect