CN107690700B - 用于层叠封装结构的中介体 - Google Patents

用于层叠封装结构的中介体 Download PDF

Info

Publication number
CN107690700B
CN107690700B CN201680033039.0A CN201680033039A CN107690700B CN 107690700 B CN107690700 B CN 107690700B CN 201680033039 A CN201680033039 A CN 201680033039A CN 107690700 B CN107690700 B CN 107690700B
Authority
CN
China
Prior art keywords
die
memory device
interposer
mold
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680033039.0A
Other languages
English (en)
Other versions
CN107690700A (zh
Inventor
J·S·李
K-P·黄
H·B·蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107690700A publication Critical patent/CN107690700A/zh
Application granted granted Critical
Publication of CN107690700B publication Critical patent/CN107690700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

层叠封装(PoP)结构包括第一管芯、第二管芯、以及通过在该第一管芯与该第二管芯之间的中介体电耦合至该第一管芯和该第二管芯的存储器器件。该中介体包括形成在模塑件内的经铜填充的通孔。

Description

用于层叠封装结构的中介体
相关申请的交叉引用
本申请要求共同拥有的于2015年6月8日提交的美国非临时专利申请No.14/733,201的优先权，该专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及层叠封装(PoP)结构。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)、平板计算机、以及寻呼设备。许多此类计算设备包括被纳入其中的其他设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类计算设备可处理可执行指令，包括软件应用，诸如可被用来接入因特网的web浏览器应用和利用照相机或摄像机并提供多媒体回放功能性的多媒体应用。
无线设备可包括存储数据的存储器器件(例如，存储器芯片)。典型的存储器器件可具有大致300个到400个输入/输出(I/O)端口。然而，宽I/O存储器器件可具有大致1700到2000个I/O端口。层叠封装(PoP)技术可被用于封装宽I/O存储器器件(例如，以垂直地组合/堆叠宽I/O存储器器件以及逻辑电路或管芯)，以改善(例如，增大)无线计算设备中的组件密度。
PoP结构可将中介体用作在PoP结构的一个组件与PoP结构的另一个组件之间路由电信号的电接口。例如，中介体可被用于在PoP结构的宽I/O存储器器件的I/O端口与该PoP结构的相关联的逻辑电路(例如，管芯)之间路由电信号。然而，用于PoP结构的常规中介体可占据相对大量的管芯面积，从而增大PoP结构的封装大小。例如，中介体可使用相对较大的焊球来将电信号从宽I/O存储器器件的I/O端口路由到PoP结构的其他组件。焊球可增大宽I/O存储器器件与其他组件之间的互连长度，这可使信号完整性和功率完整性降级。
概述
根据一个实现，层叠封装(PoP)结构包括第一管芯、第二管芯、以及通过在该第一管芯与该第二管芯之间的中介体电耦合至该第一管芯和该第二管芯的存储器器件。该中介体包括形成在模塑件内的经铜填充的通孔。
根据另一个实现，一种用于形成层叠封装(PoP)结构的方法包括将第一管芯和第二管芯耦合至底部中介体。该方法还包括在第一管芯、第二管芯、以及底部中介体上形成模塑件。该方法进一步包括在模塑件内蚀刻一个或多个通孔。该一个或多个通孔位于第一管芯与第二管芯之间。该方法还包括用铜来填充一个或多个通孔以形成具有一个或多个经铜填充的通孔的中介体。
根据另一个实现，一种非瞬态计算机可读介质包括用于形成层叠封装(PoP)结构的数据。该数据在由制造装备使用时使得该制造装备将第一管芯和第二管芯耦合至底部中介体上。该数据在由制造装备使用时进一步使得该制造装备在第一管芯、第二管芯、以及底部中介体上形成模塑件。该数据在由制造装备使用时还使得该制造装备在模塑件内蚀刻一个或多个通孔。该一个或多个通孔位于第一管芯与第二管芯之间。该数据在由制造装备使用时进一步使得该制造装备用铜来填充该一个或多个通孔以形成具有一个或多个经铜填充的通孔的中介体。
根据另一个实现，层叠封装(PoP)结构包括用于执行第一逻辑功能的装置、用于执行第二逻辑功能的装置、以及用于存储数据的装置。该用于存储数据的装置耦合至用于执行第一逻辑功能的装置以及耦合至用于执行第二逻辑功能的装置。该PoP结构还包括：用于在用于存储数据的装置与用于执行第一逻辑功能的装置或用于执行第二逻辑功能的装置中的至少一者之间路由电信号的装置。该用于路由电信号的装置在用于执行第一逻辑功能的装置与用于执行第二逻辑功能的装置之间。该用于路由电信号的装置包括形成在模塑件内的经铜填充的通孔。
附图简述
图1是具有形成在封装的两个管芯之间的中介体的层叠封装(PoP)结构的特定解说性方面的示图；
图2A解说了形成图1的PoP结构的特定阶段；
图2B解说了形成图1的PoP结构的另一个特定阶段；
图2C解说了形成图1的PoP结构的另一个特定阶段；
图2D解说了形成图1的PoP结构的另一个特定阶段；
图2E解说了形成图1的PoP结构的另一个特定阶段；
图2F解说了形成图1的PoP结构的另一个特定阶段；
图2G解说了形成图1的PoP结构的另一个特定阶段；
图2H解说了形成图1的PoP结构的另一个特定阶段；
图3是用于形成具有形成在封装的两个管芯之间的中介体的PoP结构的方法的特定解说性方面的流程图；
图4是包括具有形成在封装的两个管芯之间的中介体的PoP结构的器件的框图；
图5是用于制造包括具有形成在封装的两个管芯之间的中介体的PoP结构的电子器件的制造过程的特定解说性方面的数据流图。
详细描述
公开了用于形成具有形成在封装的两个管芯之间的中介体的层叠封装(PoP)结构的技术和方法。例如，通孔可被蚀刻到模塑件(例如，电介质模塑件)中并且使用铜电镀来填充以形成中介体。中介体可电耦合至PoP结构的底部中介体，并且该底部中介体可电耦合至第一管芯以及第二管芯。中介体、第一管芯、以及第二管芯都被包括在PoP结构的常见封装中。在形成中介体并将其电耦合至底部中介体之后，存储器器件(例如，宽输入/输出(I/O)存储器芯片)可被附连至该中介体。电信号(例如，数据)可藉由该中介体来在存储器器件与诸管芯之间路由。
由所公开的诸方面的至少一个方面提供的一个特定优点是：能够使用形成在管芯之间的中介体来在层叠封装(PoP)结构的存储器芯片与管芯之间路由电信号(例如，数据)。与使用占据相对大量管芯面积的焊球(作为中介体)的常规PoP结构相比较，使用形成在管芯之间的中介体来在存储器芯片与管芯之间路由电信号可减小存储器芯片与管芯之间的互连长度。与常规PoP结构相比较，减小互连长度可减小PoP结构的封装大小。附加地，减小互连长度可改善信号完整性和功率完整性。
描述一个组件的位置关于另一个组件的位置的语言(例如，在…的顶部、下面、顶部、底部等)指代附图中的组件的取向。这种语言不应当被解读为是限定性的。例如，如果结构被翻转、倒置等，则一组件的位置关于另一个组件的位置发生改变。
参照图1，示出了具有形成在封装的两个管芯之间的中介体的层叠封装(PoP)结构100的特定解说性方面。PoP结构100包括存储器芯片102、第一管芯104、第二管芯106、以及可光照定义(Photo definable)的模塑件108。在特定方面，存储器芯片102是宽输入/输出(I/O)存储器器件。例如，存储器芯片102可具有大致1700个到2000个I/O端口。存储器芯片102可被包括在PoP结构100的“第一封装”中，并且管芯104、106可被包括在PoP结构100的“第二封装”中。
第一管芯104可包括配置成执行第一逻辑功能的第一电路系统(未示出)。例如，来自存储器芯片102的第一数据可以从存储器芯片102传达(例如，作为第一电信号)至第一管芯104中的第一电路系统，并且第一电路系统可对第一数据执行第一逻辑功能。在对第一数据执行第一逻辑功能以产生第一经修改数据之后，第一经修改数据可被传达至存储器芯片102。
以类似的方式，第二管芯106可包括配置成执行第二逻辑功能的第二电路系统(未示出)。例如，来自存储器芯片102的第二数据可以从存储器芯片102传达(例如，作为第二电信号)至第二管芯106中的第二电路系统，并且第二电路系统可对第二数据执行第二逻辑功能。在对第二数据执行第二逻辑功能以产生第二经修改数据之后，第二经修改数据可被传达至存储器芯片102。
如以下更详细描述的，PoP结构100利用可光照定义的模塑件108以及底部中介体114来在存储器芯片102与第一管芯104或第二管芯106中的至少一者之间传达(例如，传送)电信号。中介体可被形成在第一管芯104与第二管芯106之间的可光照定义的模塑件108内。例如，可光照定义的模塑件108可被包括在与第一管芯104和第二管芯106相同的“封装”中。底部中介体114可位于可光照定义的模塑件108和管芯104、106下面。
底部填料110可用于将存储器芯片102连接至可光照定义的模塑件108。底部填料110可包括环氧树脂粘合剂。例如，第一封装(例如，存储器芯片102)可使用环氧树脂粘合剂来安装在第二封装(例如，第一管芯104、第二管芯106、以及可光照定义的模塑件108)的顶部。附加地，存储器芯片102的焊盘170可通过微凸块174来电耦合至可光照定义的模塑件108的顶部焊盘172。微凸块174可包括铜、锡-银、或锡-银-铜。由此，数据可通过焊盘170、172以及微凸块174来在存储器芯片102与可光照定义的模塑件108之间传达(例如，作为电信号)。存储器芯片102的每个焊盘170可被耦合至存储器芯片102的I/O端口。在图1的实现中，存储器芯片102被示为包括四个焊盘170。在其他实现中，存储器芯片102可包括附加的焊盘170。例如，如果存储器芯片102是宽I/O存储器器件，则存储器芯片102可包括大致1700个到2000个焊盘。每个焊盘170可被耦合至宽I/O存储器器件的相应I/O端口。
可光照定义的模塑件108可包括经铜填充的通孔176以形成中介体。每个经铜填充的通孔176可被电耦合至可光照定义的模塑件108的相应的顶部焊盘172。在图1的实现中，可光照定义的模塑件108被示为包括四个经铜填充的通孔176。在其他实现中，可光照定义的模塑件108可包括附加的经铜填充的通孔。例如，如果存储器芯片102是宽I/O存储器器件，则可光照定义的模塑件108可包括大致1700个到2000个经铜填充的通孔。可光照定义的模塑件108还可包括电耦合至相应的经铜填充的通孔176的底部焊盘或凸块下金属(UBM)178。在图1的实现中，可光照定义的模塑件108被示为包括四个底部焊盘178。每个底部焊盘178可被耦合至可光照定义的模塑件108的相应的经铜填充的通孔176。在其他实现中，可光照定义的模塑件108可包括附加的底部焊盘178。例如，如果存储器芯片102是宽I/O存储器器件，则可光照定义的模塑件108可包括大致1700个到2000个底部焊盘。
经铜填充的通孔176可位于可光照定义的模塑件108内。可使用层压或热压缩模塑技术来沉积可光照定义的模塑件108。可光照定义的模塑件108可包括具有高介电常数(例如，“光致介电”模式)的材料，并且该可光照定义的模塑件108可包括经铜填充的通孔176。势垒/晶种沉积层180可将经铜填充的通孔与可光照定义的模塑件108隔离。势垒/晶种沉积层180可使用PVD技术来沉积。例如，势垒/晶种沉积层180可被沉积到通过光刻来光照定义到可光照定义的模塑件108中的通孔中，并且可使用电镀技术来将(经铜填充的通孔176的)铜沉积到通孔中以形成经铜填充的通孔176。根据一个实现，可光照定义的模塑件108可包括电介质模塑件。
可光照定义的模塑件108可被用于将第一管芯104、第二管芯106、以及可光照定义的模塑件108连接至底部中介体114。底部中介体114可包括经铜填充的通孔182以及电耦合至经铜填充的通孔176的顶部焊盘184。底部中介体114的顶部焊盘184的子集可通过微凸块(未示出)来电耦合至可光照定义的模塑件108的底部焊盘178。在图1的实现中，底部中介体114被示为包括电耦合至可光照定义的模塑件108的四个底部焊盘178的四个顶部焊盘184。
底部中介体114可提供可光照定义的模塑件108与管芯104、106之间的电连接。例如，底部中介体114的顶部焊盘184的子集可通过微凸块188来耦合至第一管芯104的底部焊盘186，并且底部中介体114的顶部焊盘184的子集可通过微凸块192来耦合至第二管芯106的底部焊盘190。在图1的实现中，底部中介体114的八个顶部焊盘184被示为通过八个相应的微凸块188来耦合至第一管芯104的八个底部焊盘186，并且底部中介体114的八个顶部焊盘184被示为通过八个相应的微凸块192来耦合至第二管芯106的八个底部焊盘190。在图1的实现中，可存在附加的(或更少的)焊盘184、186、190和微凸块188、192。
底部中介体114可被安装在硅基板120上，硅基板120可被安装在底部填料122上，且底部填料122可被安装在封装基板124上。经铜填充的通孔194可形成在硅基板120中，焊盘196可电耦合至硅基板120的经铜填充的通孔194，且微凸块198可将焊盘196电耦合至封装基板124。
图1的PoP结构100可使得能够藉由形成在管芯104、106之间的可光照定义的模塑件108来在存储器芯片102与管芯104、106之间路由电信号(例如，表示数据的电信号)。例如，可使用在存储器芯片102与可光照定义的模塑件108之间的导电路径(例如，存储器芯片102的底部焊盘170、微凸块174、以及可光照定义的模塑件108的顶部焊盘172)来从存储器芯片102向可光照定义的模塑件108传送电信号。可藉由在可光照定义的模塑件108与底部中介体114之间的导电路径(例如，可光照定义的模塑件108的底部焊盘178、微凸块(未示出)、以及底部中介体114的顶部焊盘184)来通过可光照定义的模塑件108的经铜填充的通孔176向底部中介体114路由电信号。可藉由在底部中介体114与管芯104、106之间的导电路径来通过底部中介体114的经铜填充的通孔182向第一管芯104或第二管芯106路由电信号。
与使用占据相对大量管芯面积的焊球(作为中介体)的常规PoP结构相比较，使用形成在第一管芯104与第二管芯106之间的可光照定义的模塑件108来在存储器芯片102与管芯104、106之间路由电信号可减小存储器芯片102与管芯104、106之间的互连长度。与常规PoP结构相比较，减小互连长度可减小PoP结构100的封装大小。附加地，减小互连长度可改善信号完整性和功率完整性。
参考图2A，示出了形成图1的PoP结构100的特定阶段。在图2A的阶段处，第一管芯104和第二管芯106耦合至底部中介体114。例如，第一管芯104可被附连至底部中介体114，并且第二管芯106可被附连至底部中介体114。管芯104、106可使用回流工艺(例如，热处理)来附连至底部中介体114。
附加地，在图2A的阶段处，晶片(例如，硅基板120)的背侧可使用临时载体接合技术来置于(例如，附连至)临时载体204上。例如，临时载体204可使用临时胶水202(或粘合剂)来附连至晶片。可使用关于图5所描述的制造装备来执行图2A的技术。
参考图2B，示出了形成图1的PoP结构100的另一个特定阶段。在图2B的阶段处，在第一管芯104的顶部上、第二管芯106的顶部上、以及底部中介体114的顶部上沉积可光照定义的模塑件108(例如，光照“可图案化”的模塑件或聚合物)。可使用层压沉积技术、热压缩模塑技术、或模塑沉积技术来沉积可光照定义的模塑件108。在一个实现中，可光照定义的模塑件108可包括“光致介电”模塑件。可使用关于图5所描述的制造装备来执行图2B的技术。
参考图2C，示出了形成图1的PoP结构100的另一个特定阶段。在图2C的阶段，多个通孔可被蚀刻穿过可光照定义的模塑件108。例如，可使用光刻(例如，光照光刻(photolithography))工艺来在可光照定义的模塑件108的顶部上沉积(例如，图案化)光致抗蚀剂(未示出)。在沉积光致抗蚀剂之后，光致抗蚀剂的诸部分可“敞开”以图案化干法蚀刻工艺的诸区域，并且在干法蚀刻工艺期间，通孔可被蚀刻穿过可光照定义的模塑件108。在通孔被蚀刻穿过可光照定义的模塑件108之后，可移除光致抗蚀剂。可使用关于图5所描述的制造装备来蚀刻通孔。
参考图2D，示出了形成图1的PoP结构100的另一个特定阶段。在图2D的阶段，使用物理气相沉积(PVD)工艺来将晶种层和势垒层(例如，势垒/晶种沉积层180)沉积到通孔中。晶种层可包括铜，并且势垒层可包括钽或氮化硅。可使用关于图5所描述的制造装备来执行图2D的技术。
参考图2E，示出了形成图1的PoP结构100的另一个特定阶段。在图2E的阶段处，可使用光刻(例如，光照光刻(photolithography))工艺来在势垒/晶种沉积层180的顶部上沉积(例如，图案化)光致抗蚀剂206(未示出)。可使用关于图5所描述的制造装备来执行图2E的技术。
参考图2F，示出了形成图1的PoP结构100的另一个特定阶段。在图2F的阶段处，使用铜电镀工艺来用铜填充通孔。可使用关于图5所描述的制造装备来执行图2F的技术。
参考图2G，示出了形成图1的PoP结构100的另一个特定阶段。在图2G的阶段处，可使用平坦化工艺(例如，化学机械平坦化(CMP)工艺)来移除光阻层206和光阻层206下面的势垒/晶种沉积层180的诸部分。例如，晶片的前侧经历平坦化以暴露先前由光阻层206覆盖的可光照定义的模塑件108的诸部分。可使用关于图5所描述的制造装备来执行图2G的技术。
参考图2H，示出了形成图1的PoP结构100的另一个特定阶段。在图2H的阶段处，使用热压缩接合来将存储器芯片102置于可光照定义的模塑件108和管芯104、106的顶部上。例如，存储器芯片102的焊盘可使用热处理(例如，回流)来附连至可光照定义的模塑件108的顶部焊盘。在热处理之后，可在可光照定义的模塑件108与存储器芯片102之间施配底部填料110。在特定实现中，可在附连存储器芯片102之前施配底部填料110。可使用关于图5所描述的制造装备来执行图2H的技术。
在存储器芯片102被附连之后，可使用临时载体剥离工艺来将临时载体204从晶片分离。可使用关于图5所描述的制造装备来执行临时载体剥离工艺。在剥离工艺之后，可在封装基板124上沉积晶片，如图1中示出的。
关于图2A-2H描述的阶段可实现制造其中藉由形成在管芯104、106之间的可光照定义的模塑件108来在存储器芯片102与管芯104、106之间路由电信号(例如，数据)的结构。例如，可使用在存储器芯片102与可光照定义的模塑件108之间的导电路径(例如，存储器芯片102的底部焊盘、微凸块、以及可光照定义的模塑件108的顶部焊盘)来从存储器芯片102向可光照定义的模塑件108传送电信号。可藉由在可光照定义的模塑件108与底部中介体114之间的导电路径(例如，可光照定义的模塑件108的底部焊盘、微凸块、以及底部中介体114的顶部焊盘)来通过可光照定义的模塑件108的经铜填充的通孔向底部中介体114路由电信号。可藉由在底部中介体114与管芯104、106之间的导电路径来通过底部中介体114的经铜填充的通孔向第一管芯104或第二管芯106路由电信号。
与使用占据相对大量管芯面积的焊球(作为中介体)的常规PoP结构相比较，使用形成在第一管芯104与第二管芯106之间的可光照定义的模塑件108来在存储器芯片102与管芯104、106之间路由电信号可减小存储器芯片102与管芯104、106之间的互连长度。与常规PoP结构相比较，减小互连长度可减小PoP结构100的封装大小。附加地，减小互连长度可改善信号完整性和功率完整性。
参照图3，示出了用于形成具有在封装的两个管芯之间的中介体的PoP结构的方法300的流程图。可使用关于图5所描述的制造装备来执行方法300。
在302处，该方法包括将第一管芯和第二管芯耦合至底部中介体。例如，参考图2A，第一管芯104和第二管芯106可被耦合至底部中介体114。管芯104、106可使用回流工艺(例如，热处理)来附连至(例如，电耦合至)底部中介体114。
在304处，可在第一管芯、第二管芯、以及底部中介体上形成模塑件。例如，参考图2B，可在第一管芯104上、第二管芯106上、以及底部中介体114上沉积可光照定义的模塑件108(例如，光照“可图案化”的模塑件)。可使用层压沉积技术、热压缩模塑技术、或模塑沉积技术来沉积可光照定义的模塑件108。在一个实现中，可光照定义的模塑件108可包括光致介电模塑件。
在306处，可在模塑件内蚀刻一个或多个通孔。一个或多个通孔可位于第一管芯与第二管芯之间。例如，参考图2C，多个通孔可被蚀刻穿过可光照定义的模塑件108。例如，可使用光刻(例如，光照光刻(photolithography))工艺来在可光照定义的模塑件108的顶部上沉积(例如，图案化)光致抗蚀剂。在沉积光致抗蚀剂之后，光致抗蚀剂的诸部分可“敞开”以图案化干法蚀刻工艺的诸区域，并且在干法蚀刻工艺期间，通孔可被蚀刻穿过可光照定义的模塑件108。
根据一个实现，方法300可包括将势垒/晶种沉积层沉积到一个或多个通孔中。例如，参考图2D，可使用物理气相沉积(PVD)工艺来将晶种层和势垒层(例如，势垒/晶种沉积层180)沉积到通孔中。晶种层可包括铜，并且势垒层可包括钽或氮化硅。
在308处，可以用铜来填充一个或多个通孔以形成具有一个或多个经铜填充的通孔的中介体。例如，参考图2F，可使用铜电镀工艺来用铜填充通孔。一个或多个经铜填充的通孔176可电耦合至底部中介体114，并且底部中介体114可电耦合至第一管芯104以及第二管芯106。
根据一个实现，方法300可包括将存储器器件电耦合至第一管芯、第二管芯、以及中介体。该中介体可被配置成在存储器器件与第一管芯或第二管芯中的至少一者之间路由信号。例如，参考图2H，可使用热压缩接合来将存储器芯片102耦合至可光照定义的模塑件108和管芯104、106。例如，存储器芯片102的焊盘可使用热处理来附连至可光照定义的模塑件108的顶部焊盘。在热处理之后，可在可光照定义的模塑件108与存储器芯片102之间施配底部填料110在特定实现中，可在附连存储器芯片102之前施配底部填料110。
图3的方法300可使得能够经由形成在管芯104、106之间的可光照定义的模塑件108来在存储器芯片102与管芯104、106之间路由电信号(例如，数据)。例如，可使用在存储器芯片102与可光照定义的模塑件108之间的导电路径(例如，存储器芯片102的底部焊盘、微凸块、以及可光照定义的模塑件108的顶部焊盘)来从存储器芯片102向可光照定义的模塑件108传送电信号。可经由在可光照定义的模塑件108与底部中介体114之间的导电路径(例如，可光照定义的模塑件108的底部焊盘、微凸块、以及底部中介体114的顶部焊盘)来通过可光照定义的模塑件108的经铜填充的通孔向底部中介体114路由电信号。可经由在底部中介体114与管芯104、106之间的导电路径来通过底部中介体114的经铜填充的通孔向第一管芯104或第二管芯106路由电信号。
与使用占据相对大量管芯面积的焊球(作为中介体)的常规PoP结构相比较，使用形成在第一管芯104与第二管芯106之间的可光照定义的模塑件108来在存储器芯片102与管芯104、106之间路由电信号可减小存储器芯片102与管芯104、106之间的互连长度。与常规PoP结构相比较，减小互连长度可减小PoP结构100的封装大小。附加地，减小互连长度可改善信号完整性和功率完整性。
参照图4，描绘了无线通信设备的一特定解说性方面并且将其一般性地指定为400。设备400包括耦合至存储器432的处理器410(诸如，数字信号处理器)。
处理器410可被配置成执行存储在存储器432中的软件(例如，一条或多条指令468的程序)。存储器设备490可被耦合到处理器410。存储器设备490可包括图1的PoP结构100。例如，PoP结构100可包括形成在单个封装的两个管芯之间的中介体。
无线接口440可耦合至处理器410和天线442。编码器/解码器(CODEC)434也可被耦合至处理器410。扬声器436和话筒438可耦合到CODEC 434。显示器控制器426可耦合至处理器410和显示器设备428。在特定方面，处理器410、显示器控制器426、存储器432、CODEC434、以及无线接口440被包括在系统级封装或片上系统设备422中。在一特定方面，输入设备430和电源444被耦合到片上系统设备422。此外，在特定方面，如图4中所解说的，显示器设备428、输入设备430、扬声器436、话筒438、天线442和电源444在片上系统设备422的外部。然而，显示器设备428、输入设备430、扬声器436、话筒438、天线442、和电源444中的每一者都可耦合至片上系统设备422的一个或多个组件，诸如一个或多个接口或控制器。
结合所描述的诸方面，层叠封装(PoP)结构包括用于执行第一逻辑功能的装置。例如，用于执行第一逻辑功能的装置包括图1的第一管芯104、一个或多个其他器件、或一个或多个其他模块。
该PoP结构还可包括用于执行第二逻辑功能的装置。例如，用于执行第二逻辑功能的装置可包括图1的第二管芯106、一个或多个其他器件、或一个或多个其他模块。
该PoP结构还可包括用于存储数据的装置。该用于存储数据的装置可耦合至用于执行第一逻辑功能的装置以及耦合至用于执行第二逻辑功能的装置。例如，用于存储数据的装置可包括图1的存储器芯片102(例如，存储器器件)、一个或多个其他器件、或一个或多个其他模块。
该PoP结构还可包括：用于在用于存储数据的装置与用于执行第一逻辑功能的装置或用于执行第二逻辑功能的装置中的至少一者之间路由电信号的装置。该用于路由电信号的装置可在用于执行第一逻辑功能的装置与用于执行第二逻辑功能的装置之间。该用于路由电信号的装置可包括：形成在模塑件内的经铜填充的通孔。例如，用于路由电信号的装置可包括图1的可光照定义的模塑件108。
上文公开的设备和功能性可被设计并被配置成存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)。一些或全部此类文件可被提供给制造处理人员以基于此类文件来制造器件。结果产生的产品包括晶片，其随后被切割成管芯并被封装成芯片。这些芯片随后被用在以上描述的设备中。图5描绘了电子设备制造过程500的特定解说性方面。
在制造过程500处(诸如在研究计算机506处)接收物理器件信息502。物理器件信息502可包括表示半导体器件的至少一个物理性质(诸如图1的PoP结构100的物理性质)的设计信息。例如，物理器件信息502可包括经由耦合到研究计算机504的用户接口506输入的物理参数、材料特性、以及结构信息。研究计算机506包括耦合至计算机可读介质(诸如存储器510)的处理器508(诸如一个或多个处理核)。存储器510可存储计算机可读指令，其可被执行以使处理器508转换物理器件信息502以遵循某一文件格式并生成库文件512。
在一特定方面，库文件512包括至少一个包括经转换的设计信息的数据文件。例如，库文件512可包括被提供以供与电子设计自动化(EDA)工具520一起使用的半导体器件(包括图1的PoP结构100)库。
库文件512可在设计计算机514处与EDA工具520协同使用，设计计算机514包括耦合到存储器518的处理器516，诸如一个或多个处理核。EDA工具520可被存储为存储器518处的处理器可执行指令，以使得设计计算机514的用户能够使用库文件512来设计包括图1的PoP结构100的电路。例如，设计计算机514的用户可经由耦合到设计计算机514的用户接口524来输入电路设计信息522。电路设计信息522可包括表示半导体器件(诸如图1的PoP结构100)的至少一个物理性质的设计信息。为了解说，电路设计属性可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示电子器件的物理属性的其他信息。
设计计算机514可被配置成转换设计信息(包括电路设计信息522)以遵循某一文件格式。为了解说，文件信息可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机514可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1的PoP结构100的信息以及其他电路或信息的GDSII文件526。为了解说，数据文件可包括与包括图1的PoP结构100且还包括SOC内的附加电子电路和组件的片上系统(SOC)或芯片中介体组件相对应的信息。
GDSII文件526可在制造过程528处被接收，以根据GDSII文件526中的经转换信息来制造图1的PoP结构100。例如，器件制造工艺可包括将GDSII文件526提供给掩模制造商530以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其在图5中被解说为代表性掩模532。掩模532可在制造过程期间被用于生成一个或多个晶片533，晶片533可被测试并被分成管芯，诸如代表性管芯536。管芯536包括电路，该电路包括图1的PoP结构100。
在一特定方面，制造过程528可由处理器534来发起或控制。处理器534可访问包括可执行指令(诸如计算机可读指令或处理器可读指令)的存储器535。可执行指令可包括可由计算机(诸如处理器534)执行的一个或多个指令。
制造过程528可由全自动化或部分自动化的制造系统来实现。例如，制造过程528可以是自动化的，并且可以根据调度来执行处理步骤。制造系统可包括用于执行一个或多个操作以形成电子器件的制造装备(例如，处理工具)。例如，制造装备可被配置成使用集成电路制造工艺(例如，湿法蚀刻、化学气相蚀刻、干法蚀刻、沉积、化学气相沉积、平坦化、光刻、原位烘焙、或其组合)来执行参照图2A-2H所描述的过程中的一者或多者。
制造系统可具有分布式架构(例如，层级结构)。例如，该制造系统可包括根据该分布式架构分布的一个或多个处理器(诸如处理器534)、一个或多个存储器(诸如存储器535)、和/或控制器。该分布式架构可包括控制或发起一个或多个低级系统的操作的高级处理器。例如，制造过程528的高级部分可包括一个或多个处理器(诸如处理器534)，并且低级系统可各自包括一个或多个对应控制器或可受其控制。特定低级系统的特定控制器可从高级系统接收一个或多个指令(例如，命令)、可向下级模块或处理工具发布子命令、以及可反过来向高级系统传达状态数据。一个或多个低级系统中的每个低级系统可与一件或多件对应制造装备(例如，处理工具)相关联。在一特定方面，该制造系统可包括分布在该制造系统中的多个处理器。例如，该制造系统的低级系统组件的控制器可包括处理器，诸如处理器534。
替换地，处理器534可以是该制造系统的高级系统、子系统、或组件的一部分。在另一个方面，处理器534包括制造系统的各种等级和组件处的分布式处理。
管芯536可被提供给封装过程538，其中管芯536被纳入到代表性封装540中。例如，封装540可包括单个管芯536或多个管芯，诸如PoP安排。封装540可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装540的信息可被分发给各产品设计者(诸如经由存储在计算机546处的组件库)。计算机546可包括耦合到存储器550的处理器548，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器550处，以处理经由用户接口544从计算机546的用户接收的PCB设计信息542。PCB设计信息542可包括经封装电子器件在电路板上的物理定位信息，该经封装电子器件对应于包括图1的PoP结构100的封装540。
计算机546可被配置成变换PCB设计信息542以生成数据文件，诸如具有包括经封装电子器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局等的数据的GERBER文件552，其中经封装电子器件对应于包括图1的PoP结构100的封装540。在其他方面，由经转换的PCB设计信息生成的数据文件可具有不同于GERBER格式的格式。
可在板组装过程554处接收GERBER文件552并且该GERBER文件552被用于创建PCB，诸如根据GERBER文件552内存储的设计信息来制造的代表性PCB 556。例如，GERBER文件552可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 556可填充有电子组件(包括封装540)以形成代表性印刷电路组装件(PCA)558。
PCA 558可在产品制造商560处被接收，并被集成到一个或多个电子设备(诸如第一代表性电子设备562和第二代表性电子设备564)中。作为解说性而非限定性示例，第一代表性电子设备562、第二代表性电子设备564、或这两者可选自以下各项：其中集成有图1的PoP结构100的机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。作为另一解说性而非限定性示例，参照图5，电子设备562和564中的一者或多者可以是无线通信设备。作为另一解说性而非限定性示例，电子设备562和564中的一者或多者还可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图5解说了根据本公开的教导的远程单元，但本公开并不限于这些所解说的单元。本公开的诸方面可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
包括图1的PoP结构100的器件可以如在解说性制造过程500中所描述的那样被制造、处理、并纳入到电子设备中。关于图1-4所公开的诸方面中的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件512、GDSII文件526、以及GERBER文件552内，以及被存储在研究计算机506的存储器510处、设计计算机514的存储器518处、计算机546的存储器550处、在各个阶段(诸如在板组装过程554处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理方面中，诸如掩模532、管芯536、封装540、PCA 558、其他产品(诸如原型电路或设备(未示出))、或其任何组合。尽管参照图1-6描绘了各种代表性阶段，但在其他方面，可使用较少阶段或者可包括附加阶段。类似地，图5的过程500可由单个实体或由执行制造过程500的各个阶段的一个或多个实体来执行。
本领域技术人员将进一步领会，结合本文所公开的各方面来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、计算机软件或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中公开的方面描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在随机存取存储器(RAM)、闪存存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)或本领域中所知的任何其他形式的存储介质中。示例性非瞬态(例如，有形)存储介质耦合至处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的各方面的描述是为了使得本领域技术人员能够制作或使用所公开的各方面。对这些方面的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他方面而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的各方面，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (30)

1.一种层叠封装(PoP)结构，包括：
第一管芯；
第二管芯；
所述第一管芯与所述第二管芯之间的模塑件，所述模塑件包括具有势垒/晶种沉积层和铜的通孔，所述势垒/晶种沉积层配置成将所述铜与所述模塑件隔离；以及
包括底部填料的存储器器件，所述存储器器件配置成通过所述通孔来电耦合至所述第一管芯以及电耦合至所述第二管芯，其中所述第一管芯和所述第二管芯和所述模塑件与所述存储器器件之间由所述底部填料分隔。
2.如权利要求1所述的PoP结构，其特征在于，所述模塑件包括光致介电模塑件。
3.如权利要求1所述的PoP结构，其特征在于，所述通孔被配置成：
在所述存储器器件与所述第一管芯之间路由第一电信号；以及
在所述存储器器件与所述第二管芯之间路由第二电信号。
4.如权利要求3所述的PoP结构，其特征在于，进一步包括配置成电耦合至所述通孔的底部中介体，其中所述第一电信号藉由所述底部中介体来在所述存储器器件与所述第一管芯之间路由，并且其中所述第二电信号藉由所述底部中介体来在所述存储器器件与所述第二管芯之间路由。
5.如权利要求1所述的PoP结构，其特征在于，所述存储器器件包括宽输入/输出(I/O)存储器器件。
6.如权利要求5所述的PoP结构，其特征在于，所述宽I/O存储器器件包括1700个I/O端口到2000个I/O端口。
7.如权利要求1所述的PoP结构，其特征在于，所述存储器器件被包括在所述PoP结构的第一封装中。
8.如权利要求1所述的PoP结构，其特征在于，所述第一管芯、所述第二管芯、以及所述通孔被包括在所述PoP结构的第二封装中。
9.如权利要求1所述的PoP结构，其特征在于，所述第一管芯、所述第二管芯、所述存储器器件、以及所述通孔被集成到无线设备、通信设备、个人数字助理(PDA)、导航设备、音乐播放器、视频播放器、娱乐单元、固定位置数据单元、以及计算机中。
10.一种用于形成层叠封装(PoP)结构的方法，所述方法包括：
将第一管芯和第二管芯耦合至底部中介体；
在所述第一管芯、所述第二管芯、以及所述底部中介体上形成模塑件；
在所述模塑件内蚀刻一个或多个通孔，所述一个或多个通孔位于所述第一管芯与所述第二管芯之间；
在用铜来填充所述一个或多个通孔之前，将势垒/晶种沉积层沉积到所述一个或多个通孔中；以及
用铜来填充所述一个或多个通孔，以形成具有一个或多个通孔的中介体，其中
包括底部填料的存储器器件被配置成通过所述通孔来电耦合至所述第一管芯以及电耦合至所述第二管芯，其中所述第一管芯和所述第二管芯和所述模塑件与所述存储器器件之间由所述底部填料分隔。
11.如权利要求10所述的方法，其特征在于，所述模塑件包括光致介电模塑件。
12.如权利要求10所述的方法，其特征在于，所述一个或多个通孔电耦合至所述底部中介体，并且其中所述底部中介体电耦合至所述第一管芯以及电耦合至所述第二管芯。
13.如权利要求10所述的方法，其特征在于，进一步包括将所述存储器器件耦合至所述第一管芯、所述第二管芯、以及所述中介体，所述中介体配置成在所述存储器器件与所述第一管芯或所述第二管芯中的至少一者之间路由电信号。
14.如权利要求13所述的方法，其特征在于，所述PoP结构包括所述中介体、所述第一管芯、所述第二管芯、所述底部中介体、以及所述存储器器件。
15.如权利要求13所述的方法，其特征在于，所述存储器器件包括宽输入/输出(I/O)存储器器件。
16.如权利要求15所述的方法，其特征在于，所述宽I/O存储器器件包括1700个I/O端口到2000个I/O端口。
17.如权利要求13所述的方法，其特征在于，所述存储器器件被包括在所述PoP结构的第一封装中。
18.如权利要求17 所述的方法，其特征在于，所述第一管芯、所述第二管芯、以及所述中介体被包括在所述PoP结构的第二封装中。
19.如权利要求10所述的方法，其特征在于，使用制造装备来执行将所述第一管芯和所述第二管芯耦合至所述底部中介体上，其中使用所述制造装备来执行形成所述模塑件，其中使用所述制造装备来执行蚀刻所述一个或多个通孔，以及其中使用所述制造装备来执行用所述铜来填充所述一个或多个通孔。
20.一种包括用于形成层叠封装(PoP)结构的数据的非瞬态计算机可读介质，所述数据在由制造装备使用时使得所述制造装备：
将第一管芯和第二管芯耦合至底部中介体上；
在所述第一管芯、所述第二管芯、以及所述底部中介体上形成模塑件；
在所述模塑件内蚀刻一个或多个通孔，所述一个或多个通孔位于所述第一管芯与所述第二管芯之间；以及
用铜来填充所述一个或多个通孔，以形成具有一个或多个通孔的中介体，其中
包括底部填料的存储器器件被配置成通过所述通孔来电耦合至所述第一管芯以及电耦合至所述第二管芯，其中所述第一管芯和所述第二管芯和所述模塑件与所述存储器器件之间由所述底部填料分隔。
21.如权利要求20所述的非瞬态计算机可读介质，其特征在于，所述模塑件包括光致介电模塑件。
22.如权利要求20所述的非瞬态计算机可读介质，其特征在于，所述一个或多个通孔电耦合至所述底部中介体，并且其中所述底部中介体电耦合至所述第一管芯以及电耦合至所述第二管芯。
23.如权利要求20所述的非瞬态计算机可读介质，其特征在于，所述数据进一步使得所述制造装备将所述存储器器件耦合至所述第一管芯、所述第二管芯、以及所述中介体，所述中介体配置成在所述存储器器件与所述第一管芯或所述第二管芯中的至少一者之间路由电信号。
24.如权利要求23所述的非瞬态计算机可读介质，其特征在于，所述PoP 结构包括所述中介体、所述第一管芯、所述第二管芯、所述底部中介体、以及所述存储器器件。
25.如权利要求23所述的非瞬态计算机可读介质，其特征在于，所述存储器器件包括宽输入/输出(I/O)存储器器件。
26.如权利要求25所述的非瞬态计算机可读介质，其特征在于，所述宽I/O存储器器件包括1700个I/O端口到2000个I/O端口。
27.如权利要求23所述的非瞬态计算机可读介质，其特征在于，所述存储器器件被包括在所述PoP结构的第一封装中，并且其中所述第一管芯、所述第二管芯、以及所述中介体被包括在所述PoP结构的第二封装中。
28.如权利要求20 所述的非瞬态计算机可读介质，其特征在于，所述数据进一步使得所述制造装备在用所述铜来填充所述一个或多个通孔之前，将势垒/晶种沉积层沉积到所述一个或多个通孔中。
29.一种层叠封装(PoP)结构，包括：
用于执行第一逻辑功能的装置；
用于执行第二逻辑功能的装置；
用于存储数据的装置，所述用于存储数据的装置耦合至所述用于执行所述第一逻辑功能的装置以及耦合至所述用于执行第二逻辑功能的装置；以及
用于在所述用于存储数据的装置与所述用于执行所述第一逻辑功能的装置或所述用于执行所述第二逻辑功能的装置中的至少一者之间路由电信号的装置，所述用于路由电信号的装置在所述用于执行所述第一逻辑功能的装置与所述用于执行所述第二逻辑功能的装置之间，并且所述用于路由电信号的装置包括形成在模塑件内的通孔，其中所述通孔包括势垒/晶种沉积层和铜，所述势垒/晶种沉积层配置成将所述铜与所述模塑件隔离，其中
包括底部填料的存储器器件被配置成通过所述通孔来电耦合至所述用于执行第一逻辑功能的装置以及电耦合至所述用于执行第二逻辑功能的装置，其中所述用于执行第一逻辑功能的装置和所述用于执行第二逻辑功能的装置和所述模塑件与所述存储器器件之间由所述底部填料分隔。
30.如权利要求29所述的PoP结构，其特征在于，所述模塑件包括光致介电模塑件。
CN201680033039.0A 2015-06-08 2016-05-24 用于层叠封装结构的中介体 Active CN107690700B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/733,201 US9613942B2 (en) 2015-06-08 2015-06-08 Interposer for a package-on-package structure
US14/733,201 2015-06-08
PCT/US2016/033948 WO2016200604A1 (en) 2015-06-08 2016-05-24 Interposer for a package-on-package structure

Publications (2)

Publication Number Publication Date
CN107690700A CN107690700A (zh) 2018-02-13
CN107690700B true CN107690700B (zh) 2022-01-11

Family

ID=56119766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680033039.0A Active CN107690700B (zh) 2015-06-08 2016-05-24 用于层叠封装结构的中介体

Country Status (8)

Country Link
US (1) US9613942B2 (zh)
EP (1) EP3304593A1 (zh)
JP (1) JP6847863B2 (zh)
KR (1) KR102550873B1 (zh)
CN (1) CN107690700B (zh)
BR (1) BR112017026386B1 (zh)
CA (1) CA2985197C (zh)
WO (1) WO2016200604A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108353505B (zh) * 2015-11-13 2021-11-30 英特尔公司 包括衬底桥的电子组件
US20170262398A1 (en) * 2016-03-08 2017-09-14 L3 Technologies Inc. Power Efficient Distributed Beam Forming Architecture Using Interconnected Processing Nodes
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
US11222847B2 (en) 2016-12-28 2022-01-11 Intel Corporation Enabling long interconnect bridges
KR20180124256A (ko) 2017-05-11 2018-11-21 에스케이하이닉스 주식회사 몰드비아를 갖는 적층 반도체 패키지 및 그의 제조방법
US11498096B2 (en) 2018-11-06 2022-11-15 Siemens Medical Solutions Usa, Inc. Chip-on-array with interposer for a multidimensional transducer array
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
US10818640B1 (en) 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same
KR20210029422A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
US11018113B2 (en) * 2019-10-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory module, semiconductor package including the same, and manufacturing method thereof
WO2023162252A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック アンダーフィル材、半導体パッケージ及び半導体パッケージの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151010B2 (en) 2004-12-01 2006-12-19 Kyocera Wireless Corp. Methods for assembling a stack package for high density integrated circuits
US8089143B2 (en) * 2005-02-10 2012-01-03 Stats Chippac Ltd. Integrated circuit package system using interposer
US7901987B2 (en) 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
US8106520B2 (en) 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US20120319293A1 (en) * 2011-06-17 2012-12-20 Bok Eng Cheah Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
US8816404B2 (en) 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US9263412B2 (en) * 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20140089609A1 (en) 2012-09-26 2014-03-27 Advanced Micro Devices, Inc. Interposer having embedded memory controller circuitry
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US8957525B2 (en) 2012-12-06 2015-02-17 Texas Instruments Incorporated 3D semiconductor interposer for heterogeneous integration of standard memory and split-architecture processor
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9768048B2 (en) 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
US9087765B2 (en) 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter
CN104396005B (zh) * 2013-06-27 2018-05-29 英特尔Ip公司 用于电子系统的高电导率高频通孔
JP6464435B2 (ja) * 2013-09-27 2019-02-06 インテル・コーポレーション 受動素子用のスーパーポーザ基板を備えるダイパッケージ
US9396300B2 (en) * 2014-01-16 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US10026671B2 (en) * 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages

Also Published As

Publication number Publication date
US9613942B2 (en) 2017-04-04
BR112017026386B1 (pt) 2023-02-07
KR20180016384A (ko) 2018-02-14
JP6847863B2 (ja) 2021-03-24
US20160358899A1 (en) 2016-12-08
WO2016200604A1 (en) 2016-12-15
JP2018518057A (ja) 2018-07-05
KR102550873B1 (ko) 2023-07-03
CA2985197A1 (en) 2016-12-15
CA2985197C (en) 2023-09-26
EP3304593A1 (en) 2018-04-11
CN107690700A (zh) 2018-02-13
BR112017026386A2 (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN107690700B (zh) 用于层叠封装结构的中介体
US11817390B2 (en) Microelectronic component having molded regions with through-mold vias
US9093462B2 (en) Electrostatic discharge diode
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
CN107851588B (zh) 包括多个管芯的堆叠式封装(pop)结构
US20230027030A1 (en) First layer interconnect first on carrier approach for emib patch
US11935857B2 (en) Surface finishes with low RBTV for fine and mixed bump pitch architectures
US10651160B2 (en) Low profile integrated package
WO2016123115A1 (en) Package-on-package (pop) structure
US11594491B2 (en) Multi-die interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant