BR112017026386B1 - Estrutura de pacote sobre pacote, método de formação de estrutura de pacote sobre pacote e memória legível por computador - Google Patents

Estrutura de pacote sobre pacote, método de formação de estrutura de pacote sobre pacote e memória legível por computador Download PDF

Info

Publication number
BR112017026386B1
BR112017026386B1 BR112017026386-6A BR112017026386A BR112017026386B1 BR 112017026386 B1 BR112017026386 B1 BR 112017026386B1 BR 112017026386 A BR112017026386 A BR 112017026386A BR 112017026386 B1 BR112017026386 B1 BR 112017026386B1
Authority
BR
Brazil
Prior art keywords
matrix
memory device
mold
copper
pop
Prior art date
Application number
BR112017026386-6A
Other languages
English (en)
Other versions
BR112017026386A2 (pt
Inventor
Jae Sik Lee
Kyu-Pyung Hwang
Hong Bok We
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BR112017026386A2 publication Critical patent/BR112017026386A2/pt
Publication of BR112017026386B1 publication Critical patent/BR112017026386B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

INTERMEDIÁRIO PARA UMA ESTRUTURA DE PACOTE SOBRE PACOTE. Trata-se de uma estrutura de pacote sobre pacote (PoP) que inclui uma primeira matriz, uma segunda matriz e um dispositivo de memória eletricamente acoplado à primeira matriz e à segunda matriz por um intermediário entre a primeira matriz e a segunda matriz. O intermediário inclui vias preenchidas com cobre formadas em um molde.

Description

REFERÊNCIA CRUZADA A PEDIDOS RELACIONADOS
[0001] O presente pedido reivindica prioridade do Pedido de Patente Provisório no US 14/733.201 comumente pertencente, depositado em segunda-feira, 8 de junho de 2015, cujo conteúdo é expressamente incorporado a título de referência em sua totalidade.
CAMPO
[0002] A presente revelação refere-se, em geral, a estruturas de pacote sobre pacote (PoP).
DESCRIÇÃO DE TÉCNICA RELACIONADA
[0003] Os avanços na tecnologia resultaram em dispositivos de computação menores e mais potentes. Por exemplo, existe, atualmente, uma variedade de dispositivos de computação pessoais portáteis, incluindo dispositivos de computação sem fio como telefones sem fio portáteis, assistentes pessoais digitais (PDAs), computadores do tipo tablet e dispositivos de paging que são pequenos, leves e facilmente carregados pelos usuários. Muitos tais dispositivos de computação incluem outros dispositivos que são incorporados ao presente documento. Por exemplo, um telefone sem fio também pode incluir uma câmera fotográfica digital, uma câmera de vídeo digital, um gravador digital e um reprodutor de arquivo de áudio. Também, tais dispositivos de computação podem processar instruções executáveis, incluindo, aplicativos de software, como um aplicativo de navegador web que pode ser usado para acessar a Internet e aplicativos multimídia que utilizam uma câmera de foto ou de vídeo e fornecem funcionalidade de reprodução multimídia.
[0004] Um dispositivo sem fio pode incluir dispositivos de memória (por exemplo, chips de memória) para armazenar dados. Os típicos dispositivos de memória podem ter entre aproximadamente 300 e 400 portas de entrada/saída (I/O). No entanto, os dispositivos de memória de I/O ampla podem ter entre aproximadamente 1.700 e 2.000 portas de I/O. As técnicas de pacote sobre pacote (PoP) podem ser usadas para empacotar dispositivos de memória de I/O ampla (por exemplo, para combinar/empilhar verticalmente um dispositivo de memória de I/O ampla com circuitos lógicos ou matrizes) para aprimorar (por exemplo, aumentar) a densidade de componente em dispositivos de computação sem fio.
[0005] Uma estrutura de PoP pode usar um intermediário como uma interface elétrica que roteia sinais elétricos entre um componente da estrutura de PoP e um outro componente da estrutura de PoP. Por exemplo, um intermediário pode ser usado para rotear sinais elétricos entre uma porta de I/O de um dispositivo de memória de I/O ampla da estrutura de PoP e um circuito lógico associado (por exemplo, matriz) da estrutura de PoP. No entanto, um intermediário convencional para uma estrutura de PoP pode ocupar uma quantidade relativamente grande de área de matriz, aumentando o tamanho do pacote da estrutura de PoP. Por exemplo, um intermediário pode usar esferas de solda relativamente grandes para rotear sinais elétricos das portas de I/O do dispositivo de memória de I/O ampla para outros componentes da estrutura de PoP. As esferas de solda podem aumentar um comprimento interconectado entre o dispositivo de memória de I/O ampla e os outros componentes, que podem degradar a integridade do sinal e a integridade da potência.
SUMÁRIO
[0006] De acordo com uma implantação, uma estrutura de pacote sobre pacote (PoP) que inclui uma primeira matriz, uma segunda matriz e um dispositivo de memória eletricamente acoplado à primeira matriz e à segunda matriz por um intermediário entre a primeira matriz e a segunda matriz. O intermediário inclui vias preenchidas com cobre formadas em um molde.
[0007] De acordo com uma outra implantação, um método para formar uma estrutura de pacote sobre pacote (PoP) inclui acoplar uma primeira matriz e uma segunda matriz a um intermediário de fundo. O método também inclui formar um molde na primeira matriz, na segunda matriz no intermediário de fundo. O método inclui adicionalmente gravar uma ou mais vias no molde. A uma ou mais vias estão localizadas entre a primeira matriz e a segunda matriz. O método também inclui preencher a uma ou mais vias com cobre para formar um intermediário que tem uma ou mais vias preenchidas com cobre.
[0008] De acordo com uma outra implantação, um meio legível por computador não transitório inclui dados para formar uma estrutura de pacote sobre pacote (PoP). Os dados, quando usados pelo equipamento de fabricação, faz com que o equipamento de fabricação se acople a uma primeira matriz e uma segunda matriz em um intermediário de fundo. Os dados, quando usados pelo equipamento de fabricação, adicionalmente, fazem com que o equipamento de fabricação forme um molde na primeira matriz, na segunda matriz e no intermediário de fundo. Os dados, quando usados pelo equipamento de fabricação, também fazem com que o equipamento de fabricação grave uma ou mais vias no molde. A uma ou mais vias estão localizadas entre a primeira matriz e a segunda matriz. Os dados, quando usados pelo equipamento de fabricação, fazem, adicionalmente, com que o equipamento de fabricação preencha a uma ou mais vias com cobre para formar um intermediário que tem uma ou mais vias preenchidas com cobre.
[0009] De acordo com uma outra implantação, uma estrutura de pacote sobre pacote (PoP) inclui meios para realizar uma primeira função lógica, meios para realizar uma segunda função lógica e meios para armazenar dados. Os meios para armazenar dados são para armazenar dados acoplados aos meios para realizar a primeira função lógica e acoplados aos meios para realizar a segunda função lógica. A estrutura de PoP também inclui meios para rotear sinais elétricos entre os meios para armazenar dados e pelo menos um dos meios para realizar a primeira função lógica ou os meios para armazenar a segunda função lógica. Os meios para rotear sinais elétricos são entre os meios para realizar a primeira função lógica e os meios para realizar a segunda função lógica. Os meios para rotear sinais elétricos que incluem vias preenchidas com cobre formadas em um molde.
BREVE DESCRIÇÃO DOS DESENHOS
[0010] A Figura 1 é um diagrama de um aspecto ilustrativo específico de uma estrutura de pacote sobre pacote (PoP) que tem um intermediário formado entre duas matrizes de um pacote;
[0011] A Figura 2A ilustra um estágio específico de formação da estrutura de PoP da Figura 1;
[0012] A Figura 2B ilustra um outro estágio específico da formação da estrutura de PoP da Figura 1;
[0013] A Figura 2C ilustra um outro estágio específico da formação da estrutura de PoP da Figura 1;
[0014] A Figura 2D ilustra um outro estágio específico da formação da estrutura de PoP da Figura 1;
[0015] A Figura 2E ilustra um outro estágio específico da formação da estrutura de PoP da Figura 1;
[0016] A Figura 2F ilustra um outro estágio específico da formação da estrutura de PoP da Figura 1;
[0017] A Figura 2G ilustra um outro estágio específico da formação da estrutura de PoP da Figura 1;
[0018] A Figura 2H ilustra um outro estágio específico da formação da estrutura de PoP da Figura 1;
[0019] A Figura 3 é um fluxograma de um aspecto ilustrativo específico de um método para formar uma estrutura de PoP que tem um intermediário formado entre duas matrizes de um pacote;
[0020] A Figura 4 é um diagrama de bloco de um dispositivo que inclui uma estrutura de PoP que tem um intermediário formado entre duas matrizes de um pacote; e
[0021] A Figura 5 é um diagrama de fluxo de dados de um aspecto ilustrativo específico de um processo de fabricação para fabricar dispositivos eletrônicos que incluem uma estrutura de PoP que tem um intermediário formado entre duas matrizes de um pacote.
DESCRIÇÃO DETALHADA
[0022] As técnicas e os métodos para formar uma estrutura de pacote sobre pacote (PoP) que tem um intermediário formado entre duas matrizes de um pacote são revelados. Por exemplo, as vias podem ser gravadas em um molde (por exemplo, um molde dielétrico) e preenchidas com o uso de galvanoplastia de cobre para formar o intermediário. O intermediário pode ser eletricamente acoplado a um intermediário de fundo da estrutura de PoP, e o intermediário de fundo pode ser eletricamente acoplado a uma primeira matriz e a uma segunda matriz. O intermediário, a primeira matriz e a segunda matriz estão incluídas em um pacote comum da estrutura de PoP. Após o intermediário ser formado e eletricamente acoplado ao intermediário de fundo, um dispositivo de memória (por exemplo, um chip de memória de entrada/saída (I/O) ampla) pode ser fixado ao intermediário. Os sinais elétricos (por exemplo, dados) podem ser roteados entre o dispositivo de memória e as matrizes por meio do intermediário.
[0023] Uma vantagem específica fornecida por pelo menos um dos aspectos revelados é a habilidade de rotear sinais elétricos (por exemplo, dados) entre um chip de memória e matrizes de uma estrutura de pacote sobre pacote (PoP) com o uso de um intermediário formado entre as matrizes. O uso do intermediário formado entre as matrizes para rotear sinais elétricos entre o chip de memória e as matrizes pode diminuir um comprimento interconectado entre o chip de memória e as matrizes em comparação com uma estrutura de PoP convencional que usa esferas de solda (como um intermediário) que ocupa uma quantidade relativamente grande de área de matriz. A diminuição do comprimento interconectado pode reduzir o tamanho do pacote da estrutura de PoP em comparação com uma estrutura de PoP convencional. Adicionalmente, a diminuição do comprimento interconectado pode aprimorar a integridade de sinal e integridade de potência.
[0024] A linguagem que descreve o local de um componente em relação ao local de um outro componente (por exemplo, no topo de, sob, topo, fundo, etc.) se refere à orientação dos componentes nas Figuras. Essa linguagem não deve ser interpretada como limitante. Por exemplo, se uma estrutura for girada, virada, etc., o local de um componente em relação ao local de um outro componente muda.
[0025] Com referência à Figura 1, mostra-se um aspecto ilustrativo específico de uma estrutura de pacote sobre pacote (PoP) 100 que tem um intermediário formado entre duas matrizes de um pacote. A estrutura de PoP 100 inclui um chip de memória 102, uma primeira matriz 104, uma segunda matriz 106 e um molde fotodefinível 108. Em um aspecto específico, o chip de memória 102 é um dispositivo de memória de entrada/saída (I/O) ampla. Por exemplo, o chip de memória 102 pode ter entre aproximadamente 1.700 e 2.000 portas de I/O. O chip de memória 102 pode estar incluído em um “primeiro pacote” da estrutura de PoP 100, e as matrizes 104, 106 podem estar incluídas em um “segundo pacote” da estrutura de PoP 100.
[0026] A primeira matriz 104 pode incluir primeiro conjunto de circuitos (não mostrado) que é configurado para realizar uma primeira função lógica. Por exemplo, primeiros dados do chip de memória 102 podem ser comunicados (por exemplo, como primeiros sinais elétricos) do chip de memória 102 para o primeiro conjunto de circuitos na primeira matriz 104, e o primeiro conjunto de circuitos pode realizar a primeira função lógica nos primeiros dados. Após a primeira função lógica ser realizada nos primeiros dados para produzir primeiros dados modificados, os primeiros dados modificados podem ser comunicados ao chip de memória 102.
[0027] De uma maneira semelhante, a segunda matriz 106 pode incluir segundo conjunto de circuitos (não mostrado) que é configurado para realizar uma segunda função lógica. Por exemplo, segundos dados do chip de memória 102 podem ser comunicados (por exemplo, como segundos sinais elétricos) do chip de memória 102 para o segundo conjunto de circuitos na segunda matriz 106, e o segundo conjunto de circuitos pode realizar a segunda função lógica nos segundos dados. Após a segunda função lógica ser realizada nos segundos dados para produzir segundos dados modificados, os segundos dados modificados podem ser comunicados ao chip de memória 102.
[0028] Conforme descrito em mais detalhes abaixo, a estrutura de PoP 100 utiliza o molde fotodefinível 108 e um intermediário de fundo 114 para se comunicar (por exemplo, transmitir) sinais elétricos entre o chip de memória 102 e pelo menos uma dentre a primeira matriz 104 ou a segunda matriz 106. Um intermediário pode ser formado dentro do molde fotodefinível 108 entre a primeira matriz 104 e a segunda matriz 106. Por exemplo, o molde fotodefinível 108 pode estar incluído no mesmo “pacote” que a primeira matriz 104 e a segunda matriz 106. O intermediário de fundo 114 pode estar localizado sob o molde fotodefinível 108 e as matrizes 104, 106.
[0029] Um preenchimento inferior 110 pode ser usado para conectar o chip de memória 102 ao molde fotodefinível 108. O preenchimento inferior 110 pode incluir um adesivo de epóxi. Por exemplo, o primeiro pacote (por exemplo, o chip de memória 102) pode ser montado no topo do segundo pacote (por exemplo, a primeira matriz 104, a segunda matriz 106 e o molde fotodefinível 108) com o uso do adesivo de epóxi. Adicionalmente, os coxins 170 do chip de memória 102 podem ser eletricamente acoplados aos coxins de topo 172 do molde fotodefinível 108 por microssaliências 174. As microssaliências 174 podem incluir cobre, estanho- prata ou estanho-prata-cobre. Desse modo, os dados podem ser comunicados (por exemplo, como sinais elétricos) entre o chip de memória 102 e o molde fotodefinível 108 pelos coxins 170, 172 e as microssaliências 174. Cada coxim 170 do chip de memória 102 pode ser acoplado a uma porta de I/O do chip de memória 102. Na implantação da Figura 1, o chip de memória 102 é mostrado para incluir quatro coxins 170. Em outras implantações, o chip de memória 102 pode incluir coxins adicionais 170. Por exemplo, se o chip de memória 102 for um dispositivo de memória de I/O ampla, o chip de memória 102 pode incluir entre aproximadamente 1.700 e 2.000 coxins. Cada coxim 170 pode ser acoplado a uma porta de I/O correspondente do dispositivo de memória de I/O ampla.
[0030] O molde fotodefinível 108 pode incluir vias preenchidas com cobre 176 para formar o intermediário. Cada via preenchida com cobre 176 pode ser eletricamente acoplado a um coxim de topo 172 correspondente do molde fotodefinível 108. Na implantação da Figura 1, o molde fotodefinível 108 é mostrado para incluir quatro vias preenchidas com cobre 176. Em outras implantações, o molde fotodefinível 108 pode incluir vias preenchidas com cobre adicionais. Por exemplo, se o chip de memória 102 for um dispositivo de memória de I/O ampla, o molde fotodefinível 108 pode incluir entre aproximadamente 1.700 e 2.000 vias preenchidas com cobre. O molde fotodefinível 108 também pode incluir coxins de fundo ou metalurgia para batentes (UBM) 178 que são eletricamente acoplados às vias preenchidas com cobre correspondentes 176. Na implantação da Figura 1, o molde fotodefinível 108 é mostrado para incluir quatro coxins de fundo 178. Cada coxim de fundo 178 pode ser acoplado a uma via preenchida com cobre correspondente 176 do molde fotodefinível 108. Em outras implantações, o molde fotodefinível 108 pode incluir coxins de fundo adicionais 178. Por exemplo, se o chip de memória 102 for um dispositivo de memória de I/O ampla, o molde fotodefinível 108 pode incluir entre aproximadamente 1.700 e 2.000 coxins de fundo.
[0031] As vias preenchidas com cobre 176 podem estar localizadas dentro do molde fotodefinível 108. O molde fotodefinível 108 pode ser depositado com o uso de laminação ou técnicas de moldagem por compressão. O molde fotodefinível 108 pode incluir um material com uma alta constante dielétrica (por exemplo, um modo “fotodielétrico”) e o molde fotodefinível 108 pode incluir vias preenchidas com cobre 176. Uma camada de barreira/de deposição de partícula inicial 180 pode isolar as vias preenchidas com cobre a partir do molde fotodefinível 108. A camada de barreira/de deposição de partícula inicial 180 pode ser depositada com o uso de técnicas de PVD. Por exemplo, a camada de barreira/de deposição de partícula inicial 180 pode ser depositada nas vias que são foto definidas por meio de litografia no molde fotodefinível 108, e o cobre (das vias preenchidas com cobre 176) pode ser depositado nas vias com o uso de técnicas de galvanoplastia para formar as vias preenchidas com cobre 176. De acordo com uma implantação, o molde fotodefinível 108 pode incluir um molde dielétrico.
[0032] O molde fotodefinível 108 pode ser usado para conectar a primeira matriz 104, a segunda matriz 106 e o molde fotodefinível 108 ao intermediário de fundo 114. O intermediário de fundo 114 pode incluir vias preenchidas com cobre 182 e coxins de topo 184 que são eletricamente acoplados às vias preenchidas com cobre 176. Um subconjunto de coxins de topo 184 do intermediário de fundo 114 pode ser eletricamente acoplado aos coxins de fundo 178 do molde fotodefinível 108 por meio de microssaliências (não mostradas). Na implantação da Figura 1, o intermediário de fundo 114 é mostrado para incluir quatro coxins de topo 184 que são eletricamente acoplados aos quatro coxins de fundo 178 do molde fotodefinível 108.
[0033] O intermediário de fundo 114 pode fornecer uma conexão elétrica entre o molde fotodefinível 108 e as matrizes 104, 106. Por exemplo, um subconjunto de coxins de topo 184 do intermediário de fundo 114 pode ser acoplado aos coxins de fundo 186 da primeira matriz 104 por microssaliências 188, e um subconjunto de coxins de topo 184 do intermediário de fundo 114 pode ser acoplado aos coxins de fundo 190 da segunda matriz 106 por microssaliências 192. Na implantação da Figura 1, oito coxins de topo 184 do intermediário de fundo 114 são mostrados como acoplados a oito coxins de fundo 186 da primeira matriz 104 por oito microssaliências correspondentes 188, e oito coxins de topo 184 do intermediário de fundo 114 são mostrados como acoplados a oito coxins de fundo 190 da segunda matriz 106 por oito microssaliências correspondentes 192. Na implantação da Figura 1, os coxins adicionais (ou menos) 184, 186, 190 e as microssaliências 188, 192 podem estar presentes.
[0034] O intermediário de fundo 114 pode ser montado em um substrato de silício 120, o substrato de silício 120 pode ser montado em um preenchimento inferior 122, e o preenchimento inferior 122 pode ser montado em um substrato de pacote 124. As vias preenchidas com cobre 194 podem ser formadas no substrato de silício 120, os coxins 196 podem ser eletricamente acoplados às vias preenchidas com cobre 194 do substrato de silício 120, e as microssaliências 198 podem acoplar eletricamente os coxins 196 ao substrato de pacote 124.
[0035] A estrutura de PoP 100 da Figura 1 pode possibilitar que os sinais elétricos (por exemplo, que representam dados) sejam girados entre o chip de memória 102 e as matrizes 104, 106 por meio do molde fotodefinível 108 formado entre as matrizes 104, 106. Por exemplo, os sinais elétricos podem ser transmitidos do chip de memória 102 para o molde fotodefinível 108 com o uso de percursos de condutividade (por exemplo, os coxins de fundo 170 do chip de memória 102, as microssaliências 174 e os coxins de topo 172 do molde fotodefinível 108) entre o chip de memória 102 e o molde fotodefinível 108. Os sinais elétricos podem ser roteados através das vias preenchidas com cobre 176 do molde fotodefinível 108 e ao intermediário de fundo 114 por meio dos percursos de condutividade (por exemplo, os coxins de fundo 178 do molde fotodefinível 108, as microssaliências (não mostradas), e os coxins de topo 184 do intermediário de fundo 114) entre o molde fotodefinível 108 e o intermediário de fundo 114. Os sinais elétricos podem ser roteados através das vias preenchidas com cobre 182 do intermediário de fundo 114 e da primeira matriz 104 ou da segunda matriz 116 por meio de percursos de condutividade entre o intermediário de fundo 114 e as matrizes 104, 106.
[0036] O uso do molde fotodefinível 108 formado entre a primeira e a segunda matrizes 104, 106 para rotear sinais elétricos entre o chip de memória 102 e as matrizes 104, 106 pode diminuir um comprimento interconectado entre o chip de memória 102 e as matrizes 104, 106 em comparação com uma estrutura de PoP convencional que usa esferas de solda (como um intermediário) que ocupa uma quantidade relativamente grande de área de matriz. A diminuição do comprimento interconectado pode reduzir o tamanho do pacote da estrutura de PoP 100 em comparação com uma estrutura de PoP convencional. Adicionalmente, a diminuição do comprimento interconectado pode aprimorar a integridade de sinal e integridade de potência.
[0037] Com referência à Figura 2A, mostra-se um estágio específico de formação da estrutura de PoP 100 da Figura 1. No estágio da Figura 2A, a primeira matriz 104 e a segunda matriz 106 são acopladas ao intermediário de fundo 114. Por exemplo, a primeira matriz 104 pode ser fixada ao intermediário de fundo 114, e a segunda matriz 106 pode ser fixada ao intermediário de fundo 114. As matrizes 104, 106 podem ser fixadas ao intermediário de fundo 114 com o uso de um processo de refluxo (por exemplo, um processo térmico).
[0038] Adicionalmente, no estágio da Figura 2A, um lado inferior da pastilha (por exemplo, o substrato de silício 120) pode ser colocado sobre (por exemplo, fixado ao) um transportador temporário 204 com o uso de técnicas de ligação de transportador temporário. Por exemplo, o transportador temporário 204 pode ser fixado à pastilha com o uso de uma cola temporária 202 (ou adesivo). As técnicas da Figura 2A podem ser realizadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0039] Com referência à Figura 2B, um outro estágio específico de formação da estrutura de PoP 100 da Figura 1 é mostrado. No estágio da Figura 2B, o molde fotodefinível 108 (por exemplo, um molde foto “padronizável” ou polímero) é depositado no topo da primeira matriz 104, no topo da segunda matriz 106 e no topo do intermediário de fundo 114. O molde fotodefinível 108 pode ser depositado com o uso de técnicas de deposição por laminação, técnicas de modelagem por compressão ou técnicas de deposição por moldagem. Em uma implantação, o molde fotodefinível 108 pode incluir um molde “fotodielétrico”. As técnicas da Figura 2B podem ser realizadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0040] Com referência à Figura 2C, mostra-se um outro estágio específico de formação da estrutura de PoP 100 da Figura 1. No estágio da Figura 2C, uma pluralidade de vias pode ser gravada através do molde fotodefinível 108. Por exemplo, um fotorresiste (não mostrado) pode ser depositado (por exemplo, padronizada) no topo do molde fotodefinível 108 com o uso de um processo de litografia (por exemplo, uma fotolitografia). Após depositar o fotorresiste, as porções do fotorresiste podem ser “abertas” para padronizar as áreas para um processo de gravação a seco, e as vias podem ser gravadas através do molde fotodefinível 108 durante o processo de gravação a seco. Após as vias serem gravadas através do molde fotodefinível 108, o fotorresiste pode ser removido. As vias podem ser gravadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0041] Com referência à Figura 2D, mostra-se um outro estágio específico de formação da estrutura de PoP 100 da Figura 1. No estágio da Figura 2D, as camadas de partícula inicial e camadas de barreira (por exemplo, a camada de barreira/de deposição de partícula inicial 180) são depositadas nas vias com o uso de um processo de deposição de vapor físico (PVD). As camadas de partícula inicial podem incluir cobre e as camadas de barreira podem incluir tântalo ou nitreto de silício. As técnicas da Figura 2D podem ser realizadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0042] Com referência à Figura 2E, mostra-se um outro estágio específico de formação da estrutura de PoP 100 da Figura 1. No estágio da Figura 2E, uma camada de fotorresiste 206 pode ser depositada (por exemplo, padronizada) no topo da camada de barreira/de deposição de partícula inicial 180 com o uso de um processo de litografia (por exemplo, fotolitografia). As técnicas da Figura 2E podem ser realizadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0043] Com referência à Figura 2F, mostra-se um outro estágio específico de formação da estrutura de PoP 100 da Figura 1. No estágio da Figura 2F, as vias são preenchidas com cobre com o uso de um processo de galvanoplastia de cobre. As técnicas da Figura 2F podem ser realizadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0044] Com referência à Figura 2Q, mostra-se um outro estágio específico de formação da estrutura de PoP 100 da Figura 1. No estágio da Figura 2G, a camada de fotorresiste 206 e as porções da camada de barreira/de deposição de partícula inicial 180 sob a camada de fotorresiste 206 pode ser removida com o uso de um processo de planarização (por exemplo, um processo de planarização químico-mecânico (CMP)). Por exemplo, o lado frontal da pastilha sofre planarização para expor porções do molde fotodefinível 108 que foram anteriormente cobertas pela camada de fotorresiste 206. As técnicas da Figura 2G podem ser realizadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0045] Com referência à Figura 2H, mostra-se um outro estágio específico de formação da estrutura de PoP 100 da Figura 1. No estágio da Figura 2H, o chip de memória 102 é colocado no topo do molde fotodefinível 108 e das matrizes 104, 106 com o uso da ligação por compressão térmica. Por exemplo, os coxins do chip de memória 102 podem ser fixados aos coxins de topo do molde fotodefinível 108 com o uso de um processo de aquecimento térmico (por exemplo, refluxo). Após o processo de aquecimento térmico, o preenchimento inferior 110 pode ser dispensado entre o molde fotodefinível 108 e o chip de memória 102. Em uma implantação específica, o preenchimento inferior 110 pode ser dispensado antes da fixação do chip de memória 102. As técnicas da Figura 2H podem ser realizadas com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0046] Após o chip de memória 102 ser fixado, o transportador temporário 204 pode ser destacado da pastilha com o uso de um processo de liberação de transportador temporário. O processo de liberação de transportador temporário pode ser realizado com o uso do equipamento de fabricação descrito em relação à Figura 5. Após o processo de liberação, a pastilha pode ser depositada no substrato de pacote 124, conforme mostrado na Figura 1.
[0047] Os estágios descritos em relação às Figuras 2A a 2H podem possibilitar a fabricação de uma estrutura em que os sinais elétricos (por exemplo, dados) são girados entre o chip de memória 102 e as matrizes 104, 106 por meio do molde fotodefinível 108 formado entre as matrizes 104, 106. Por exemplo, os sinais elétricos podem ser transmitidos do chip de memória 102 para o molde fotodefinível 108 com o uso de percursos de condutividade (por exemplo, os coxins de fundo do chip de memória 102, as microssaliências e os coxins de topo do molde fotodefinível 108) entre o chip de memória 102 e o molde fotodefinível 108. Os sinais elétricos podem ser roteados através das vias preenchidas com cobre do molde fotodefinível 108 e ao intermediário de fundo 114 por meio dos percursos de condutividade (por exemplo, os coxins de fundo do molde fotodefinível 108, as microssaliências, e os coxins de topo do intermediário de fundo 114) entre o molde fotodefinível 108 e o intermediário de fundo 114. Os sinais elétricos podem ser roteados através das vias preenchidas com cobre do intermediário de fundo 114 e da primeira matriz 104 ou da segunda matriz 116 por meio de percursos de condutividade entre o intermediário de fundo 114 e as matrizes 104, 106.
[0048] O uso do molde fotodefinível 108 formado entre a primeira e a segunda matrizes 104, 106 para rotear sinais elétricos entre o chip de memória 102 e as matrizes 104, 106 pode diminuir um comprimento interconectado entre o chip de memória 102 e as matrizes 104, 106 em comparação com uma estrutura de PoP convencional que usa esferas de solda (como um intermediário) que ocupa uma quantidade relativamente grande de área de matriz. A diminuição do comprimento interconectado pode reduzir o tamanho do pacote da estrutura de PoP 100 em comparação com uma estrutura de PoP convencional. Adicionalmente, a diminuição do comprimento interconectado pode aprimorar a integridade de sinal e integridade de potência.
[0049] Com referência à Figura 3, mostra-se um fluxograma de um método 300 para formar uma estrutura de PoP que tem um intermediário entre duas matrizes de um pacote. O método 300 pode ser realizado com o uso do equipamento de fabricação descrito em relação à Figura 5.
[0050] O método 300 inclui acoplar uma primeira matriz e uma segunda matriz a um intermediário de fundo, em 302. Por exemplo, com referência à Figura 2A, a primeira matriz 104 e a segunda matriz 106 podem ser acopladas ao intermediário de fundo 114. As matrizes 104, 106 podem ser fixadas (por exemplo, eletricamente acopladas) ao intermediário de fundo 114 com o uso de um processo de refluxo (por exemplo, um processo térmico).
[0051] Um molde pode ser formado na primeira matriz, na segunda matriz e no intermediário de fundo, em 304. Por exemplo, com referência à Figura 2B, o molde fotodefinível 108 (por exemplo, um molde foto “padronizável”) pode ser depositado na primeira matriz 104, na segunda matriz 106 e no intermediário de fundo 114. O molde fotodefinível 108 pode ser depositado com o uso de técnicas de deposição por laminação, técnicas de modelagem por compressão ou técnicas de deposição por moldagem. Em uma implantação, o molde fotodefinível 108 pode incluir um molde fotodielétrico.
[0052] Uma ou mais vias podem ser gravadas no molde, em 306. A uma ou mais vias podem estar localizadas entre a primeira matriz e a segunda matriz. Por exemplo, com referência à Figura 2C, uma pluralidade de vias pode ser gravada através do molde fotodefinível 108. Por exemplo, um fotorresiste pode ser depositado (por exemplo, padronizada) no topo do molde fotodefinível 108 com o uso de um processo de litografia (por exemplo, uma fotolitografia). Após depositar o fotorresiste, as porções do fotorresiste podem ser “abertas” para padronizar as áreas para um processo de gravação a seco, e as vias podem ser gravadas através do molde fotodefinível 108 durante o processo de gravação a seco.
[0053] De acordo com uma implantação, o método 300 pode incluir depositar uma camada de barreira/de deposição de partícula inicial na uma ou mais vias. Por exemplo, com referência à Figura 2D, as camadas de partícula inicial e camadas de barreira (por exemplo, a camada de barreira/de deposição de partícula inicial 180) podem ser depositadas nas vias com o uso de um processo de deposição de vapor físico (PVD). As camadas de partícula inicial podem ser compreendidas de cobre, e as camadas de barreira podem ser compreendidas de tântalo ou nitreto de silício.
[0054] A uma ou mais via podem ser preenchidas com cobre para formar um intermediário que tem uma ou mais vias preenchidas com cobre, em 308. Por exemplo, com referência à Figura 2F, as vias podem ser preenchidas com cobre com o uso de um processo de galvanoplastia de cobre. A uma ou mais vias preenchidas com cobre 176 podem ser eletricamente acopladas ao intermediário de fundo 114, e o intermediário de fundo 114 pode ser eletricamente acoplado à primeira matriz 104 e à segunda matriz 106.
[0055] De acordo com uma implantação, o método 300 pode incluir eletricamente acoplar um dispositivo de memória à primeira matriz, à segunda matriz e ao intermediário. O intermediário pode ser configurado para rotear o sinal entre o dispositivo de memória e pelo menos uma dentre a primeira matriz ou a segunda matriz. Por exemplo, com referência à Figura 2H, o chip de memória 102 pode ser acoplado ao molde fotodefinível 108 e às matrizes 104, 106 com uso de ligação por compressão térmica. Por exemplo, os coxins do chip de memória 102 podem ser fixados aos coxins de topo do molde fotodefinível 108 com o uso de um processo de aquecimento térmico. Após o processo de aquecimento térmico, o preenchimento inferior 110 pode ser dispensado entre o molde fotodefinível 108 e o chip de memória 102. Em uma implantação específica, o preenchimento inferior 110 pode ser dispensado antes da fixação do chip de memória 102.
[0056] O método 300 da Figura 3 pode possibilitar que sinais elétricos (por exemplo, dados) sejam roteados entre o chip de memória 102 e as matrizes 104, 106 por meio do molde fotodefinível 108 formado entre as matrizes 104, 106. Por exemplo, os sinais elétricos podem ser transmitidos do chip de memória 102 para o molde fotodefinível 108 com o uso de percursos de condutividade (por exemplo, os coxins de fundo do chip de memória 102, as microssaliências e os coxins de topo do molde fotodefinível 108) entre o chip de memória 102 e o molde fotodefinível 108. Os sinais elétricos podem ser roteados através das vias preenchidas com cobre do molde fotodefinível 108 e ao intermediário de fundo 114 por meio dos percursos de condutividade (por exemplo, os coxins de fundo do molde fotodefinível 108, as microssaliências, e os coxins de topo do intermediário de fundo 114) entre o molde fotodefinível 108 e o intermediário de fundo 114. Os sinais elétricos podem ser roteados através das vias preenchidas com cobre do intermediário de fundo 114 e da primeira matriz 104 ou da segunda matriz 116 por meio de percursos de condutividade entre o intermediário de fundo 114 e as matrizes 104, 106.
[0057] O uso do molde fotodefinível 108 formado entre a primeira e a segunda matrizes 104, 106 para rotear sinais elétricos entre o chip de memória 102 e as matrizes 104, 106 pode diminuir um comprimento interconectado entre o chip de memória 102 e as matrizes 104, 106 em comparação com uma estrutura de PoP convencional que usa esferas de solda (como um intermediário) que ocupa uma quantidade relativamente grande de área de matriz. A diminuição do comprimento interconectado pode reduzir o tamanho do pacote da estrutura de PoP 100 em comparação com uma estrutura de PoP convencional. Adicionalmente, a diminuição do comprimento interconectado pode aprimorar a integridade de sinal e integridade de potência.
[0058] Com referência à Figura 4, um aspecto ilustrativo específico de um dispositivo de comunicação sem fio é retratado e, em geral, designado 400. O dispositivo 400 inclui um processador 410, como um processador de sinal digital, acoplado a uma memória 432.
[0059] O processador 410 pode ser configurado para executar o software (por exemplo, um programa de uma ou mais instruções 468) armazenadas na memória 432. Um dispositivo de memória 490 pode ser acoplado ao processador 410. O dispositivo de memória 490 pode incluir a estrutura de PoP 100 da Figura 1. Por exemplo, a estrutura de PoP 100 pode incluir um intermediário formado entre duas matrizes de um único pacote.
[0060] Uma interface sem fio 440 pode ser acoplada ao processador 410 e a uma antena 442. Um codificador/decodificador (CODEC) 434 também pode ser acoplado ao processador 410. Um alto-falante 436 e um microfone 438 podem ser acoplados a CODEC 434. Um controlador de visor 426 pode ser acoplado ao processador 410 e a um dispositivo de exibição 428. Em um aspecto específico, o processador 410, o controlador de visor 426, a memória 432, o CODEC 434 e o interface sem fio 440 são incluídos em um dispositivo de sistema em pacote ou sistema em um chip 422. Em um aspecto específico, um dispositivo de entrada 430 e uma fonte de alimentação 444 são acoplados ao dispositivo de sistema em chip 422. Além do mais, em um aspecto específico, conforme ilustrado na Figura 4, o dispositivo de exibição 428, o dispositivo de entrada 430, o alto-falante 436, o microfone 438, a antena 442 e a fonte de alimentação 444 são externos ao dispositivo de sistema em chip 422. No entanto, cada um dentre o dispositivo de exibição 428, o dispositivo de entrada 430, o alto-falante 436, o microfone 438, a antena 442 e a fonte de alimentação 444 pode ser acoplado a um ou mais componentes do dispositivo de sistema em chip 422, como uma ou mais interfaces ou controladores.
[0061] Em conjunto com os aspectos descritos, uma estrutura de pacote sobre pacote (PoP) inclui meios para realizar uma primeira função lógica. Por exemplo, os meios para realizar a primeira função lógica incluem a primeira matriz 104 da Figura 1, um ou mais outros dispositivos, ou um ou mais outros módulos.
[0062] A estrutura de PoP também pode incluir meios para realizar uma segunda função lógica. Por exemplo, os meios para realizar a segunda função lógica podem incluir a segunda matriz 106 da Figura 1, um ou mais outros dispositivos, ou um ou mais outros módulos.
[0063] A estrutura de PoP também pode incluir meios para armazenar dados. Os meios para armazenar dados podem ser acoplados aos meios para realizar a primeira função lógica e acoplados aos meios para realizar a segunda função lógica. Por exemplo, os meios para armazenar dados podem incluir o chip de memória 102 (por exemplo, o dispositivo de memória) da Figura 1, um ou mais outros dispositivos, ou um ou mais outros módulos.
[0064] A estrutura de PoP também pode incluir meios para rotear sinais elétricos entre os meios para armazenar dados e pelo menos um dos meios para realizar a primeira função lógica ou os meios para armazenar a segunda função lógica. Os meios para rotear sinais elétricos podem estar entre os meios para realizar a primeira função lógica e os meios para realizar a segunda função lógica. Os meios para rotear sinais elétricos podem incluir vias preenchidas com cobre formadas em um molde. Por exemplo, os meios para rotear sinais elétricos podem incluir o molde fotodefinível 108 da Figura 1.
[0065] Os dispositivos e as funcionalidades reveladas anteriormente podem ser projetados e configurados em arquivos de computador (por exemplo, RTL, GDSII, GERBER, etc.) armazenados em mídia legível por computador. Alguns ou todos os tais arquivos podem ser fornecidos aos manipuladores de fabricação para fabricar dispositivos com base em tais arquivos. Os produtos resultantes incluem pastilhas que são, então, cortadas em matrizes e empacotadas em chips. Os chips são, então, empregados nos dispositivos descritos acima. A Figura 5 retrata um aspecto ilustrativo específico de um processo de fabricação de dispositivo eletrônico 500.
[0066] As informações de dispositivo físicas 502 são recebidas no processo de fabricação 500, como em um computador de pesquisa 506. As informações de dispositivo físicas 502 podem incluir informações de projeto que representam pelo menos uma propriedade física de um dispositivo semicondutor, como uma propriedade física da estrutura de PoP 100 da Figura 1. Por exemplo, as informações de dispositivo físicas 502 podem incluir parâmetros físicos, características de material e informações de estrutura que são inseridas por meio de uma interface de usuário 504 acoplada ao computador de pesquisa 506. O computador de pesquisa 506 inclui um processador 508, como um ou mais núcleos de processamento, acoplado a um meio legível por computador como uma memória 510. A memória 510 pode armazenar instruções legíveis por computador que são executáveis para fazer com que o processador 508 transforme as informações de dispositivo físicas 502 para se adequar a um formato de arquivo e gerar um arquivo de biblioteca 512.
[0067] Em um aspecto específico, o arquivo de biblioteca 512 inclui pelo menos um arquivo de dados incluindo as informações de projeto transformadas. Por exemplo, o arquivo de biblioteca 512 pode incluir uma biblioteca de dispositivos semicondutores, incluindo a estrutura de PoP 100 da Figura 1, fornecida para uso com uma ferramenta de automação de projeto (EDA) 520.
[0068] O arquivo de biblioteca 512 pode ser usado em conjunto com a ferramenta de EDA 520 em um computador de design 514 incluindo um processador 516, como um ou mais núcleos de processamento, acoplados a uma memória 518. A ferramenta de EDA 520 pode ser armazenada como instruções executáveis por processador na memória 518 para possibilitar que um usuário do computador de design 514 para projetar um circuito incluindo a estrutura de PoP 100 da Figura 1, com o uso do arquivo de biblioteca 512. Por exemplo, um usuário do computador de design 514 pode inserir informações de projeto de circuito 522 por meio de uma interface de usuário 524 acoplada ao computador de design 514. As informações de projeto de circuito 522 podem incluir informações de projeto que representam pelo menos uma propriedade física de um dispositivo semicondutor, como a estrutura de PoP 100 da Figura 1. Para ilustrar, a propriedade de projeto de circuito pode incluir identificação de circuitos específicos e relações com outros elementos em um projeto de circuito, informações de posicionamento, informações de tamanho de recurso, informações de interconexão ou outras informações que representam uma propriedade física de um dispositivo eletrônico.
[0069] O computador de design 514 pode ser configurado para transformar as informações de projeto, incluindo as informações de projeto de circuito 522, para se adequar a um formato de arquivo. Para ilustrar, a formação de arquivo pode incluir um formato de arquivo binário de banco de dados que representa formatos geométricos planos, etiquetas de texto e outras informações sobre um leiaute de circuito em um formato hierárquico, como um formato de arquivo de Sistema de Dados Gráficos (GDSII). O computador de design 514 pode ser configurado para gerar um arquivo de dados incluindo as informações de projeto transformadas, como um arquivo de GDSII 526 que inclui informações que descrevem a estrutura de PoP 100 da Figura 1, além dos outros circuitos ou informações. Para ilustrar, o arquivo de dados pode incluir informações que correspondem a um sistema em chip (SOC) ou um componente de intermediário de chip que inclui a estrutura de PoP 100 da Figura 1, e que também inclui circuitos eletrônicos adicionais e componentes no SOC.
[0070] O arquivo de GDSII 526 pode ser recebido em um processo de fabricação 528 para fabricar a estrutura de PoP 100 da Figura 1 de acordo com as informações transformadas no arquivo de GDSII 526. Por exemplo, um processo de fabricação de dispositivo pode incluir fornecer o arquivo de GDSII 526 a um fabricante de máscara 530 para criar uma ou mais máscaras, como máscaras a serem usadas com o processamento de fotolitografia, ilustrado na Figura 5 como uma máscara representativa 532. A máscara 532 pode ser usada durante o processo de fabricação para gerar uma ou mais pastilhas 533, que podem ser testadas e separadas em matrizes, como uma matriz representativa 536. A matriz 536 inclui um circuito incluindo a estrutura de PoP 100 da Figura 1.
[0071] Em um aspecto específico, o processo de fabricação 528 pode ser iniciado ou controlado por um processador 534. O processador 534 pode acessar uma memória 535 que inclui instruções executáveis como instruções legíveis por computador ou instruções legíveis por processador. As instruções executáveis podem incluir uma ou mais instruções que são executáveis por um computador, como o processador 534.
[0072] O processo de fabricação 528 pode ser implantado por um sistema de fabricação que é total ou parcialmente automatizado. Por exemplo, o processo de fabricação 528 pode ser automatizado e pode realizar as etapas de processamento de acordo com uma programação. O sistema de fabricação pode incluir equipamento de fabricação (por exemplo, ferramentas de processamento) para realizar uma ou mais operações para formar um dispositivo eletrônico. Por exemplo, o equipamento de fabricação pode ser configurado para realizar um ou mais dos processos descritos com referência às Figuras 2A a 2H com o uso de processos de fabricação de circuito integrado (por exemplo, gravação a úmido, gravação por vapor químico, gravação a seco, deposição, deposição de vapor químico, planarização, litografia, assamento in-situ ou uma combinação dos mesmos).
[0073] O sistema de fabricação pode ter uma arquitetura distribuída (por exemplo, uma hierarquia). Por exemplo, o sistema de fabricação pode incluir um ou mais processadores, como o processador 534, uma ou mais memórias, como a memória 535, e/ou controladores que são distribuídos de acordo com a arquitetura distribuída. A arquitetura distribuída pode incluir um processador de alto nível que controla ou inicia as operações de um ou mais sistemas de baixo nível. Por exemplo, uma porção de alto nível do processo de fabricação 528 pode incluir um ou mais processadores, como o processador 534, e os sistemas de baixo nível podem incluir, cada um, ou podem ser controlados por um ou mais controladores correspondentes. Um controlador específico de um sistema de baixo nível específico pode receber uma ou mais instruções (por exemplo, comandos) de um sistema de alto nível, pode emitir subcomandos para módulos ou ferramentas de processo subordinados, e pode comunicar os dados de situação de volta para o sistema de alto nível. Cada um dentre o um ou mais sistemas de baixo nível pode ser associado a uma ou mais peças correspondentes de equipamento de fabricação (por exemplo, ferramentas de processamento). Em um aspecto específico, o sistema de fabricação pode incluir múltiplos processadores que são distribuídos no sistema de fabricação. Por exemplo, um controlador de um componente de sistema de baixo nível do sistema de fabricação pode incluir um processador, como o processador 534.
[0074] Alternativamente, o processador 534 pode ser uma parte de um sistema de alto nível, subsistema ou componente do sistema de fabricação. Em um outro aspecto, o processador 534 inclui processamento distribuído em vários níveis e componentes de um sistema de fabricação.
[0075] A matriz 536 pode ser fornecida a um processo de empacotamento 538 em que a matriz 536 é incorporada em um pacote representativo 540. Por exemplo, o pacote 540 pode incluir a única matriz 536 ou múltiplas matrizes, como uma disposição de PoP. O pacote 540 pode ser configurado para se adequar a um ou mais padrões ou especificações, como os padrões do Conselho de Engenharia de Dispositivo Eletrônico Conjunto (JEDEC).
[0076] As informações relacionadas ao pacote 540 podem ser distribuídas aos vários designers de produto, como por meio de uma biblioteca de componente armazenado em um computador 546. O computador 546 pode incluir um processador 548, como um ou mais núcleos de processamento, acoplados a uma memória 550. Uma ferramenta de placa de circuito impresso (PCB) pode ser armazenada como instruções executáveis por processador na memória 550 para processar informações de projeto de PCB 542 recebidas a partir de um usuário do computador 546 por meio de uma interface de usuário 544. As informações de projeto de PCB 542 podem incluir informações de posicionamento físicas de um dispositivo eletrônico empacotado em uma placa de circuito, sendo que o dispositivo eletrônico empacotado que corresponde ao pacote 540 inclui a estrutura de PoP 100 da Figura 1.
[0077] O computador 546 pode ser configurado para transformar as informações de projeto de PCB 542 para gerar um arquivo de dados, como um arquivo de GERBER 552 com dados que incluem informações de posicionamento físicas de um dispositivo eletrônico empacotado em uma placa de circuito, assim como o leiaute de conexões elétricas como traços e vias, em que o dispositivo eletrônico empacotado corresponde ao pacote 540 incluindo a estrutura de PoP 100 da Figura 1. Em outros aspectos, o arquivo de dados gerado pelas informações de projeto de PCB transformadas pode ter um formato além de um formato de GERBER.
[0078] O arquivo de GERBER 552 pode ser recebido em um processo de montagem de placa 554 e usado para criar PCBs, como um PCB representativo 556, fabricado de acordo com as informações de projeto armazenadas no arquivo de GERBER 552. Por exemplo, o arquivo de GERBER 552 pode ser carregado para uma ou mais máquinas para realizar várias etapas de um processo de produção de PCB. A PCB 556 pode ser ocupada com componentes eletrônicos incluindo o pacote 540 para formar uma montagem de circuito impresso (PCA) representativo 558.
[0079] O PCA 558 pode ser recebido em um fabricante de produto 560 e integrado em um ou mais dispositivos eletrônicos, como um primeiro dispositivo eletrônico representativo 562 e um segundo dispositivo eletrônico representativo 564. Como um exemplo não limitante e ilustrativo, o primeiro dispositivo eletrônico representativo 562, o segundo dispositivo eletrônico representativo 564, ou ambos, podem ser selecionados a partir de um decodificador, um reprodutor de música, um reprodutor de vídeo, uma unidade de entretenimento, um dispositivo de navegação, um dispositivo de comunicações, um assistente pessoal digital (PDA), uma unidade de dados de local fixo e um computador, em que a estrutura de PoP 100 da Figura 1, está integrada. Como um outro exemplo não limitante ilustrativo, com referência à Figura 5, um ou mais dos dispositivos eletrônicos 562 e 564 pode ser um dispositivo de comunicação sem fio. Como um outro exemplo não limitante ilustrativo, um ou mais dos dispositivos eletrônicos 562 e 564 também podem ser unidades remotas como telefones móveis, unidades de sistemas de comunicação pessoais portáteis (PCS), unidades de dados portáteis como assistentes de dados pessoais, dispositivos habilitados para sistema de posicionamento global (GPS), dispositivos de navegação, unidades de dados de local fixo como equipamento de leitura de medidor, ou qualquer outro dispositivo que armazena ou recupera dados ou instruções de computador, ou qualquer combinação dos mesmos. Embora a Figura 5 ilustre unidades remotas de acordo com os ensinamentos da revelação, a revelação não se limita a essas unidades ilustradas. Os aspectos da revelação podem ser adequadamente empregados em qualquer dispositivo que inclui conjunto de circuitos integrados ativos incluindo memória e conjunto de circuitos em chip.
[0080] Um dispositivo que inclui a estrutura de PoP 100 da Figura 1, pode ser fabricado, processado e incorporado em um dispositivo eletrônico, conforme descrito no processo de fabricação ilustrativo 500. Um ou mais aspectos dos aspectos revelados em relação às Figuras 1 a 4 podem estar incluídos em vários estágios de processamento, como no arquivo de biblioteca 512, no arquivo de GDSII 526 e no arquivo de GERBER 552, assim como armazenado na memória 510 do computador de pesquisa 506, na memória 518 do computador de design 514, na memória 550 do computador 546, na memória de um ou mais outros computadores ou processadores (não mostrados) usados nos vários estágios, como no processo de montagem de placa 554, e também incorporado no um ou mais outros aspectos físicos como a máscara 532, a matriz 536, o pacote 540, a PCA 558, outros produtos como circuitos de protótipo ou dispositivos (não mostrado), ou qualquer combinação dos mesmos. Embora vários estágios representativos sejam retratados com referência às Figuras 1 a 6, em outros em outros aspectos menos estágios podem ser usados ou estágios adicionais podem estar incluídos. Semelhantemente, o processo 500 da Figura 5 pode ser realizado por uma única entidade ou por uma ou mais entidades que realizam vários estágios do processo de fabricação 500.
[0081] Aqueles versados irão observar adicionalmente que os vários blocos lógicos, configurações, modelos, circuitos e etapas de algoritmo ilustrativos descritos em conjunto com os aspectos revelados no presente documento podem ser implantados como hardware eletrônico, software de computador ou combinações de ambos. Vários componentes, blocos, configurações, módulos, circuitos e etapas ilustrativos foram descritos acima em termos gerais de sua funcionalidade. Se tal funcionalidade for implantada como hardware ou software, depende das restrições de projeto e pedido particular impostas no sistema geral. Os versados na técnica podem implantar a funcionalidade descrita de vários modos para cada aplicação específica, mas tais decisões de implantação não devem ser interpretadas como ocasionando um afastamento do escopo da presente revelação.
[0082] As etapas de um método ou algoritmo descritas em conjunto com os aspectos revelados no presente documento podem ser embutidas diretamente em hardware, em um módulo de software executado por um processador, ou em uma combinação dos dois. Um módulo de software pode residir na memória de acesso aleatório (RAM), memória flash, memória somente de leitura (ROM), memória somente de leitura programável (PROM), memória somente de leitura programável e apagável (EPROM), memória somente de leitura programável e eletricamente apagável (EEPROM), registros, disco rígido, um disco removível, uma memória somente de leitura de disco rígido compacto (CD-ROM) ou qualquer outra forma de meio de armazenamento conhecido na técnica. Um meio de armazenamento não transitório (por exemplo, tangível) exemplificativo é acoplado ao processador de modo que o processador possa ler as informações do meio de armazenamento e escrever as informações no mesmo. Alternativamente, o meio de armazenamento pode ser integral ao processador. O processador e o meio de armazenamento podem residir em um circuito integrado de aplicação específica (ASIC). O ASIC pode residir em um dispositivo de computação ou um terminal de usuário. Alternativamente, o processador e o meio de armazenamento podem residir como componentes discretos em um dispositivo de computação ou terminal de usuário.
[0083] A descrição anterior dos aspectos revelados é fornecida para possibilitar que uma pessoa versada na técnica reproduza ou use os aspectos revelados. Várias modificações nos aspectos serão prontamente evidentes aos versados na técnica, e os princípios definidos no presente documento podem ser aplicados a outros aspectos sem se afastar do escopo da revelação. Assim, a presente revelação não se destina se limitar aos aspectos mostrados no presente documento, mas deve estar de acordo com o mais amplo escopo possível consistente com os princípios e os recursos inovadores conforme definidos pelas reivindicações a seguir.

Claims (26)

1. Estrutura de pacote sobre pacote, PoP (100), caracterizada pelo fato de que compreende: uma primeira matriz (104); uma segunda matriz (106); um molde (108) entre a primeira matriz (104) e a segunda matriz (106), o molde (108) incluindo vias preenchidas com cobre (176) que incluem uma barreira/camada de deposição de sementes (180) e cobre, a barreira/camada de deposição de sementes (180) configurada para isolar o cobre do molde (108); e um dispositivo de memória (102) configurado para acoplar eletricamente à primeira matriz (104) e à segunda matriz (106) pelas vias preenchidas com cobre (176).
2. Estrutura de PoP (100), de acordo com a reivindicação 1, caracterizada pelo fato de que o molde (108) compreende um molde fotodielétrico.
3. Estrutura de PoP (100), de acordo com a reivindicação 1, caracterizada pelo fato de que vias preenchidas com cobre (176) são configuradas para: rotear os primeiros sinais elétricos entre o dispositivo de memória (102) e a primeira matriz (104); e rotear os segundos sinais elétricos entre o dispositivo de memória (102) e a segunda matriz (106).
4. Estrutura de PoP (100), de acordo com a reivindicação 3, caracterizada pelo fato de que compreende adicionalmente um intermediário de fundo (114) configurado para acoplar eletricamente às vias preenchidas com cobre (176), em que os primeiros sinais elétricos são roteados entre o dispositivo de memória (102) e a primeira matriz (104) por meio do intermediário de fundo (114), e em que os segundos sinais elétricos são roteados entre o dispositivo de memória (102) e a segunda matriz (106) por meio do intermediário de fundo (114).
5. Estrutura de PoP (100), de acordo com a reivindicação 1, caracterizada pelo fato de que o dispositivo de memória (102) inclui um dispositivo de memória de entrada/saída, I/O, ampla.
6. Estrutura de PoP (100), de acordo com a reivindicação 5, caracterizada pelo fato de que o dispositivo de memória de I/O ampla inclui entre aproximadamente 1.700 portas de I/O e 2.000 portas de I/O.
7. Estrutura de PoP (100), de acordo com a reivindicação 1, caracterizada pelo fato de que o dispositivo de memória (102) está incluído em um primeiro pacote da estrutura de PoP.
8. Estrutura de PoP (100), de acordo com a reivindicação 1, caracterizada pelo fato de que a primeira matriz, a segunda matriz e as vias preenchidas com cobre estão incluídas em um segundo pacote da estrutura de PoP (100).
9. Estrutura de PoP (100), de acordo com a reivindicação 1, caracterizada pelo fato de que a primeira matriz (104), a segunda matriz (106), o dispositivo de memória (176) e as vias preenchidas com cobre (176) são integrados em um dispositivo sem fio, um dispositivo de comunicações, um assistente pessoal digital (PDA), um dispositivo de navegação, um reprodutor de música, um reprodutor de vídeo, uma unidade de entretenimento, uma unidade de dados de local fixo e um computador.
10. Método (300) para formar uma estrutura de pacote sobre pacote, PoP (100), o método caracterizado pelo fato de que compreende: acoplar (302) uma primeira matriz (104) e uma segunda matriz (106) a um intermediário de fundo (114); formar (304) um molde (108) na primeira matriz (104), na segunda matriz (106) e no intermediário de fundo (114); gravar uma ou mais vias (176) no molde (108), a uma ou mais vias (176) localizadas entre a primeira matriz (104) e a segunda matriz (106); depositar uma barreira/camada de deposição de sementes (180) em uma ou mais vias (176) antes de preencher a uma ou mais vias (176) com cobre; e preencher (308) a uma ou mais vias (176) com cobre para formar um intermediário possuindo uma ou mais vias preenchidas com cobre (176).
11. Método (300), de acordo com a reivindicação 10, caracterizado pelo fato de que o molde (108) compreende um molde fotodielétrico.
12. Método (300), de acordo com a reivindicação 10, caracterizado pelo fato de que a uma ou mais vias preenchidas com cobre (176) são eletricamente acopladas ao intermediário de fundo (114), e em que o intermediário de fundo é eletricamente acoplado à primeira matriz (104) e à segunda matriz (106).
13. Método (300), de acordo com a reivindicação 10, caracterizado pelo fato de que compreende adicionalmente acoplar um dispositivo de memória (102) à primeira matriz (104), à segunda matriz (106) e ao intermediário, o intermediário configurado para rotear os sinais elétricos entre o dispositivo de memória e pelo menos uma dentre a primeira matriz ou a segunda matriz.
14. Método (300), de acordo com a reivindicação 13, caracterizado pelo fato de que a estrutura de PoP (100) compreende o intermediário, a primeira matriz (104), a segunda matriz (106), o intermediário de fundo (114) e o dispositivo de memória (102).
15. Método (300), de acordo com a reivindicação 13, caracterizado pelo fato de que o dispositivo de memória (102) inclui um dispositivo de memória de entrada/saída, I/O, ampla.
16. Método, de acordo com a reivindicação 15, caracterizado pelo fato de que o dispositivo de memória de I/O ampla inclui entre aproximadamente 1.700 portas de I/O e 2.000 portas de I/O.
17. Método (300), de acordo com a reivindicação 13, caracterizado pelo fato de que o dispositivo de memória está incluído em um primeiro pacote da estrutura de PoP (100), e em que a primeira matriz (104), a segunda matriz (106) e o intermediário estão incluídos em um segundo pacote da estrutura de PoP (100).
18. Método (300), de acordo com a reivindicação 10, caracterizado pelo fato de que o acoplamento da primeira matriz (104) e da segunda matriz (106) no intermediário de fundo (114) é realizado usando equipamento de fabricação, em que a formação do molde é realizada usando equipamento de fabricação, em que a gravação da uma ou mais vias (176) é realizada usando equipamento de fabricação, e em que o preenchimento da uma ou mais vias (176) com o cobre é realizado usando equipamento de fabricação.
19. Memória não-transitória legível por computador caracterizada pelo fato de que compreende dados para formar uma estrutura de pacote sobre pacote, PoP (100), os dados, quando usados pelo equipamento de fabricação, fazem com que o equipamento de fabricação: acople (302) uma primeira matriz (104) e uma segunda matriz (106) a um intermediário de fundo (114); forme (304) um molde (108) na primeira matriz (104), na segunda matriz (106) e no intermediário de fundo (114); grave (306) uma ou mais vias (176) no molde (180), a uma ou mais vias (176) localizadas entre a primeira matriz (104) e a segunda matriz (106); deposite uma barreira/camada de deposição de sementes (180) em uma ou mais vias (176) antes de preencher a uma ou mais vias (176) com cobre; e preencha (308) a uma ou mais vias (176) com cobre para formar um intermediário possuindo uma ou mais vias (176) preenchidas com cobre.
20. Memória não-transitória legível por computador, de acordo com a reivindicação 19, caracterizada pelo fato de que o molde (108) compreende um molde fotodielétrico.
21. Memória não-transitória legível por computador, de acordo com a reivindicação 19, caracterizada pelo fato de que a uma ou mais vias preenchidas com cobre (176) são eletricamente acopladas ao intermediário de fundo (114), e em que o intermediário de fundo é eletricamente acoplado à primeira matriz (104) e à segunda matriz (106).
22. Memória não-transitória legível por computador, de acordo com a reivindicação 19, caracterizada pelo fato de que os dados fazem adicionalmente com que o equipamento de fabricação acople um dispositivo de memória (102) à primeira matriz (104), à segunda matriz (106) e ao intermediário, o intermediário configurado para rotear os sinais elétricos entre o dispositivo de memória e pelo menos uma dentre a primeira matriz ou a segunda matriz.
23. Memória não-transitória legível por computador, de acordo com a reivindicação 22, caracterizada pelo fato de que a estrutura de PoP (100) compreende o intermediário, a primeira matriz (104), a segunda matriz (106), o intermediário de fundo (114) e o dispositivo de memória (102).
24. Memória não-transitória legível por computador, de acordo com a reivindicação 22, caracterizada pelo fato de que o dispositivo de memória (102) inclui um dispositivo de memória de entrada/saída, I/O, ampla.
25. Memória não-transitória legível por computador, de acordo com a reivindicação 24, caracterizada pelo fato de que o dispositivo de memória de I/O ampla inclui entre aproximadamente 1.700 portas de I/O e 2.000 portas de I/O.
26. Memória não-transitória legível por computador, de acordo com a reivindicação 22, caracterizada pelo fato de que o dispositivo de memória (102) está incluído em um primeiro pacote da estrutura de PoP (100), e em que a primeira matriz (104), a segunda matriz (106) e o intermediário estão incluídos em um segundo pacote da estrutura de PoP (100).
BR112017026386-6A 2015-06-08 2016-05-24 Estrutura de pacote sobre pacote, método de formação de estrutura de pacote sobre pacote e memória legível por computador BR112017026386B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/733,201 US9613942B2 (en) 2015-06-08 2015-06-08 Interposer for a package-on-package structure
US14/733,201 2015-06-08
PCT/US2016/033948 WO2016200604A1 (en) 2015-06-08 2016-05-24 Interposer for a package-on-package structure

Publications (2)

Publication Number Publication Date
BR112017026386A2 BR112017026386A2 (pt) 2018-08-21
BR112017026386B1 true BR112017026386B1 (pt) 2023-02-07

Family

ID=56119766

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112017026386-6A BR112017026386B1 (pt) 2015-06-08 2016-05-24 Estrutura de pacote sobre pacote, método de formação de estrutura de pacote sobre pacote e memória legível por computador

Country Status (8)

Country Link
US (1) US9613942B2 (pt)
EP (1) EP3304593A1 (pt)
JP (1) JP6847863B2 (pt)
KR (1) KR102550873B1 (pt)
CN (1) CN107690700B (pt)
BR (1) BR112017026386B1 (pt)
CA (1) CA2985197C (pt)
WO (1) WO2016200604A1 (pt)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108353505B (zh) * 2015-11-13 2021-11-30 英特尔公司 包括衬底桥的电子组件
US20170262398A1 (en) * 2016-03-08 2017-09-14 L3 Technologies Inc. Power Efficient Distributed Beam Forming Architecture Using Interconnected Processing Nodes
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
US11222847B2 (en) 2016-12-28 2022-01-11 Intel Corporation Enabling long interconnect bridges
KR20180124256A (ko) 2017-05-11 2018-11-21 에스케이하이닉스 주식회사 몰드비아를 갖는 적층 반도체 패키지 및 그의 제조방법
US11498096B2 (en) 2018-11-06 2022-11-15 Siemens Medical Solutions Usa, Inc. Chip-on-array with interposer for a multidimensional transducer array
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
US10818640B1 (en) 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same
US10971452B2 (en) * 2019-09-06 2021-04-06 SK Hynix Inc. Semiconductor package including electromagnetic interference shielding layer
US11018113B2 (en) * 2019-10-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory module, semiconductor package including the same, and manufacturing method thereof
WO2023162252A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック アンダーフィル材、半導体パッケージ及び半導体パッケージの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151010B2 (en) 2004-12-01 2006-12-19 Kyocera Wireless Corp. Methods for assembling a stack package for high density integrated circuits
US8089143B2 (en) * 2005-02-10 2012-01-03 Stats Chippac Ltd. Integrated circuit package system using interposer
US7901987B2 (en) 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
US8106520B2 (en) 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US20120319293A1 (en) * 2011-06-17 2012-12-20 Bok Eng Cheah Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
US8816404B2 (en) 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US9263412B2 (en) * 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20140089609A1 (en) 2012-09-26 2014-03-27 Advanced Micro Devices, Inc. Interposer having embedded memory controller circuitry
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US8957525B2 (en) 2012-12-06 2015-02-17 Texas Instruments Incorporated 3D semiconductor interposer for heterogeneous integration of standard memory and split-architecture processor
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9087765B2 (en) 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter
US9768048B2 (en) 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
US20160225694A1 (en) * 2013-06-27 2016-08-04 Hans-Joachim Barth High conductivity high frequency via for electronic systems
KR20160036666A (ko) * 2013-09-27 2016-04-04 인텔 코포레이션 수동 부품용 중첩체 기판을 구비한 다이 패키지
US9396300B2 (en) * 2014-01-16 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US10026671B2 (en) * 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages

Also Published As

Publication number Publication date
EP3304593A1 (en) 2018-04-11
JP6847863B2 (ja) 2021-03-24
JP2018518057A (ja) 2018-07-05
CN107690700A (zh) 2018-02-13
CA2985197A1 (en) 2016-12-15
WO2016200604A1 (en) 2016-12-15
CA2985197C (en) 2023-09-26
KR102550873B1 (ko) 2023-07-03
KR20180016384A (ko) 2018-02-14
BR112017026386A2 (pt) 2018-08-21
US9613942B2 (en) 2017-04-04
CN107690700B (zh) 2022-01-11
US20160358899A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
BR112017026386B1 (pt) Estrutura de pacote sobre pacote, método de formação de estrutura de pacote sobre pacote e memória legível por computador
JP5969533B2 (ja) 磁気トンネル接合デバイスおよび製作
US8912012B2 (en) Magnetic tunnel junction device and fabrication
US11694959B2 (en) Multi-die ultrafine pitch patch architecture and method of making
US10347821B2 (en) Electrode structure for resistive memory device
US9159714B2 (en) Package on wide I/O silicon
BR112017017345B1 (pt) Camadas de metal para uma célula de bit de três portas
TW202347661A (zh) 晶粒鋪設技術
US11735531B2 (en) Panel level packaging for multi-die products interconnected with very high density (VHD) interconnect layers
US11676891B2 (en) Method to enable 30 microns pitch EMIB or below
KR20240056662A (ko) 리소그래픽으로 정의된 비아들 내의 스케일러블 임베디드 실리콘 브리지 비아 필러들 및 그 제조 방법들
WO2016123120A1 (en) Three-dimensional integrated circuit stack
Garrou et al. 3d ic integration since 2008
US20140266286A1 (en) Through-substrate via with a fuse structure
TW202101702A (zh) 基板補片重構選項

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B350 Update of information on the portal [chapter 15.35 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 24/05/2016, OBSERVADAS AS CONDICOES LEGAIS