CN208722864U - 多层芯片基板及多功能芯片晶圆 - Google Patents
多层芯片基板及多功能芯片晶圆 Download PDFInfo
- Publication number
- CN208722864U CN208722864U CN201821576664.2U CN201821576664U CN208722864U CN 208722864 U CN208722864 U CN 208722864U CN 201821576664 U CN201821576664 U CN 201821576664U CN 208722864 U CN208722864 U CN 208722864U
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- substrate
- multilayer chiop
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 239000011889 copper foil Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 17
- 238000010276 construction Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000012545 processing Methods 0.000 description 11
- 238000003466 welding Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 10
- 238000011161 development Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开了一种多层芯片基板及多功能芯片晶圆，该多层芯片基板包括基板组件，基板组件包括线路层，线路层上设置有金属柱，金属柱与线路层电互连，金属柱上设置有第一通孔，第一通孔内倒装焊接有埋置在第一有机树脂层内的微凸块芯片和大焊球芯片，大焊球芯片覆盖微凸块芯片的表面，金属柱的高度大于大焊球芯片的高度，在第一有机树脂层上设置金属层，在金属层上设置有至少一层覆盖金属层的第一内层线路层，在第一内层线路层上设置第一阻焊层。实施本实用新型，通过将微凸块芯片和大焊球芯片采用扇出型封装，形成多层芯片基板，提高工艺效率，使其尺寸能够和多功能芯片实现扇出型封装，提高集成度，减小结构模块的尺寸，降低封装成本。
Description
技术领域
本实用新型涉及微电子封装技术领域，尤其涉及一种多层芯片基板及多功能芯片晶圆。
背景技术
随着技术发展对微电子器件的性能、尺寸、成本等方面要求越来越高，尤其是消费类产品(如移动终端等)对产品厚度尺寸等要求更高，所以能够实现更小、更轻便、性能更优以及价格更低的芯片封装方案成为了现在技术研究方向。
扇出型晶圆级封装工艺由于轻薄短小已经成为电子消费品的发展方向，然而，现有的晶圆级封装工艺过程复杂，需要投入的设备和封装材料要求高，导致封装成本高，只适用于高端产品。
目前，为了降低成本，提高芯片普适性，多层芯片封装方法大多采用堆叠芯片扇入型封装方法，通过将多个芯片进行逐层堆叠在基板上，并通过引线实现互连，然后采用传统的塑封胶方式进行固化封装。然而，现有的堆叠芯片扇入型封装方法封装成的芯片结构由于是将多个芯片二维平铺在基板上，模块体积较大，电引线较长，集成度低，无法实现多层芯片扇出型封装结构。
实用新型内容
本实用新型的目的在于克服现有技术的多层芯片封装结构体积大，集成度低，无法实现多层芯片扇出型封装结构的不足，提供一种多层芯片基板及多功能芯片晶圆。
本实用新型的技术方案提供一种多层芯片基板，包括基板组件，所述基板组件包括线路层，所述线路层上设置有金属柱，所述金属柱与所述线路层电互连，所述金属柱上设置有第一通孔，所述第一通孔内倒装焊接有埋置在第一有机树脂层内的微凸块芯片和大焊球芯片，所述大焊球芯片覆盖所述微凸块芯片的表面，所述金属柱的高度大于所述大焊球芯片的高度，在所述第一有机树脂层上设置金属层，在所述金属层上设置有至少一层覆盖所述金属层的第一内层线路层，在所述第一内层线路层上设置第一阻焊层。
进一步的，所述线路层包括第二内层线路层，所述第二内层线路层上设置有穿透所述第二内层线路层的第二通孔，所述第二内层线路层上设置有覆盖所述第二内层线路层的介质层，所述介质层与所述第二通孔对应的位置设置有盲孔，在所述盲孔对应的位置设置有至少一层与所述第二内层线路层电互连的外层线路层，在所述外层线路层上设置有覆盖所述外层线路层的第二阻焊层。
进一步的，所述多层芯片基板包括至少两个所述基板组件，相邻所述基板组件通过可拆分的带有铜箔的承载板连接。
本发明的技术方案提供一种多功能芯片晶圆，包括埋置在第二有机树脂层内的多功能芯片、以及如前所述的多层芯片基板，所述多功能芯片叠加在所述多层芯片基板的所述线路层上，所述多功能芯片通过电互连线与所述多层芯片基板电连接。
进一步的，所述多功能芯片包括专用集成电路芯片或者微机电系统芯片。
进一步的，所述多功能芯片贴装或者倒装焊接在所述线路层上。
进一步的，所述多层芯片基板的所述第一阻焊层上设置有焊球阵列球。
采用上述技术方案后，具有如下有益效果：通过将微凸块芯片和大焊球芯片采用扇出型封装，形成多层芯片基板，提高工艺效率，使其尺寸能够和多功能芯片实现扇出型封装，提高集成度，减小结构模块的尺寸，降低封装成本。并通过线路层使微凸块芯片和大焊球芯片与需要封装的上层的多功能芯片能够屏蔽隔离，避免产生串扰，提高性能。
附图说明
参见附图，本实用新型的公开内容将变得更易理解。应当理解：这些附图仅仅用于说明的目的，而并非意在对本实用新型的保护范围构成限制。图中：
图1是本实用新型一实施例提供的一种多层芯片基板的结构示意图；
图2是本实用新型可选实施例提供的一种多层芯片基板的结构示意图；
图3是本实用新型一实施例提供的一种多功能芯片晶圆的结构示意图；
图4是本实用新型可选实施例提供的一种多功能芯片晶圆的结构示意图。
具体实施方式
下面结合附图来进一步说明本实用新型的具体实施方式。
容易理解，根据本实用新型的技术方案，在不变更本实用新型实质精神下，本领域的一般技术人员可相互替换的多种结构方式以及实现方式。因此，以下具体实施方式以及附图仅是对本实用新型的技术方案的示例性说明，而不应当视为本实用新型的全部或视为对实用新型技术方案的限定或限制。
在本说明书中提到或者可能提到的上、下、左、右、前、后、正面、背面、顶部、底部等方位用语是相对于各附图中所示的构造进行定义的，它们是相对的概念，因此有可能会根据其所处不同位置、不同使用状态而进行相应地变化。所以，也不应当将这些或者其他的方位用语解释为限制性用语。
实施例一
如图1所示，图1是本实用新型一实施例提供的一种多层芯片基板的结构示意图，包括基板组件，所述基板组件包括线路层12，所述线路层上设置有金属柱13，所述金属柱13与所述线路层12电互连，所述金属柱13上设置有第一通孔，所述第一通孔内倒装焊接有埋置在第一有机树脂层16内的微凸块芯片14和大焊球芯片15，所述大焊球芯片15覆盖所述微凸块芯片14的表面，所述金属柱13的高度大于所述大焊球芯片15的高度，在所述第一有机树脂层16上设置金属层，在所述金属层上设置有至少一层覆盖所述金属层的第一内层线路层17，在所述第一内层线路层17上设置第一阻焊层18。
具体的，多层芯片基板采用以下步骤进行封装而成：
步骤S101，线路层制作：在带有可拆分超薄铜箔的承载板上通过曝光、显影、图形电镀以及剥膜等工艺步骤制作线路层12；
步骤S102，金属柱制作：在线路层12对应向外引出区域进行加工超高金属柱(铜柱)13，金属柱13用于上下两层之间互连以及芯片与外界互连；
步骤S103，倒装焊接micro bump芯片和C4bump芯片：倒装焊接微凸块(microbump)芯片14以及大焊球(C4bump)芯片15，要求大焊球回流后高度大于micro bump芯片14倒装焊接后整体高度，并且要求金属柱13的高度大于C4bump芯片15倒装焊接后高度，主要是通过化学镀种子层、贴装超厚干膜、曝光、显影、铜柱电镀以及剥膜闪蚀刻等工艺步骤实现超过C4bump芯片15倒装焊接后高度；
步骤S104，塑封(EMC)：采用塑封设备其进行双面塑封，从而形成能够将microbump芯片14和C4bump芯片15嵌入到第一有机树脂层16内；
步骤S105，EMC减薄：在第一有机树脂层16的塑封一面进行减薄至金属柱13裸露到外面；
步骤S106，RDL制作：在EMC的材料上进行金属化以及第一内层线路层17的制作，并且可以重复在该EMC面上制作多层RDL形成高密度互连结构；
步骤S107，阻焊绿油：在第一内层线路层17层上进行阻焊绿油制作，该层绿油开窗主要为植BGA焊球的绿油开窗；
步骤S108，拆分加工封装：将制作好的panel在承载板11的可拆分铜箔面进行拆分，从而形成两层已经制作好的嵌入有两层芯片基板封装结构。
步骤S109，去除铜箔：采用蚀刻工艺将拆分开的超薄铜箔进行蚀刻掉，从而形成完整嵌入有芯片封装基板结构。
本实施例提供的多层芯片基板，通过将微凸块芯片和大焊球芯片采用扇出型封装，形成多层芯片基板，提高工艺效率，使其尺寸能够和多功能芯片实现扇出型封装，提高集成度，减小结构模块的尺寸，降低封装成本。并通过线路层使微凸块芯片和大焊球芯片与需要封装的上层的多功能芯片能够屏蔽隔离，避免产生串扰，提高性能。
可选地，所述线路层12包括第二内层线路层121，所述第二内层线路层121上设置有穿透所述第二内层线路层121的第二通孔122，所述第二内层线路层121上设置有覆盖所述第二内层线路层121的介质层123，所述介质层123与所述第二通孔122对应的位置设置有盲孔124，在所述盲孔124对应的位置设置有至少一层与所述第二内层线路层121电互连的外层线路层125，在所述外层线路层125上设置有覆盖所述外层线路层125的第二阻焊层126。
具体的，线路层12采用以下步骤进行封装而成：
步骤S201，RDL制作：在带有可拆分超薄铜箔的承载板上通过曝光、显影、图形电镀以及剥膜等工艺步骤制作第二内层线路层121图形，该图形能够满足最上层芯片倒装或绑定组装等方式要求。支撑整个系统上层芯片组装要求，并且在芯板两侧对应相同的图形形式，从而可以按照同时双面工艺开展封装工艺；
步骤S202，介质层层压：在第二内层线路层121图形上面通过高温压机或真空压机等设备进行层压介质层123，从而将制作好的第二内层线路层121嵌入到介质层123内；
步骤S203，互连盲孔制作：在对应互连焊盘位置进行激光钻互连盲孔124，从而将第二内层线路层121和上层线路形成互连；
步骤S204，外层线路制作：通过化学镀铜、压膜、曝光、显影、图形&填孔电镀、剥膜、闪蚀等方式制作外层线路层125。同时也可以重复步骤S202-S204制作多层RDL，然后制作多层互连的再分布层；
步骤S205，阻焊绿油制作：在外层线路层125的线路层上的制作第二阻焊层126，用于倒装焊接芯片的阻焊所需，并且在绿油开窗中对应芯片bump的大小，形成线路层12。
本实施例提供的多层芯片基板，通过在第二内层线路层上设置介质层和外层线路层，并在外层线路层上设置有覆盖外层线路层的第二阻焊层，进一步提高工艺效率，提高集成度，减小结构模块的尺寸，降低成本。
实施例二
如图2所示，图2是本发明可选实施例提供的一种多层芯片基板的结构示意图，包括两个所述基板组件，相邻所述基板组件通过可拆分的带有铜箔的承载板11连接，每个所述基板组件包括线路层12，所述线路层上设置有金属柱13，所述金属柱13与所述线路层12电互连，所述金属柱13上设置有第一通孔，所述第一通孔内倒装焊接有埋置在第一有机树脂层16内的微凸块芯片14和大焊球芯片15，所述大焊球芯片15覆盖所述微凸块芯片14的表面，所述金属柱13的高度大于所述大焊球芯片15的高度，在所述第一有机树脂层16上设置金属层，在所述金属层上设置有至少一层覆盖所述金属层的第一内层线路层17，在所述第一内层线路层17上设置第一阻焊层18。
具体的，多层芯片基板采用以下步骤封装而成：
步骤S301，线路层制作：在两面带有可拆分超薄铜箔的承载板11上通过曝光、显影、图形电镀以及剥膜等工艺步骤制作线路层12；
步骤S302，金属柱制作：在线路层12对应向外引出区域进行加工超高金属柱(铜柱)13，金属柱13用于上下两层之间互连以及芯片与外界互连；
步骤S303，倒装焊接micro bump芯片和C4bump芯片：倒装焊接micro bump芯片14以及C4bump芯片15，要求大焊球回流后高度大于micro bump芯片14倒装焊接后整体高度，并且要求金属柱13的高度大于C4bump芯片15倒装焊接后高度，主要是通过化学镀种子层、贴装超厚干膜、曝光、显影、铜柱电镀以及剥膜闪蚀刻等工艺步骤实现超过C4bump芯片15倒装焊接后高度；
步骤S304，塑封(EMC)：采用塑封设备其进行双面塑封，从而形成能够将microbump芯片14和C4bump芯片15嵌入到第一有机树脂层16内；
步骤S305，EMC减薄：在第一有机树脂层16的塑封一面进行减薄至金属柱13裸露到外面；
步骤S306，RDL制作：在EMC的材料上进行金属化以及第一内层线路层17的制作，并且可以重复在该EMC面上制作多层RDL形成高密度互连结构；
步骤S307，阻焊绿油：在第一内层线路层17层上进行阻焊绿油制作，该层绿油开窗主要为植BGA焊球的绿油开窗。
当本实施例的多层芯片基板需要与多功能芯片进行封装时，还需将多层芯片基板采用以下步骤进行封装加工：
步骤S308，两面拆分加工封装：将制作好的panel在承载板11的可拆分铜箔面进行拆分，从而形成两层已经制作好的嵌入有两层芯片基板封装结构。
步骤S309，去除铜箔：采用蚀刻工艺将拆分开的超薄铜箔进行蚀刻掉，从而形成完整嵌入有芯片封装基板结构。
本实施例提供的多层芯片基板，通过同时在承载板的双面将微凸块芯片和大焊球芯片采用扇出型封装，形成多层芯片基板，提高工艺效率，使其尺寸能够和多功能芯片实现扇出型封装，提高集成度，减小结构模块的尺寸，降低封装成本。并通过线路层使微凸块芯片和大焊球芯片与需要封装的上层的多功能芯片能够屏蔽隔离，避免产生串扰，提高性能。
可选地，所述线路层12包括第二内层线路层121，所述第二内层线路层121上设置有穿透所述第二内层线路层121的第二通孔122，所述第二内层线路层121上设置有覆盖所述第二内层线路层121的介质层123，所述介质层123与所述第二通孔122对应的位置设置有盲孔124，在所述盲孔124对应的位置设置有至少一层与所述第二内层线路层121电互连的外层线路层125，在所述外层线路层125上设置有覆盖所述外层线路层125的第二阻焊层126。
具体的，线路层12采用以下步骤进行封装而成：
步骤S401，RDL制作：在两面带有可拆分超薄铜箔的承载板11上通过曝光、显影、图形电镀以及剥膜等工艺步骤制作第二内层线路层121图形，该图形能够满足最上层芯片倒装或绑定组装等方式要求。支撑整个系统上层芯片组装要求，并且在芯板两侧对应相同的图形形式，从而可以按照同时双面工艺开展封装工艺；
步骤S402，介质层层压：在第二内层线路层121图形上面通过高温压机或真空压机等设备进行层压介质层123，从而将制作好的第二内层线路层121嵌入到介质层123内；
步骤S403，互连盲孔制作：在对应互连焊盘位置进行激光钻互连盲孔124，从而将第二内层线路层121和上层线路形成互连；
步骤S404，外层线路制作：通过化学镀铜、压膜、曝光、显影、图形&填孔电镀、剥膜、闪蚀等方式制作外层线路层125。同时也可以重复步骤S402-S404制作多层RDL，然后制作多层互连的再分布层；
步骤S405，阻焊绿油制作：在外层线路层125的线路层上的制作第二阻焊层126，用于倒装焊接芯片的阻焊所需，并且在绿油开窗中对应芯片bump的大小，形成线路层12。
本实施例提供的多层芯片基板，通过在第二内层线路层上设置介质层和外层线路层，并在外层线路层上设置有覆盖外层线路层的第二阻焊层，进一步提高工艺效率，提高集成度，减小结构模块的尺寸，降低成本。
实施例三
如图3所示，图3是本发明一实施例提供的一种多功能芯片晶圆的结构示意图，包括埋置在第二有机树脂层22内的多功能芯片20、以及如前所述的多层芯片基板19，所述多功能芯片20叠加在所述多层芯片基板19的所述线路层12上，所述多功能芯片20通过电互连线21与所述多层芯片基板19电连接。
具体的，多功能芯片晶圆采用以下步骤封装而成：
步骤S501，贴装多功能芯片：以多层芯片基板19为基板进行贴装或者倒装焊接多功能芯片20，如集成电路芯片、微机电系统芯片等，具体可以为正装时候贴片胶的方式实现多功能芯片20贴装或者直接通过倒装焊接方式实现焊接；
步骤S502，互连线制作：当多功能芯片20采用正装贴片方式进行贴装时，通过绑定电互连线21，使多功能芯片20与多层芯片基板19的线路层12电互连。当多功能芯片20采用倒装焊接方式进行贴装时，通过底部填充胶(underfill)，使多功能芯片20与多层芯片基板19的线路层12电互连。
步骤S503，塑封(EMC)：采用塑封设备其进行塑封，从而形成能够将多功能芯片20嵌入到第二有机树脂层22内，得到多功能芯片圆片。
需要说明的是，多功能芯片20可以为一个或者多个，多个多功能芯片20分别采用步骤S501-S503进行封装，只需在相邻的多功能芯片20之间制作线路层，使相邻的多功能芯片20之间互连。当多个多功能芯片20的尺寸比较小时，也可以将其中的两个或者两个以上的多功能芯片20并列叠加在多层芯片基板19的线路层12上，然后执行步骤S502-S503。
本实施例提供的多功能芯片晶圆，通过将多功能芯片叠加在多层芯片基板的线路层上，并进行封装，实现多功能芯片与多层芯片基板的扇出型封装，提高工艺效率，提高集成度，减小结构模块的尺寸，降低封装成本。并通过线路层使微凸块芯片和大焊球芯片与多功能芯片能够屏蔽隔离，避免产生串扰，提高性能。
实施例四
如图4所示，图4是本发明可选实施例提供的一种多功能芯片晶圆的结构示意图，包括埋置在第二有机树脂层22内的多功能芯片20、以及如前所述的多层芯片基板19，所述多功能芯片20叠加在所述多层芯片基板19的所述线路层12上，所述多功能芯片20通过电互连线21与所述多层芯片基板19电连接，所述多层芯片基板19的所述第一阻焊层18上设置有焊球阵列球23。
具体的，在对应的BGA焊球焊盘的位置进行植球，从而完成其与外界直接的连接端口，并进行切单分选完成整个封装。
本实施例提供的多功能芯片晶圆，通过将多功能芯片叠加在多层芯片基板的线路层上，并进行封装，实现多功能芯片与多层芯片基板的扇出型封装，提高工艺效率，提高集成度，减小结构模块的尺寸，降低封装成本。并通过线路层使微凸块芯片和大焊球芯片与多功能芯片能够屏蔽隔离，避免产生串扰，提高性能。同时，通过从多层芯片基板的第一阻焊层的背面直接制作BGA球，引出到外界，从而可以保证多功能芯片的高速信号的传输。
以上所述的仅是本实用新型的原理和较佳的实施例。应当指出，对于本领域的普通技术人员来说，在本实用新型原理的基础上，还可以做出若干其它变型，也应视为本实用新型的保护范围。
Claims (7)
1.一种多层芯片基板，其特征在于，包括基板组件，所述基板组件包括线路层，所述线路层上设置有金属柱，所述金属柱与所述线路层电互连，所述金属柱上设置有第一通孔，所述第一通孔内倒装焊接有埋置在第一有机树脂层内的微凸块芯片和大焊球芯片，所述大焊球芯片覆盖所述微凸块芯片的表面，所述金属柱的高度大于所述大焊球芯片的高度，在所述第一有机树脂层上设置金属层，在所述金属层上设置有至少一层覆盖所述金属层的第一内层线路层，在所述第一内层线路层上设置第一阻焊层。
2.如权利要求1所述的多层芯片基板，其特征在于，所述线路层包括第二内层线路层，所述第二内层线路层上设置有穿透所述第二内层线路层的第二通孔，所述第二内层线路层上设置有覆盖所述第二内层线路层的介质层，所述介质层与所述第二通孔对应的位置设置有盲孔，在所述盲孔对应的位置设置有至少一层与所述第二内层线路层电互连的外层线路层，在所述外层线路层上设置有覆盖所述外层线路层的第二阻焊层。
3.如权利要求1或2所述的多层芯片基板，其特征在于，所述多层芯片基板包括至少两个所述基板组件，相邻所述基板组件通过可拆分的带有铜箔的承载板连接。
4.一种多功能芯片晶圆，其特征在于，包括埋置在第二有机树脂层内的多功能芯片、以及如权利要求1-3任一项所述的多层芯片基板，所述多功能芯片叠加在所述多层芯片基板的所述线路层上，所述多功能芯片通过电互连线与所述多层芯片基板电连接。
5.如权利要求4所述的多功能芯片晶圆，其特征在于，所述多功能芯片包括专用集成电路芯片或者微机电系统芯片。
6.如权利要求4或5所述的多功能芯片晶圆，其特征在于，所述多功能芯片贴装或者倒装焊接在所述线路层上。
7.如权利要求6所述的多功能芯片晶圆，其特征在于，所述多层芯片基板的所述第一阻焊层上设置有焊球阵列球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821576664.2U CN208722864U (zh) | 2018-09-27 | 2018-09-27 | 多层芯片基板及多功能芯片晶圆 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821576664.2U CN208722864U (zh) | 2018-09-27 | 2018-09-27 | 多层芯片基板及多功能芯片晶圆 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208722864U true CN208722864U (zh) | 2019-04-09 |
Family
ID=65982886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821576664.2U Expired - Fee Related CN208722864U (zh) | 2018-09-27 | 2018-09-27 | 多层芯片基板及多功能芯片晶圆 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208722864U (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444535A (zh) * | 2019-07-29 | 2019-11-12 | 上海先方半导体有限公司 | 一种扇出形多芯片封装结构及其制备方法 |
| CN110544704A (zh) * | 2019-09-25 | 2019-12-06 | 京东方科技集团股份有限公司 | 驱动基板及制作方法、微led绑定方法 |
| CN110579516A (zh) * | 2019-09-02 | 2019-12-17 | 青岛歌尔智能传感器有限公司 | 二氧化氮气体检测器件及其制作方法、以及电子产品 |
| CN111933591A (zh) * | 2020-09-22 | 2020-11-13 | 甬矽电子(宁波)股份有限公司 | 扇出型电磁屏蔽封装结构和封装方法 |
| CN112640098A (zh) * | 2020-01-14 | 2021-04-09 | 深圳市大疆创新科技有限公司 | 一种芯片封装结构及封装方法 |
| WO2024113668A1 (en) * | 2022-11-30 | 2024-06-06 | Compass Technology Company Limited | Embedded die package |
-
2018
- 2018-09-27 CN CN201821576664.2U patent/CN208722864U/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444535A (zh) * | 2019-07-29 | 2019-11-12 | 上海先方半导体有限公司 | 一种扇出形多芯片封装结构及其制备方法 |
| CN110579516A (zh) * | 2019-09-02 | 2019-12-17 | 青岛歌尔智能传感器有限公司 | 二氧化氮气体检测器件及其制作方法、以及电子产品 |
| CN110544704A (zh) * | 2019-09-25 | 2019-12-06 | 京东方科技集团股份有限公司 | 驱动基板及制作方法、微led绑定方法 |
| CN110544704B (zh) * | 2019-09-25 | 2022-04-08 | 京东方科技集团股份有限公司 | 驱动基板及制作方法、微led绑定方法 |
| US11894353B2 (en) | 2019-09-25 | 2024-02-06 | Boe Technology Group Co., Ltd. | Driving substrate and manufacturing method thereof, and micro LED bonding method |
| CN112640098A (zh) * | 2020-01-14 | 2021-04-09 | 深圳市大疆创新科技有限公司 | 一种芯片封装结构及封装方法 |
| CN111933591A (zh) * | 2020-09-22 | 2020-11-13 | 甬矽电子(宁波)股份有限公司 | 扇出型电磁屏蔽封装结构和封装方法 |
| CN111933591B (zh) * | 2020-09-22 | 2021-01-01 | 甬矽电子(宁波)股份有限公司 | 扇出型电磁屏蔽封装结构和封装方法 |
| WO2024113668A1 (en) * | 2022-11-30 | 2024-06-06 | Compass Technology Company Limited | Embedded die package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208722864U (zh) | 多层芯片基板及多功能芯片晶圆 | |
| CN101877348B (zh) | 用于堆叠的管芯嵌入式芯片堆积的系统和方法 | |
| TWI753589B (zh) | 微電子裝置總成及封裝、以及相關方法及系統 | |
| CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
| US7034386B2 (en) | Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same | |
| CN103688353B (zh) | 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法 | |
| US9190401B2 (en) | Stacked semiconductor packages | |
| TWI355061B (en) | Stacked-type chip package structure and fabricatio | |
| CN109300863A (zh) | 半导体封装结构以及半导体封装方法 | |
| CN107408547A (zh) | 扇出型系统级封装件及其形成方法 | |
| TW201225762A (en) | Package substrate having an embedded via hole medium layer and method of forming same | |
| CN102263084A (zh) | 半导体芯片及具有堆叠芯片结构的半导体封装 | |
| KR20130091624A (ko) | 반도체 장치 및 그 제조방법 | |
| TW200839971A (en) | Chip package module | |
| CN109300882A (zh) | 堆叠嵌入式封装结构及其制作方法 | |
| CN104685624B (zh) | 重组晶圆级微电子封装 | |
| TW200411891A (en) | High density multi-chip module structure and manufacturing method thereof | |
| US12040279B2 (en) | Through-core via | |
| CN104332455B (zh) | 一种基于硅通孔的片上半导体器件结构及其制备方法 | |
| CN103227164A (zh) | 半导体封装构造及其制造方法 | |
| CN208655635U (zh) | 堆叠嵌入式封装结构 | |
| CN209374446U (zh) | 多芯片堆叠封装体 | |
| CN110957306A (zh) | 多层芯片基板及封装方法、多功能芯片封装方法及晶圆 | |
| CN210692485U (zh) | 天线封装结构 | |
| CN210692529U (zh) | 天线封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190409 |