CN111933591A - 扇出型电磁屏蔽封装结构和封装方法 - Google Patents

扇出型电磁屏蔽封装结构和封装方法 Download PDF

Info

Publication number
CN111933591A
CN111933591A CN202010998358.3A CN202010998358A CN111933591A CN 111933591 A CN111933591 A CN 111933591A CN 202010998358 A CN202010998358 A CN 202010998358A CN 111933591 A CN111933591 A CN 111933591A
Authority
CN
China
Prior art keywords
layer
dielectric layer
chip
redistribution layer
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010998358.3A
Other languages
English (en)
Other versions
CN111933591B (zh
Inventor
何正鸿
钟磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010998358.3A priority Critical patent/CN111933591B/zh
Publication of CN111933591A publication Critical patent/CN111933591A/zh
Application granted granted Critical
Publication of CN111933591B publication Critical patent/CN111933591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开的一种扇出型电磁屏蔽封装结构和封装方法，涉及半导体技术领域。该扇出型电磁屏蔽封装结构包括芯片和包覆芯片的塑封体，芯片的第一表面设置第一重布线层和第一介电层，第一重布线层与引脚电连接，芯片的第二表面设置第二重布线层和第二介电层；第二重布线层与第一重布线层电连接。第一重布线层上设置接地端，第二重布线层上设置植球焊盘，第一介电层的外表面以及第二介电层的外周面设置屏蔽层，屏蔽层与接地端电连接。该封装结构在芯片的两面设置重布线层，集成度更高；在第一重布线层上设置接地端，接地端与屏蔽层连接，电磁屏蔽效果好。

Description

扇出型电磁屏蔽封装结构和封装方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种扇出型电磁屏蔽封装结构和封装方法。
背景技术
随着电子产品运用于通信领域高频信号，故需求电子产品具备电磁屏蔽结构，防止发生各种芯片和元器件互相产生的电磁干扰现象。现有扇出型封装结构中，大多只能实现单面RDL（Redistribution Layer，重布线层）布线，导致其产品功能低，集成度低。
发明内容
本发明的目的包括，例如，提供了一种扇出型电磁屏蔽封装结构和封装方法，其能够提高产品集成度，实现产品更多功能，且具有良好的抗电磁干扰特点。
本发明的实施例可以这样实现：
第一方面，本发明实施例提供一种扇出型电磁屏蔽封装结构，包括：
芯片，所述芯片包括相对设置的第一表面和第二表面，所述第一表面设有引脚；
包覆所述芯片的塑封体，所述引脚露出所述塑封体；
所述芯片的第一表面设置第一重布线层和第一介电层，所述第一重布线层与所述引脚电连接，所述第一介电层用于保护所述第一重布线层；所述芯片的第二表面设置第二重布线层和第二介电层，所述第二介电层用于保护所述第二重布线层；所述第二重布线层与所述第一重布线层电连接，所述第一介电层和所述第二介电层分别设于所述塑封体的两侧；
所述第一重布线层上设置接地端，所述第二重布线层上设置植球焊盘，所述第一介电层的外表面以及所述第二介电层的外周面设置屏蔽层，所述屏蔽层与所述接地端电连接。
在可选的实施方式中，所述第二重布线层与所述第一重布线层之间设有导电柱，所述导电柱的一端与所述第一重布线层电连接，另一端与所述第二重布线层电连接；所述导电柱穿过所述塑封体。
在可选的实施方式中，所述塑封体上靠近第二表面的一侧设有焊垫，所述导电柱远离所述第一重布线层的一端与所述焊垫连接，所述第二重布线层与所述焊垫连接。
在可选的实施方式中，所述引脚上延伸出引线，所述引线上设有凸块，所述第一重布线层与所述凸块电连接。
在可选的实施方式中，所述屏蔽层采用金属涂层或屏蔽膜。
第二方面，本发明实施例提供一种封装方法，包括：
贴装芯片；其中，所述芯片包括相对设置的第一表面和第二表面，所述第一表面设有引脚，贴装所述芯片后，所述引脚朝上；
塑封所述芯片，以形成塑封体，且所述引脚露出所述塑封体；
在所述芯片的第一表面设置第一重布线层和第一介电层，所述第一重布线层与所述引脚连接，所述第一介电层用于保护所述第一重布线层；
在所述芯片的第二表面设置第二重布线层和第二介电层，所述第二介电层用于保护所述第二重布线层；所述第二重布线层与所述第一重布线层电连接，所述第一介电层和所述第二介电层分别设于所述塑封体的两侧；
在所述第一重布线层上设置接地端；
在所述第二重布线层上设置植球焊盘；
在所述第一介电层的外表面以及所述第二介电层的外周面设置屏蔽层，以使所述屏蔽层与所述接地端电连接。
在可选的实施方式中，在所述第一表面设置第一重布线层的步骤中：
从所述引脚延伸出引线；
在所述引线上设置凸块；
在所述凸块远离所述引脚的一侧设置所述第一重布线层，并使所述第一重布线层与所述凸块电连接。
在可选的实施方式中，在所述第二表面设置第二重布线层的步骤中：
在所述塑封体远离所述第一表面的一侧开设连接孔，所述连接孔从所述塑封体表面延伸至所述第一重布线层；
在所述连接孔内填充导电件，以形成导电柱；
所述导电柱远离所述第一重布线层的一端设置焊垫；
在所述焊垫远离所述导电柱的一侧设置所述第二重布线层，并使所述第二重布线层与所述焊垫电连接。
在可选的实施方式中，贴装芯片的步骤中：
提供第一载具，将所述芯片的第二表面贴装于所述第一载具上；
在所述第一重布线层上设置接地端的步骤之后：
去除所述第一载具；
在所述第二重布线层上设置植球焊盘的步骤后：
在所述植球焊盘上设置金属球。
在可选的实施方式中，在所述第一介电层的外表面以及所述第二介电层的外周面设置屏蔽层的步骤中：
提供第二载具，将所述金属球置于所述第二载具上；
切割所述第一介电层、所述塑封体和所述第二介电层，分离成单颗产品；
对所述第二载具上的所述单颗产品进行金属溅射，形成与所述接地端连接的所述屏蔽层；所述第二载具用于防止金属溅射至所述金属球上。
本发明实施例的有益效果包括，例如：
本发明实施例提供的扇出型电磁屏蔽封装结构，在芯片的第一表面设置第一重布线层，在芯片的第二表面设置第二重布线层，且第一重布线层和第二重布线层电连接，实现双面布线，有利于增加输出引脚，提高产品集成度，实现功能多样化，结构更加紧凑，并且具有良好的电磁屏蔽效果，抗电磁干扰能力强。
本发明实施例提供的封装方法，先对芯片进行塑封，再分别在第一表面和第二表面设置第一重布线层和第二重布线层，并使第一重布线层和第二重布线层电连接，提高封装产品的集成度和功能多样化。最后在第一介电层和第二介电层上设置屏蔽层，使屏蔽层与接地端连接，实现良好的抗电磁干扰能力。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的扇出型电磁屏蔽封装结构示意图；
图2为本发明实施例提供的封装方法中贴装芯片的示意图；
图3为本发明实施例提供的封装方法中形成塑封体的示意图；
图4为本发明实施例提供的封装方法中设置第一重布线层的示意图；
图5为本发明实施例提供的封装方法中形成导电柱的示意图；
图6为本发明实施例提供的封装方法中设置第二重布线层的示意图；
图7为本发明实施例提供的封装方法中设置金属球的示意图；
图8为本发明实施例提供的封装方法中贴装封装半成品至第二载具的示意图；
图9为本发明实施例提供的封装方法中切割分离成单颗产品的示意图；
图10为本发明实施例提供的封装方法中设置屏蔽层的示意图。
图标：101-第一载具；102-紫外光胶层；103-第二载具；110-芯片；111-第一表面；112-第二表面；113-引脚；115-塑封体；120-第一重布线层；121-引线；123-凸块；125-接地端；127-第一介电层；131-连接孔；133-导电柱；140-第二重布线层；141-焊垫；143-植球焊盘；145-第二介电层；147-金属球；150-切割通道；151-屏蔽层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
请参考图1，本实施例提供了一种扇出型电磁屏蔽封装结构，包括芯片110和用于封装芯片110的塑封体115。其中，芯片110包括相对设置的第一表面111和第二表面112，芯片110的第一表面111设有引脚113；在芯片110外形成塑封体115后，引脚113露出塑封体115，以便于芯片110通过引脚113与其它线路实现电连接。可选地，塑封体115用于对芯片110起保护作用，同时起到对封装结构的支撑作用。
本实施例中，芯片110的第一表面111设置第一重布线层120和第一介电层127，第一重布线层120与引脚113电连接，第一介电层127用于保护第一重布线层120。芯片110的第二表面112设置第二重布线层140和第二介电层145，第二介电层145用于保护第二重布线层140。并且，第二重布线层140与第一重布线层120电连接，第一介电层127和第二介电层145分别设于塑封体115的两侧。可以理解，塑封体115在本实施例中是设于芯片110的四周，对芯片110的外周面进行保护，第一介电层127位于芯片110的第一表面111一侧，第二介电层145位于芯片110的第二表面112一侧，第一介电层127、第二介电层145和塑封体115同时将芯片110包裹在内，实现芯片110的封装保护。需要说明的是，芯片110的数量可以是一个或多个，图1中仅示出了一个芯片110的封装情形。在其他可选的实施方式中，也可以是多个芯片110并排间隔设置，这里不作具体限定。
进一步地，第一重布线层120上设置接地端125，接地端125位于第一介电层127远离第一表面111的一侧，且接地端125露出第一介电层127。这样设置，有利于接地端125与屏蔽层151连接，实现更好的电磁屏蔽效果。并且，接地端125相对位于第一介电层127的远离芯片110的一侧表面，对于切割后的单颗产品而言，接地端125位于单颗产品的中部，而没有设置在单颗产品的左右端部，在后续进行分离为单颗产品的工艺中，切割第一介电层127时不会切割到接地端125，因而可以避免因切割导致接地线短路的问题，有利于提高封装效率和产品良率。容易理解，在现有工艺中，通常不会单独设置接地端125，而是在切割工艺分离成单颗产品的步骤中，切割基材以使基材中的接地线路从单颗产品的侧壁露出，即接地线路通过切割形成的断面用于与后续的屏蔽金属层连接，实现屏蔽效果。但是由于产品制程中的应力或切割偏移，会导致切割断面不平整，从而导致屏蔽金属层设置不均匀，以及屏蔽金属层与接地线路连接不可靠，导致电磁屏蔽性能不好、接地短路等问题。因此，本实施例中提供的扇出型电磁屏蔽封装方法，能有效解决因切割导致接地线短路、屏蔽效果不好的问题，有利于提高封装效率和产品良率。
第二重布线层140上设置植球焊盘143，植球焊盘143用于设置金属球147，金属球147用于与其它电路板连接，以实现芯片110与电路板的电连接。为了满足封装产品的抗干扰需求，屏蔽层151与接地端125电连接。本实施例中，屏蔽层151设置在第一介电层127的外表面以及第二介电层145的外周面，第一介电层127的外表面是指第一介电层127远离第一表面111的上表面以及四周的侧面，第二介电层145的外周面是指第二介电层145的四周的侧面，由于第二介电层145远离第二表面112的一侧会设置金属球147，为防止接地短路，金属球147与屏蔽层151不能连通。屏蔽层151可以采用金属涂层、镀层或屏蔽膜等，这里不作具体限定。本实施例中，采用溅射金属的方式形成屏蔽层151，金属包括但不限于银浆或铜浆等。可对封装结构进行整体溅射，以提高生产效率。在金属溅射过程中，需要将第二介电层145上的金属球147保护起来，避免金属溅射至金属球147上造成接地短路。
第二重布线层140与第一重布线层120实现电连接的方式有多种，包括但不限于，第二重布线层140与第一重布线层120之间设有导电柱133，导电柱133穿过塑封体115，导电柱133的一端与第一重布线层120电连接，另一端与第二重布线层140电连接。进一步地，塑封体115上靠近第二表面112的一侧设有焊垫141，导电柱133远离第一重布线层120的一端与焊垫141连接，第二重布线层140与焊垫141连接，以此实现第二重布线层140与第一重布线层120的电连接。通过设置导电柱133实现第一重布线层120和第二重布线层140的电连接，导电柱133可采用硅穿孔技术，垂直于重布线层设置，缩短了连接距离，结构更加紧凑，有利于缩小体积，并且电路连接距离短，传输效率更快，响应更加灵敏。
为了使芯片110的电路连接更加可靠，在芯片110的引脚113上延伸出引线121，再在引线121上设置凸块123，凸块123作为中间连接点。在凸块123远离第一表面111的一侧布设第一重布线层120，第一重布线层120与凸块123电连接。这样，就能实现第一重布线层120通过凸块123、引脚113与芯片110电连接，电路连接更加可靠。
本实施例提供的扇出型电磁屏蔽封装结构，在芯片110的第一表面111和第二表面112分别布设第一重布线层120和第二重布线层140，实现更多的输出端，提高集成度，增加产品功能多样性。并且，将接地端125与第一重布线层120连接，并露出第一介电层127的上表面，在设置屏蔽层151时，可以进行整个封装结构的金属溅射，屏蔽层151设置效率更高，并且本实施例中接地端125的设置位置能够避免切割分离时造成接地短路的问题，提高封装质量和产品良率。
本发明实施例还提供一种封装方法，可用于实现上述封装结构的制作，具体包括以下主要步骤：
请参考图2，提供第一载具101，用于贴装芯片110。可选的，芯片110包括相对设置的第一表面111和第二表面112，第一表面111设有引脚113。在第一载具101上设置紫外光胶层102，将芯片110的第二表面112贴装于第一载具101的紫外光胶层102上，即芯片110具有引脚113的一面朝上。利用第一载具101能够消除制程过程中的翘曲问题，可选地，第一载具101的材料可以是玻璃、氧化硅或金属等。紫外光胶层102即UV胶层，包括但不限于粘合胶、环氧树脂（Epoxy）、聚酰亚胺（PI）中的任意一种，通过UV紫外固化或热固化制作，用于后续形成的封装结构与第一载具101的分离层，当该紫外光胶层102通过照射UV光后，失去粘性，可实现分离。
需要说明的是，对于单个产品而言，根据实际需要，可以贴装一个或多个芯片110。在制程工艺中，通常是批量生产，同时生产多个产品，即贴装多个产品的芯片110，并一次性塑封、布线、植球等，最后进行切割分离，形成单颗产品，以提高制程效率。
请参考图3，对芯片110进行塑封，形成塑封体115。塑封体115的高度与芯片110的高度大致齐平，使得芯片110上的引脚113露出塑封体115。塑封体115可采用环氧树脂或聚酰亚胺，起到保护以及支撑作用。
请参考图4，结合图3，在芯片110的第一表面111设置第一重布线层120和第一介电层127，第一重布线层120与引脚113连接，第一介电层127用于保护第一重布线层120。可选地，从引脚113延伸出引线121，在引线121上设置凸块123，并在凸块123远离引脚113的一侧设置第一重布线层120，并使第一重布线层120与凸块123电连接；再设置接地端125，接地端125与第一重布线层120连接。其中引线121、凸块123、接地端125以及第一重布线层120可采用铜、铝、镍、金和银中的一种或两种及以上材料制成。容易理解，引线121和第一重布线层120布设时可利用曝光、显影技术，设置凸块123和接地端125可以通过物理气相沉积工艺（PVD）、化学气相沉积工艺（CVD）、溅射、电镀或化学镀中的任一种方法制备。应当说明，第一介电层127是经过多次涂布形成的，比如，做好引线121后，涂布一层介电层，对引线121进行保护；再制作凸块123，再涂布一层介电层，对凸块123进行保护；再制作第一重布线层120，再涂布一层介电层，对第一重布线层120进行保护；最后再设置接地端125，比如在第一重布线层120上电镀铜层，形成接地端125。第一介电层127的涂布次数根据实际工艺情况而定，这里不作具体限定。
需要说明的是，本实施例中每个单颗产品的接地端125的数量为一个，第一重布线层120中包括相应的接地线路，接地端125与接地线路连接，实现接地。在其它可选的实施方式中，单颗产品的接地端125数量也可能不止一个，比如多个接地端125分别实现多个电子模块的接地与电磁屏蔽，这里不作具体限定。
请参考图5，结合图1至图4，在第一重布线层120上设置接地端125后，去除第一载具101。通过紫外光照射，使第一载具101与上述形成的封装半成品分离。翻转封装半成品，将设有接地端125的一侧置于下方，即芯片110的第二表面112一侧朝上，制作第二重布线层140。可选地，利用TSV硅穿孔技术，从塑封体115上靠近第二表面112的一侧开设连接孔131，连接孔131从塑封体115表面延伸穿至第一重布线层120，在连接孔131内填充导电件形成导电柱133，实现导电柱133与第一重布线层120的电连接，比如利用电镀铜方式，在连接孔131内形成导电柱133。制程中需要研磨塑封体115和/或导电柱133，使导电柱133与塑封体115齐平。研磨工艺中可以将导电柱133磨平，以便于后续制作第二重布线层140。当然，也可以同时磨平塑封体115和导电柱133，或磨平塑封体115使塑封体115与导电柱133齐平，这里不作具体限定。
请参考图6，结合图1，在塑封体115靠近第二表面112的一侧上以及第二表面112上设置焊垫141，焊垫141与导电柱133电连接，涂布第二介电层145，在第二介电层145上布设第二重布线层140，使第二重布线层140与焊垫141电连接，继续涂布第二介电层145，并设置植球焊盘143，植球焊盘143与第二重布线层140电连接。容易理解，第二介电层145也是在制程过程中多次涂布形成的，形成原理与第一介电层127形成原理相似；第二重布线层140与第一重布线层120的制作工艺相似，可采用曝光、显影技术完成；设置焊垫141和植球焊盘143可以通过物理气相沉积工艺（PVD）、化学气相沉积工艺（CVD）、溅射、电镀或化学镀中的任一种方法制备得到；第一介电层127和第二介电层145可采用二氧化硅。
这样，第一重布线层120和第二重布线层140均制作完毕，第一重布线层120和第二重布线层140通过导电柱133垂直相连，实现电路连接，第一介电层127和第二介电层145分别设于塑封体115的两侧。请参考图7，结合图1，在植球焊盘143上设置金属球147，之后进行屏蔽层151的制作，本实施例中，在第一介电层127的外表面以及第二介电层145的外周面设置屏蔽层151，以使屏蔽层151与接地端125电连接，实现电磁屏蔽效果，提高产品抗电磁干扰能力。
请参考图8至图10，可选地，提供第二载具103，在第二载具103上设置紫外光胶层102，翻转封装半成品，将金属球147置于第二载具103上，紫外光胶层102对金属球147起保护作用，此时第一介电层127朝上。切割第一介电层127、塑封体115和第二介电层145，分离成单颗产品。可选地，利用切割刀具自上而下切割，依次切割第一介电层127、塑封体115和第二介电层145，形成切割通道150。需要说明的是，切割时仅对封装半成品切割，并没有切割第二载具103，第二载具103上的紫外光胶层102根据实际工艺可以切割，也可以不切割，这里不作具体限定。切割后封装半成品分离成单颗，但仍排列在第二载具103上。对第二载具103上的所有单颗产品进行金属溅射，由于第二载具103上的紫外光胶层102对金属球147起到保护作用，溅射过程中不会有金属溅射在第二介电层145的底部表面（第二介电层145靠近第二载具103的一面），防止金属溅射至金属球147上造成的接地短路现象。而接地端125露出第一介电层127的表面，在金属溅射过程中，自然与溅射的金属接触，实现接地端125和屏蔽层151连接。在整个溅射过程中，第一介电层127的上表面以及四周侧面、第二介电层145的四周侧面、切割通道150的壁面均溅射有金属，采用整体溅射的工艺，效率更高。对于单颗产品而言，上表面以及四周侧面全部设有屏蔽层151，每个接地端125分别与屏蔽层151连接，屏蔽层151溅射更加均匀，接地端125分别与屏蔽层151连接更加稳定、可靠，接地端125相对现有接地线路截面更大，与屏蔽层151结合力更大，电磁屏蔽效果好。
最后，通过照射紫外光，使紫外光胶层102失去粘性，单颗产品与第二载具103分离，形成最终成品，打包出库。
综上所述，本发明实施例提供的一种扇出型电磁屏蔽封装结构和封装方法，具有以下几个方面的有益效果：
本发明实施例提供的一种扇出型电磁屏蔽封装结构和封装方法，采用扇出型技术，在芯片110的第一表面111设置第一重布线层120，在第二表面112设置第二重布线层140，采用硅穿孔技术，第一重布线层120和第二重布线层140通过导电柱133实现电连接，提升芯片110功能集成度，结构更加紧凑，缩减体积。接地端125设置在第一介电层127的上表面，既便于与屏蔽层151连接，也能防止切割偏移出现的接地线短路等问题。并且屏蔽层151采用金属溅射工艺，实现整个晶圆的金属溅射，效率更高。封装方法中采用第一载具101和第二载具103，能够消除制程中产生的应力，避免产生翘曲；利用第二载具103上的紫外光胶层102实现对金属球147的保护，提高生产良率和封装品质，使得该封装产品集成度高，电磁屏蔽效果好。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种扇出型电磁屏蔽封装结构，其特征在于，包括：
芯片，所述芯片包括相对设置的第一表面和第二表面，所述第一表面设有引脚；
包覆所述芯片的塑封体，所述引脚露出所述塑封体；
所述芯片的第一表面设置第一重布线层和第一介电层，所述第一重布线层与所述引脚电连接，所述第一介电层用于保护所述第一重布线层；所述芯片的第二表面设置第二重布线层和第二介电层，所述第二介电层用于保护所述第二重布线层；所述第二重布线层与所述第一重布线层电连接，所述第一介电层和所述第二介电层分别设于所述塑封体的两侧；
所述第一重布线层上设置接地端，所述第二重布线层上设置植球焊盘，所述第一介电层的外表面以及所述第二介电层的外周面设置屏蔽层，所述屏蔽层与所述接地端电连接。
2.根据权利要求1所述的扇出型电磁屏蔽封装结构，其特征在于，所述第二重布线层与所述第一重布线层之间设有导电柱，所述导电柱的一端与所述第一重布线层电连接，另一端与所述第二重布线层电连接；所述导电柱穿过所述塑封体。
3.根据权利要求2所述的扇出型电磁屏蔽封装结构，其特征在于，所述塑封体上靠近第二表面的一侧设有焊垫，所述导电柱远离所述第一重布线层的一端与所述焊垫连接，所述第二重布线层与所述焊垫连接。
4.根据权利要求1所述的扇出型电磁屏蔽封装结构，其特征在于，所述引脚上延伸出引线，所述引线上设有凸块，所述第一重布线层与所述凸块电连接。
5.根据权利要求1所述的扇出型电磁屏蔽封装结构，其特征在于，所述屏蔽层采用金属涂层或屏蔽膜。
6.一种封装方法，其特征在于，包括：
贴装芯片；其中，所述芯片包括相对设置的第一表面和第二表面，所述第一表面设有引脚，贴装所述芯片后，所述引脚朝上；
塑封所述芯片，以形成塑封体，且所述引脚露出所述塑封体；
在所述芯片的第一表面设置第一重布线层和第一介电层，所述第一重布线层与所述引脚连接，所述第一介电层用于保护所述第一重布线层；
在所述芯片的第二表面设置第二重布线层和第二介电层，所述第二介电层用于保护所述第二重布线层；所述第二重布线层与所述第一重布线层电连接，所述第一介电层和所述第二介电层分别设于所述塑封体的两侧；
在所述第一重布线层上设置接地端；
在所述第二重布线层上设置植球焊盘；
在所述第一介电层的外表面以及所述第二介电层的外周面设置屏蔽层，以使所述屏蔽层与所述接地端电连接。
7.根据权利要求6所述的封装方法，其特征在于，在所述第一表面设置第一重布线层的步骤中：
从所述引脚延伸出引线；
在所述引线上设置凸块；
在所述凸块远离所述引脚的一侧设置所述第一重布线层，并使所述第一重布线层与所述凸块电连接。
8.根据权利要求6所述的封装方法，其特征在于，在所述第二表面设置第二重布线层的步骤中：
在所述塑封体远离所述第一表面的一侧开设连接孔，所述连接孔从所述塑封体表面延伸至所述第一重布线层；
在所述连接孔内填充导电件，以形成导电柱；
所述导电柱远离所述第一重布线层的一端设置焊垫；
在所述焊垫远离所述导电柱的一侧设置所述第二重布线层，并使所述第二重布线层与所述焊垫电连接。
9.根据权利要求6所述的封装方法，其特征在于：
贴装芯片的步骤中：
提供第一载具，将所述芯片的第二表面贴装于所述第一载具上；
在所述第一重布线层上设置接地端的步骤之后：
去除所述第一载具；
在所述第二重布线层上设置植球焊盘的步骤后：
在所述植球焊盘上设置金属球。
10.根据权利要求9所述的封装方法，其特征在于，在所述第一介电层的外表面以及所述第二介电层的外周面设置屏蔽层的步骤中：
提供第二载具，将所述金属球置于所述第二载具上；
切割所述第一介电层、所述塑封体和所述第二介电层，分离成单颗产品；
对所述第二载具上的全部所述单颗产品进行金属溅射，形成与所述接地端连接的所述屏蔽层；所述第二载具用于防止金属溅射至所述金属球上。
CN202010998358.3A 2020-09-22 2020-09-22 扇出型电磁屏蔽封装结构和封装方法 Active CN111933591B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010998358.3A CN111933591B (zh) 2020-09-22 2020-09-22 扇出型电磁屏蔽封装结构和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010998358.3A CN111933591B (zh) 2020-09-22 2020-09-22 扇出型电磁屏蔽封装结构和封装方法

Publications (2)

Publication Number Publication Date
CN111933591A true CN111933591A (zh) 2020-11-13
CN111933591B CN111933591B (zh) 2021-01-01

Family

ID=73334013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010998358.3A Active CN111933591B (zh) 2020-09-22 2020-09-22 扇出型电磁屏蔽封装结构和封装方法

Country Status (1)

Country Link
CN (1) CN111933591B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022134789A1 (zh) * 2020-12-21 2022-06-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
WO2022183830A1 (zh) * 2021-03-01 2022-09-09 青岛歌尔智能传感器有限公司 天线封装结构及其制备方法、以及电子器件
WO2023070581A1 (zh) * 2021-10-29 2023-05-04 华为技术有限公司 扇出型芯片封装结构和制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140262475A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Shielding Case and Methods for Forming the Same
US20180068983A1 (en) * 2016-09-02 2018-03-08 Siliconware Precision Industries Co., Ltd. Electronic package and method for fabricating the same
CN108649019A (zh) * 2018-05-14 2018-10-12 中国科学院微电子研究所 扇出型封装结构
CN208722864U (zh) * 2018-09-27 2019-04-09 北京万应科技有限公司 多层芯片基板及多功能芯片晶圆
CN110600440A (zh) * 2019-05-13 2019-12-20 华为技术有限公司 一种埋入式封装结构及其制备方法、终端
CN110993588A (zh) * 2019-12-13 2020-04-10 青岛歌尔智能传感器有限公司 芯片模组及其制作方法和电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140262475A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Shielding Case and Methods for Forming the Same
US20180068983A1 (en) * 2016-09-02 2018-03-08 Siliconware Precision Industries Co., Ltd. Electronic package and method for fabricating the same
CN108649019A (zh) * 2018-05-14 2018-10-12 中国科学院微电子研究所 扇出型封装结构
CN208722864U (zh) * 2018-09-27 2019-04-09 北京万应科技有限公司 多层芯片基板及多功能芯片晶圆
CN110600440A (zh) * 2019-05-13 2019-12-20 华为技术有限公司 一种埋入式封装结构及其制备方法、终端
CN110993588A (zh) * 2019-12-13 2020-04-10 青岛歌尔智能传感器有限公司 芯片模组及其制作方法和电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022134789A1 (zh) * 2020-12-21 2022-06-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
WO2022183830A1 (zh) * 2021-03-01 2022-09-09 青岛歌尔智能传感器有限公司 天线封装结构及其制备方法、以及电子器件
WO2023070581A1 (zh) * 2021-10-29 2023-05-04 华为技术有限公司 扇出型芯片封装结构和制备方法

Also Published As

Publication number Publication date
CN111933591B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
US9007273B2 (en) Semiconductor package integrated with conformal shield and antenna
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
KR20190062243A (ko) 패키지 구조체 및 그 제조 방법
US20140091471A1 (en) Apparatus and Method for a Component Package
US8222080B2 (en) Fabrication method of package structure
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US11587905B2 (en) Multi-chip package and manufacturing method thereof
JP2022524691A (ja) 耐反り性を有するファンアウトパッケージ
CN118553720A (zh) 半导体封装体
CN114141637A (zh) 扇出型芯片封装方法和扇出型芯片封装结构
CN110021572B (zh) 堆叠式封装结构及其制造方法
US8796867B2 (en) Semiconductor package and fabrication method thereof
CN112713098A (zh) 天线封装结构及封装方法
CN107946282B (zh) 三维扇出型封装结构及其制造方法
US12062597B2 (en) Three dimensional package for semiconductor devices and external components
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN210489610U (zh) 一种扇出形多芯片封装结构
KR102058247B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
TW202221884A (zh) 使用預先形成的遮罩的選擇性電磁干擾屏蔽
CN114256170A (zh) 扇出型封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant