TW202221884A - 使用預先形成的遮罩的選擇性電磁干擾屏蔽 - Google Patents

使用預先形成的遮罩的選擇性電磁干擾屏蔽 Download PDF

Info

Publication number
TW202221884A
TW202221884A TW110129976A TW110129976A TW202221884A TW 202221884 A TW202221884 A TW 202221884A TW 110129976 A TW110129976 A TW 110129976A TW 110129976 A TW110129976 A TW 110129976A TW 202221884 A TW202221884 A TW 202221884A
Authority
TW
Taiwan
Prior art keywords
mask
substrate
over
shielding layer
semiconductor
Prior art date
Application number
TW110129976A
Other languages
English (en)
Inventor
李勳擇
金京煥
李喜秀
金昌伍
朴慶熙
鄭珍熙
權阿明
李智媛
張幼珍
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202221884A publication Critical patent/TW202221884A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝具有基板、安置在該基板上方之第一組件、沈積於該第一組件上方之囊封體以及在該囊封體外部安置在該基板上方之第二組件。金屬遮罩安置在該第二組件上方。屏蔽層形成於該半導體封裝上方。該金屬遮罩在形成該屏蔽層之後。該屏蔽層視情況形成於該基板之接觸襯墊上，而該接觸襯墊上方之自垂直方向延伸40度之圓錐形區域在形成該屏蔽層時保持不含該囊封體及金屬遮罩。該金屬遮罩及囊封體之朝向該接觸襯墊定向之表面可為傾斜的。可使用取置機來安置及移除該金屬遮罩。

Description

使用預先形成的遮罩的選擇性電磁干擾屏蔽
本發明大體上關於一種半導體製造，且更特定言之，關於一種用於使用預先形成的遮罩來形成選擇性電磁干擾（electromagnetic interference；EMI）屏蔽之半導體裝置及方法。
半導體裝置通常可見於現代電子產品中。半導體裝置執行廣泛範圍之功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光變換成電以及產生電視顯示器之視覺影像。半導體裝置可見於通信、電力轉換、網路、電腦、娛樂及消費型產品領域。半導體裝置亦可見於軍事應用、航空、汽車、工業控制器及辦公設備。
半導體裝置常常易受電磁干擾（EMI）、射頻干擾（radio frequency interference；RFI）、諧波失真或可干擾其操作之其他裝置間干擾（諸如電容式、電感式或電導式耦合，亦稱為串擾）影響。高速類比電路，例如射頻（radio frequency；RF）濾波器，或數位電路亦產生干擾。
導電層通常形成於半導體封裝上方以屏蔽封裝內之電子部件免受EMI及其他干擾。屏蔽層在信號可到達封裝內之半導體晶粒及離散組件之前吸收EMI，否則此可能會導致裝置故障。屏蔽層亦形成於具有預期會產生EMI之組件的封裝上方，以保護附近裝置。
半導體封裝屏蔽之先前方法的一個問題在於在封裝上方形成屏蔽層會完全覆蓋封裝之頂部。許多半導體封裝需要具有曝露的插口或端子之開放區域，這些曝露的插口或端子允許連接至鄰近的半導體裝置。令人遺憾的是，傳統的屏蔽會完全地覆蓋封裝，且將使任何曝露的端子、插口或其他曝露的組件短路。帶狀遮罩已經用於形成經部分屏蔽之封裝。然而，帶狀遮罩具有對遮罩進行層壓且接著在濺鍍之後剝離該遮罩之複雜的製程要求。因此，需要具有經選擇性形成之EMI屏蔽的半導體裝置。
本發明的一態樣為一種製造半導體裝置之方法，其中所述方法包含：提供半導體封裝，該半導體封裝包括：基板；第一組件，其安置在該基板上方；囊封體，其沈積於該第一組件上方；及第二組件，其在該囊封體外部安置在該基板上方；將金屬遮罩安置在該第二組件上方；在該半導體封裝上方形成屏蔽層；及在形成該屏蔽層之後移除該金屬遮罩。
根據本發明的一態樣之方法進一步包括在該基板之接觸襯墊上形成該屏蔽層。
在根據本發明的一態樣之方法中，該接觸襯墊上方之自垂直方向延伸40度之圓錐形區域在形成該屏蔽層時保持不含該囊封體及該金屬遮罩。
在根據本發明的一態樣之方法中，該金屬遮罩之朝向該接觸襯墊定向的表面係傾斜的。
在根據本發明的一態樣之方法中，該囊封體之朝向該接觸襯墊定向之表面係傾斜的。
在根據本發明的一態樣之方法中，在形成該屏蔽層時將該第二組件安置於該遮罩之空腔內。
本發明的另一態樣為一種製造半導體裝置之方法，所述方法包含：提供第一半導體封裝，該第一半導體封裝包含基板及沈積於該基板之僅第一部分上方之囊封體；將遮罩安置在該基板之第二部分上方；在該囊封體上方形成第一屏蔽層；及移除該遮罩。
根據本發明的另一態樣之方法進一步包括：提供第二半導體封裝；在於該第一半導體封裝上方形成該第一屏蔽層之後將該遮罩安置在該第二半導體封裝上方；及在該第二半導體封裝上方形成第二屏蔽層。
在根據本發明的另一態樣之方法中，該遮罩之朝向該囊封體定向之表面係傾斜的。
根據本發明的另一態樣之方法進一步包括：使用取置機將該遮罩安置在該基板之該第二部分上方；及使用該取置機來移除該遮罩。
本發明的又一態樣為一種半導體裝置，其包含：基板；囊封體，其沈積於該基板上方；遮罩，其在該囊封體之佔據面積外部安置在該基板上方，該遮罩包括該遮罩之安置於該基板與該遮罩之頂部之間的空腔；及屏蔽層，其形成於該囊封體、該基板及該遮罩上方。
根據本發明的又一態樣之半導體裝置進一步包括在該遮罩之該空腔中安置在該基板上之電子組件。
在根據本發明的又一態樣之半導體裝置中，該屏蔽層延伸至該基板之在該遮罩與該囊封體之間的接觸襯墊。
在根據本發明的又一態樣之半導體裝置中，該接觸襯墊上方之自該接觸襯墊正上方至與垂直方向成40度之一區域保持不含該囊封體及該遮罩。
在根據本發明的又一態樣之半導體裝置中，該遮罩包括朝向該囊封體定向之傾斜表面。
於以下描述中參考圖式於一或多個具體實例中描述本發明，在圖式中，相似編號表示相同或類似元件。儘管本發明係依據用於達成本發明目標之最佳模式來描述，但所屬領域中具通常知識者將瞭解，其意欲涵蓋如可包括如由所附申請專利範圍及如由以下揭示內容及附圖支援之其等效物所界定的本發明之精神及範圍內的替代方案、修改及等效物。如本文中所使用之術語「半導體晶粒」係指詞之單數形式及複數形式兩者，並且因此，可指單個半導體裝置及多個半導體裝置兩者。術語「晶粒」與「半導體晶粒」可互換地使用。
通常使用兩種複雜製程來製造半導體裝置：前端製造及後端製造。前端製造涉及在半導體晶圓之表面上形成複數個晶粒。晶圓上之每一晶粒含有主動及被動電組件，這些電組件電連接以形成功能性電路。諸如電晶體及二極體之主動電組件具有控制電流之流動的能力。諸如電容器、電感器及電阻器之被動電組件在執行電路功能所需的電壓與電流之間建立了關係。
後端製造係指將成品晶圓切割或單粒化分割成個別半導體晶粒且對半導體晶粒進行封裝以用於結構支撐、電互連及環境隔離。為了單粒化分割半導體晶粒，沿著稱為鋸切道或劃線之晶圓之非功能性區刻劃及打破晶圓。使用雷射切割工具或鋸片單粒化分割晶圓。在單粒化分割之後，將個別半導體晶粒安裝至封裝基板，該封裝基板包括接腳或接觸襯墊以用於與其他系統組件互連。接著將形成於半導體晶粒上方之接觸襯墊連接至封裝內之接觸襯墊。可與導電層、凸塊、柱形凸塊、導電膏、接合線或其他適合的互連結構進行電性連接。囊封體或其他模製化合物沈積於封裝上方以提供實體支撐及電隔離。成品封裝接著插入至電性系統中，並且使得半導體裝置之功能性可用於其他系統組件。
圖1a展示具有基底基板材料102之半導體晶圓100，該基底基板材料諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或其他塊狀半導體材料。複數個半導體晶粒或組件104形成於由如上文所描述之非主動晶粒間晶圓區域或鋸切道106分隔開之晶圓100上。鋸切道106提供切割區域以將半導體晶圓100單一化成個別半導體晶粒104。在一個具體實例中，半導體晶圓100具有100至450公釐（mm）之寬度或直徑。
圖1b展示半導體晶圓100之一部分的橫截面視圖。每一半導體晶粒104具有後部或非主動表面108及主動表面110，該後部或非主動表面及該主動表面含有實施為主動裝置、被動裝置、導電層及介電層之類比或數位電路，這些主動裝置、被動裝置、導電層及介電層形成於晶粒內或上方且根據晶粒之電性設計及功能而電性互連。舉例而言，電路可包括形成於主動表面110內之一或多個電晶體、二極體及其他電路元件以實施類比電路或數位電路，諸如數位信號處理器（digital signal processor；DSP）、ASIC、MEMS、記憶體或其他信號處理電路。半導體晶粒104亦可含有諸如電感器、電容器及電阻器等積體被動裝置（integrated passive device；IPD）以用於RF信號處理。半導體晶圓100之後表面108可藉由機械研磨或蝕刻製程進行視情況選用之背磨操作以移除基底材料102之一部分且縮減半導體晶圓100及半導體晶粒104之厚度。
導電層112使用PVD、CVD、電解電鍍、無電鍍製程或其他適合之金屬沈積製程形成於主動表面110上方。導電層112包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）或其他適合之導電材料之一或多個層。導電層112用作電連接至主動表面110上之電路的接觸襯墊。
導電層112可形成為與半導體晶粒104之邊緣相距第一距離並列安置之接觸襯墊，如圖1b中所展示。替代地，導電層112可形成為接觸襯墊，這些接觸襯墊在多個列中偏移以使得第一列接觸襯墊安置為距晶粒之邊緣第一距離，且第二列接觸襯墊與安置為距晶粒之邊緣第二距離的第一列交替。導電層112表示形成於具有用於後續電性互連至較大系統之接觸襯墊的半導體晶粒104上方之最後導電層。然而，可存在形成於主動表面110上之實際半導體裝置與接觸襯墊112之間的一或多個中間導電層及絕緣層以用於信號路由。
在圖1c中，半導體晶圓100使用鋸片或雷射切割工具118藉由鋸切道106單粒化分割成個別半導體晶粒104。可檢測及電測試個別半導體晶粒104以用於KGD後單粒化分割之識別。
圖2a說明在選擇性地形成屏蔽層之前的例示性半導體封裝150之橫截面。在一些具體實例中，半導體封裝150為系統級封裝（system-in-package；SiP）。基板152包括與一或多個導電層156交錯之一或多個絕緣層154。在一個具體實例中，絕緣層154為芯絕緣板，例如覆銅壓合基板，其中導電層156在頂部表面及底部表面上方圖案化。導電層156亦包括藉由絕緣層154電耦合之導電通孔。基板152可包括在彼此上方交錯之任何數目個導電層及絕緣層。焊料遮罩或鈍化層可形成於基板152之任一側面或兩個側面上方。在其他具體實例中，任何合適類型之基板或引線框係用於基板152。
需要在半導體封裝150中經屏蔽之任何組件安裝至屏蔽區160內之基板152或安置在該基板上方，且電連接至導電層156。提供屏蔽界面區域161以用於將隨後形成的屏蔽層連接至導電層156。非屏蔽區域162含有不意欲屏蔽之其他組件。作為一實例，圖2a說明半導體晶粒104，其連同屏蔽區160內之離散電性組件164一起安裝在基板152上。離散組件164可為諸如電容器、電阻器或電感器之被動元件，諸如二極體或電晶體之主動組件，或任何其他所要電性組件。
藉由使用例如取置製程或取置機將半導體晶粒安置在基板上且接著對凸塊114進行回焊以將凸塊物理地且電連接至導電層156的曝露的接觸襯墊而將半導體晶粒104安裝至基板152。離散組件164藉由類似焊料凸塊或焊膏166來連接。在將離散組件取置至基板上之前，焊膏166可經印刷至基板152或離散組件164上。對焊膏166進行回焊將離散組件164物理地且電耦合至導電層156之接觸襯墊。
在將半導體晶粒104、離散組件164及任何其他所要電組件安裝至屏蔽區域160內之基板152上之後，這些組件係藉由囊封體或模製化合物168來囊封。使用膏體印刷、壓縮模製、轉移模製、液體囊封體模製、真空層壓、旋塗或另一合適的施加器將囊封體168沈積於基板152、半導體晶粒104及離散組件164上方。囊封體168可為聚合物複合材料，諸如環氧樹脂、環氧丙烯酸酯或具有或不具有填充劑之聚合物。囊封體168為不導電的，提供結構支撐，並且環境上保護半導體裝置免受外部元件及污染物影響。遮罩或其他機構可用於防止囊封體168覆蓋屏蔽界面區域161及非屏蔽區域162。在其他具體實例中，囊封體168沈積於屏蔽界面區域161及非屏蔽區域162上方，且接著被移除。
需要不被屏蔽之任何電組件安置在非屏蔽區域162內之基板152上或上方。在運用囊封體168囊封之後，非屏蔽區域162填充有電組件，以降低遮蔽非屏蔽區域以免於被囊封之複雜性。在其他具體實例中，組件可在沈積囊封體168之前安置在非屏蔽區域162中之基板152上。
圖2a展示安裝在非屏蔽區162中之基板152上的板間（board-to-board；B2B）連接器170。連接器170係藉由焊膏166物理地且電耦合至導電層156。連接器170經組態以用於將電纜之電端子附接至連接器。電纜將封裝150電耦合至另一鄰近的電封裝或裝置，使得半導體晶粒104可藉由連接器170與另一裝置通信。其他電組件可視需要安置於非屏蔽區162中。安置於非屏蔽區162中之電組件可包括安置在基板152上或作為導電層156之部分形成的天線。在其他具體實例中，沒有組件安置或形成於非屏蔽區162中，且導電層156之接觸襯墊僅被曝露為用於電性互連或用於在後期添加電組件之平台柵格陣列（land grid array）。
圖2b展示在將屏蔽層形成在封裝150上方期間用作載體之金屬框架200及膜202。圖2b包括圖之左側的自上而下視圖及圖之右側的橫截面視圖。圖2c、圖2d及圖2h類似地展示其各別處理步驟之自上而下視圖及橫截面視圖兩者。框架200可由鋁、銅、鋼或另一合適金屬形成。替代地，框架200可由塑膠、木頭或任何其他合適的剛性材料形成。帶或膜202安裝至框架200上，以形成用於複數個封裝150之支撐座。在一個具體實例中，膜202係由聚醯亞胺（polyimide；PI）形成。膜202具有塗佈在膜之表面上的黏著劑，以允許將膜黏著至金屬框架200且允許將封裝150黏附至膜。膜202上之黏著劑可為熱或紫外線（ultraviolet；UV）釋放黏著劑。
在圖2c中，使用雷射切割工具206、機械衝頭或任何其他合適的機構來穿過膜202形成複數個開口204。開口204小於封裝150之佔據面積，以允許在開口上方將封裝安置在膜202上。開口204促進在形成屏蔽層之後自膜202移除封裝150。
在圖2d中，使用取置製程或取置機將封裝150安置在開口204上方。基板152之底部一直圍繞開口204物理地接觸膜202，使得每一開口204完全地由封裝150覆蓋。在一個具體實例中，基板152在圍繞開口204之膜202上方的重疊在該基板之每一側係介於0.1 mm與0.5 mm之間。在其他具體實例中，開口204部分地在封裝150之佔據面積外部延伸。膜202上之黏著劑將封裝140黏著至膜。
圖2e展示預先形成的遮罩220，其將置放在非屏蔽區域162上方，以阻止屏蔽層直接形成於下面的組件上。遮罩220包括界定遮罩空腔230之側面222、前部224、背部226，及頂部228。側面222、前部224及背部226中之每一者均具有在所示出軸之Z軸方向上之高度。側面222具有沿著Y軸之寬度及沿著X軸之厚度。前部224及背部226具有沿著X軸之寬度及沿著Y軸之厚度。頂部228具有沿著Z軸之厚度、沿著X軸之長度及沿著Y軸之寬度。
連接器170在形成屏蔽層期間安置於遮罩空腔230內。側面222及背部228在膜202上方具有至少高達連接器170之頂部或至少高達非屏蔽區域162內之最高組件的高度，使得側面及背部之底部可擱置於膜202上，其中頂部228在連接器或其他組件上方延伸。前部224具有底部凸緣232，該底部凸緣沿著Z軸升高成高於側面222及背部226之底部。凸緣232下方之開口為基板152自遮罩220下方延伸至遮罩外部提供空間。
凸緣232接觸或幾乎接觸基板152之頂部表面，而側面222及背部224向下延伸以圍繞具有非屏蔽區域162之基板之端部。凸緣232沿著X軸之長度與基板152在相同方向上之寬度大約相同或稍微長於該寬度，使得側面222接觸或幾乎接觸基板之側面。側面222之寬度大於非屏蔽區162之寬度，使得當凸緣232經置放在屏蔽界面區域161與非屏蔽區域162之間的邊界上時，背部226恰好位於基板152之佔據面積外部。在一些具體實例中，側面222剛好足夠寬，使得背部226接觸基板152之側表面。
遮罩220係由金屬、液晶聚合物（liquid-crystal polymer；LCP）、塑膠、聚合物、鐵氟龍（Teflon）、玻璃、橡膠、木頭、膜、帶、箔片、其組合，或可承受形成屏蔽層之製程的任何其他固體材料形成。遮罩220係藉由模製、藉由將材料薄片摺疊或加工成所要形狀或藉由任何其他合適的方式形成。
圖2f及圖2g說明當非屏蔽區域162不佔據基板152之整個側面時供使用之替代性具體實例。圖2f展示具有凸緣232之遮罩240，該凸緣圍繞自前部224至一側222之拐角延伸，此允許將遮罩安置在基板之拐角上。凸緣232允許基板152在兩個方向上自遮罩240延伸出來。圖2g展示具有延伸至兩側222之凸緣232的遮罩250，此允許將遮罩置放於基板152之側面上，而不延伸至基板之任一拐角。遮罩220經設計以覆蓋基板152之包括該基板之兩個拐角的整個側面。遮罩220經設計以僅覆蓋基板152之單個拐角。遮罩240經設計以僅覆蓋側面之一部分且不覆蓋基板152之拐角。
圖2h及圖2i展示封裝150，其具有經取置在非屏蔽區域162上方之遮罩220。圖2h展示自上而下視圖及橫截面視圖，而圖2i展示透視圖。遮罩220覆蓋非屏蔽區域162，且產生足以阻止金屬分子在屏蔽層之濺鍍期間沈積於連接器170上之密封。屏蔽區域160及屏蔽界面區域161保持曝露，以用於在彼等區域上方形成屏蔽層。
連接器170、平台柵格陣列及其他所要電組件安置於遮罩220之空腔230內。側面222及背部226之底部擱置於膜202上。前部224之底部上之凸緣232接觸基板152之頂部表面或稍微高於該頂部表面。頂部228在連接器170之頂部上方延伸。頂部228可與囊封體168具有相同高度，比該囊封體高或短。非屏蔽區域162內之基板152之部分在側面222之間延伸。側面222及背部226經設定大小且定位成接觸或幾乎接觸基板152。在其他具體實例中，顯著間隙可存在於基板152與側面222之間，其中將一些金屬濺鍍在非屏蔽區域162內之基板的側面上係無影響的。背部226與基板152之間的間隙通常將對遮罩220功能無影響。
圖2j展示另一具體實例，其中封裝252在基板152之兩個相對側上具有連接器170。每一封裝使用兩個遮罩220，以遮蔽兩個連接器170。當鄰近封裝252之兩個遮罩220彼此直接鄰近安置時，在遮罩之間維持至少2 mm之空間「x」。可使用任何數目個連接器170或其他組件，其中遮罩220經適當地塑形以覆蓋所有非屏蔽組件。當組件以多個分組安置在基板152上時，使用多個遮罩。
自圖2h及圖2i繼續，圖2k說明導電材料經濺鍍在封裝150上方，如由箭頭262指示，以形成屏蔽層260。以橫截面展示遮罩220，以說明連接器170如何位於空腔230中。使用任何合適的金屬沈積技術，例如化學氣相沈積、物理氣相沈積、其他濺鍍方法、噴塗或鍍覆，來形成屏蔽層260。濺鍍材料可為銅、鋼、鋁、金、其組合，或任何其他合適的屏蔽層材料。屏蔽層260完全地覆蓋封裝150及遮罩220之經曝露表面。詳言之，囊封體168之所有四個側表面及頂部表面均由屏蔽層260覆蓋。屏蔽層260覆蓋遮罩220，但經濺鍍金屬不穿過遮罩。屏蔽層260因此不直接形成於連接器170上。基板152之除遮罩220內以外之所有側表面均由屏蔽層260覆蓋。
屏蔽界面區域161中之基板152之囊封體168與遮罩220之間的頂部表面係由屏蔽層260覆蓋。屏蔽界面區域161中之基板152之頂部表面包括屏蔽層260物理地接觸之導電層156之經曝露接觸襯墊，以提供至接地電壓節點之電連接。在一些具體實例中，導電層156之一部分在基板152之側表面處曝露，使得屏蔽層260亦物理地接觸基板之側面上之導電層。
在圖2l中，移除遮罩220，包括形成於遮罩上之屏蔽層260之部分。可使用置放圖2h中之遮罩之同一取置機或使用任何其他合適的機構來移除遮罩220。在移除遮罩220之情況下，框架200內之區域保持完全經覆蓋在圍繞其中定位有遮罩220之連接器170之屏蔽層260中，而非完全經覆蓋在屏蔽層中之開口中。
遮罩220係可重複使用的，因此取置機將遮罩置放至托架或其他適合的儲存媒體中，以用於稍後重新應用至待屏蔽之下一組封裝上。遮罩220在多次使用之後可能會劣化，或具有限制可使用個別遮罩之次數的另一因素。可對特定光罩設計進行測試，且接著可在經由測試判定的合適的重複使用次數之後丟棄每一遮罩。金屬遮罩220通常可重複使用約三十次。
封裝150係自圖2m中之框架200及膜202卸載。致動器270藉由開口204按壓在基板152之底部上，以自膜202之黏著劑釋放封裝150。UV光或熱可經施加以降低膜202與基板152之間的黏著劑之效應。致動器270可與取置機一致地在封裝間移動，該取置機拿起經提昇封裝150且裝載具有經屏蔽封裝之JEDEC托架、磁帶及卷軸，或其他類似儲存媒體。屏蔽層260保持覆蓋囊封體168、基板152之側表面之一部分，及屏蔽界面區域161內之基板之頂部表面。
圖3展示封裝150之放大橫截面。屏蔽層260在所有側面及在頂部圍繞半導體晶粒104及離散組件164。屏蔽層260沿著屏蔽區160及屏蔽界面區161內之基板152之側表面向下延伸。屏蔽層260覆蓋屏蔽界面區域161內之基板152之頂部表面。屏蔽界面區域161內之基板152之頂部表面曝露了其上直接形成屏蔽層260之導電層156之接觸襯墊，以在基板與屏蔽層之間提供電接觸。遮罩220確保了屏蔽層260不覆蓋基板152之具有連接器170之部分，使得連接器保持可供稍後使用。
在一些具體實例中，基板152之與半導體晶粒104及連接器170相對之底部表面具有形成於導電層156之接觸襯墊上之焊料凸塊或另一合適的互連結構，以用於將封裝150附接且連接至電子裝置之較大PCB。導電層156之接觸襯墊可保持曝露在底部表面上作為平台柵格陣列而非添加另一互連結構。雖然所說明之製程在形成屏蔽層260期間使用金屬框架200及膜202作為封裝150之載體，但可使用任何合適類型之載體，諸如玻璃、鋁、鋼、銅、聚合物、矽或另一合適材料之面板。
遮罩220具有簡單且降低成本之優點。簡單性係藉由使用遮罩而提供，該遮罩可使用共同取置處理設備來置放及移除。藉由重複使用遮罩220來降低成本。藉由允許在與例如半導體晶粒104之屏蔽組件相同的製造階段期間將諸如連接器170之非屏蔽組件安置在基板152上而使整個製程得以流線化。例如帶遮蔽之先前技術遮蔽方法要求非屏蔽區域162保持不含組件，直至形成屏蔽層且移除遮罩之後。
封裝150之一些具體實例依賴於屏蔽層260與導電層156之間的直接連接，以將屏蔽層吸收之EMI能量作為電流轉移至接地。在一些具體實例中，可降低電流處置能力且藉此降低有效性之一個問題在於基板152之形狀可能會產生屏蔽層260之較薄區段或不連續性。
圖4a展示基板260之一部分，其中鈍化或阻焊層300形成於基板之頂部表面上方。鈍化層300包括形成於導電層156之經曝露接觸襯墊301上方的開口，以允許屏蔽層260物理地接觸接觸襯墊。鈍化層300在開口內產生垂直表面302，屏蔽層260必須貼合該垂直表面以用於電連接至接觸襯墊301。
濺鍍製程可能會在垂直表面302上產生不良覆蓋。向下垂直地行進至基板152上之金屬原子可在水平表面上提供厚塗層，同時不充分地塗佈諸如表面302之垂直表面。圖4a展示屏蔽層260之覆蓋鈍化層300之頂部的較厚部分260a及覆蓋經曝露接觸襯墊301之較厚部分260b。然而，屏蔽層260之覆蓋垂直表面302之部分260c明顯較薄，此增加了導電層156與屏蔽層260之間的電阻。在極端狀況下，可能出現不連續性304，此會產生半導體晶粒104周圍之屏蔽層260完全不連接至接地之風險。
在一些具體實例中，對於屏蔽層260之操作，至接地之穩固連接係至關重要的。可藉由遵循40度的設計規則來增加垂直表面302充分由屏蔽層260覆蓋之可能性。40度設計規則要求垂直表面302上方至與垂直方向成至少40度之一區域保持不含可能阻止濺鍍分子之物件。雖然使用40度，但益處不完全取決於40度。在其他具體實例中，使用利用35度與45度之間的設計規則。
圖4b說明具有所討論的經標記為θ之角度的封裝之側視圖。圖4c展示同一封裝之透視圖。角度θ始於與表面302垂直之線，且向下延伸至到達之第一物件。在圖4b之狀況下，界定角度θ之物件為具有傾斜前表面324之遮罩320。線326a說明自垂直表面302至遮罩320之界定角度θ的線。線326b說明用於囊封體168之對應的角度。為了遵循40度規則，選擇前表面324之斜率以確保角度θ為至少40度。儘管遮罩220之垂直前部224使得金屬原子幾乎垂直地濺鍍至接觸襯墊301上，但遮罩320之傾斜前部324允許金屬原子以40度角接近垂直表面302。
由於在平面視圖中，鈍化層300之開口為閉路，因此40度規則在自接觸襯墊301開始之每一方向上均適用。因此，圖4b中之囊封體168亦經模製成具有朝向屏蔽界面區域161定向之傾斜表面328。藉由使用具有所要表面組態之模具、藉由使用雷射剝蝕以移除囊封體之一部分或使用任何其他合適的機構來形成表面328之角度。傾斜表面328包括一角度，其足以滿足用於接觸襯墊301之另一側上之垂直表面302的40度規則，亦即確保線326b之角度與垂直方向成至少40度。
技術上，40度規則要求屏蔽界面區域161中之在每一接觸襯墊上方之圓錐形體積不含可在濺鍍期間阻擋金屬分子之材料。對於圓形接觸襯墊開口，相關體積將為圓錐形區段，而其他開口形狀將適用於形狀稍微不同的區域。接觸襯墊上方之應保持不含材料之區域被稱作圓錐形，即使該形狀並非完美的圓錐形區段亦如此。在平面視圖中，圓錐形區域之邊界自接觸襯墊開口以40度延伸360度。雖然技術上，40度規則邊界自接觸襯墊301與垂直表面302之間的邊界延伸，但可出於簡單起見使用包含錐體之區域，該錐體之一點處於接觸襯墊301之頂部表面之中心處。
實務上，朝向囊封體168及非屏蔽區域162延伸之方向與設計考慮最相關。屏蔽界面區域161將具有橫跨基板152延伸之一或多列接觸襯墊301，且要被囊封體168及遮罩320避開之區域將由以40度自一列接觸襯墊延伸之兩個平面330界定。
圖4c展示平面330a以40度自垂直方向朝向遮罩320延伸。平面330a自最接近遮罩320之一列接觸襯墊301延伸。平面330b以40度自垂直方向朝向囊封體168延伸。平面330b自最接近囊封體168之一列接觸襯墊301延伸。因為平面330a及330b均橫跨其各別接觸襯墊開口延伸，所以當僅使用單列接觸襯墊301時，這些平面彼此交叉。遵循40度設計規則要求平面330a與330b之間的區域之體積保持不含可阻擋經濺鍍金屬之材料。
符合40度規則之遮罩之形狀不限於如同遮罩320之平面傾斜表面324。圖5a至圖5c展示可用於遵循40度規則之遮罩輪廓之三個不同的非限制性實例。圖5a中之遮罩340具有凸圓形前表面344。表面344之圓形輪廓相對於遮罩220切掉遮罩340之前頂角，以得到額外的間隙且落在平面330a之40度角之下。圖5b中之遮罩350具有凹圓形前表面354。圖5c中之遮罩360具有S形彎曲的前表面364。在其他具體實例中，可使用具有任何合適的前表面及頂部表面形狀之遮罩，以防止遮罩侵入藉由40度規則保留之空間內。
除了改變遮罩之形狀之外，可在將組件安置在非屏蔽區域162內之前藉由使用遮罩而更容易地遵循40度規則，如圖6中所展示。遮罩380可經製造成明顯地短於例如遮罩220，此係因為導電層156之接觸襯墊370上未安裝必須裝配在遮罩之空腔內的組件。遮罩380可具有極接近基板152或物理地接觸該基板之頂部。遮罩380之較低頂部意謂遵循40度規則變得容易得多，且可能需要為屏蔽界面區域161保留較少的橫向空間以確保遵從性。
可使用較短遮罩380，而在非屏蔽區域162中不使用組件或僅使用相對較短組件。舉例而言，接觸襯墊370可在最終裝置中留空以用作平台柵格陣列，或唯一組件可為作為導電層156之部分形成於基板152內之天線。沒有組件安置在非屏蔽區域162內之基板152上，因此遮罩380可經製造成僅稍微高於基板。若製造流程經設計成在形成屏蔽層260之前使非屏蔽區域162不含組件且接著在形成屏蔽層之後安裝非屏蔽組件，則亦可使用遮罩380。
圖7展示在運用實行的40度規則進行製造之後的與圖4a相同之視圖。屏蔽層260形成自鈍化層300之頂部上、向下至垂直表面302且至接觸襯墊301上之厚且連續的層。屏蔽層260充分接地且為囊封體168內之組件提供可接受的屏蔽。
圖8a及圖8b說明將上文所描述之經屏蔽封裝，例如具有屏蔽層260之封裝150，併入至電子裝置中。圖8a示出作為電子裝置400之部分安裝至印刷電路板（printed circuit board；PCB）或其他基板402上之封裝150的部分橫截面。凸塊406在基板152之底部上形成於導電層156上。可在製造製程之任一階段，例如在對囊封體168進行模製之前、在單粒化分割之前或在形成屏蔽層260之後形成導電凸塊406。凸塊406經回焊至PCB 402之導電層404上，以將封裝150物理地附接至PCB且將該封裝電連接至該PCB。在其他具體實例中，使用熱壓縮或其他適合的附接及連接方法。在一些具體實例中，在封裝150與PCB 402之間使用黏著劑或底部填充層。半導體晶粒104藉由基板152及凸塊406電耦合至導電層404。
圖8b說明電子裝置400，其包括具有安裝在PCB之表面上的複數個半導體封裝之PCB 402，該複數個半導體封裝包括具有屏蔽層260及連接器170之封裝150。具有連接器410之帶狀纜線412插入至連接器170中，以將另一裝置電耦合至封裝150中之組件。連接器410經組態以與連接器170介接，使得帶狀纜線412可藉由帶狀纜線將電信號傳導至封裝150及自該封裝傳導電信號。帶狀纜線412可用於將封裝150連接至PCB 402、PCB 402上之另一封裝、相同或不同電子裝置之另一PCB、另一PCB上之另一封裝、另一電子裝置、測試設備等。替代地，其他組件而非連接器170保持曝露以提供其預期功能，且無屏蔽層260干擾。視應用而定，電子裝置400可具有一種類型之半導體封裝或多種類型之半導體封裝。
電子裝置400可為使用半導體封裝以執行一或多個電功能之獨立系統。替代地，電子裝置400可為較大系統之子組件。舉例而言，電子裝置400可為平板電腦、蜂巢式電話、數位攝影機、通信系統或其他電子裝置之部分。電子裝置400亦可為圖形卡、網路介面卡或插入至電腦中之另一信號處理卡。半導體封裝可包括微處理器、記憶體、ASIC、邏輯電路、類比電路、RF電路、離散主動或被動裝置或其他半導體晶粒或電性組件。
在圖8b中，PCB 402提供通用基板以用於安裝於PCB上之半導體封裝的結構支撐及電性互連。使用蒸鍍、電解電鍍、無電鍍、網版印刷或其他合適金屬沈積製程於PCB 402之表面上方或層內形成導電信號跡線404。信號跡線404提供半導體封裝、安裝組件及其他外部系統或組件之間的電通信。跡線404亦視需要提供至半導體封裝之電源連接及接地連接。
在一些具體實例中，半導體裝置具有兩個封裝層級。第一層級封裝為用於將半導體晶粒機械地且電附接至中間體基板之技術。第二層級封裝涉及將中間基板機械地且電附接至PCB 402。在其他具體實例中，半導體裝置可僅具有第一層級封裝，其中晶粒直接機械地且電安裝至PCB 402。
出於說明之目的，包括接合線封裝446及倒裝晶片448之若干類型之第一層級封裝展示於PCB 402上。另外，若干類型的第二層級封裝，包括球狀柵格陣列（ball grid array；BGA）450、凸塊晶片載體（bump chip carrier；BCC）452、平台柵格陣列（land grid array；LGA）456、多晶片模組（multi-chip module；MCM）458、四邊扁平無引腳封裝（quad flat non-leaded；QFN）460、四邊扁平封裝462及嵌入式晶圓級球狀柵格陣列（embedded wafer level ball；eWLB）464，經展示為連同封裝150一起安裝在PCB 402上。傳導跡線404將安置在PCB 402上之各種封裝及組件電耦合至封裝150，從而使封裝150內之組件可用於PCB上之其他組件。
視系統要求而定，經組態具有第一及第二層級封裝式樣以及其他電子組件之任何組合的半導體封裝之任何組合可連接至PCB 402。在一些具體實例中，電子裝置400包括單個附接之半導體封裝，而其他具體實例需要多個互連之封裝。藉由於單個基板上方組合一或多個半導體封裝，製造商可將預製組件併入至電子裝置及系統中。因為半導體封裝包括複雜功能性，所以可使用較不昂貴組件及流線化製造製程來製造電子裝置。所得裝置不大可能失效且製造較不昂貴，從而為消費者帶來較低成本。
儘管已詳細說明本發明之一或多個具體實例，但所屬領域具通常知識者將瞭解，可在不脫離如以下申請專利範圍中所闡述之本發明的範圍的情況下對彼等具體實例作出修改及調適。
100:半導體晶圓 102:基底基板材料 104:半導體晶粒或組件 106:非主動晶粒間晶圓區域或鋸切道 108:後部或非主動表面 110:主動表面 112:導電層 114:凸塊 118:鋸片或雷射切割工具 150:例示性半導體封裝 152:基板 154:絕緣層 156:導電層 160:屏蔽區 161:屏蔽界面區域 162:非屏蔽區域 164:離散電性組件 / 離散組件 166:焊料凸塊或焊膏 168:囊封體或模製化合物 170:板間（B2B）連接器 200:金屬框架 202:膜 204:開口 206:雷射切割工具 220:預先形成的遮罩 222:側面 224:前部 226:背部 228:頂部 230:遮罩空腔 232:底部凸緣 240:遮罩 250:遮罩 252:封裝 260:屏蔽層 260a:較厚部分 260b:較厚部分 260c:部分 262:箭頭 270:致動器 300:鈍化或阻焊層 301:經曝露接觸襯墊 302:垂直表面 304:不連續性 320:遮罩 324:傾斜前表面 326a:線 326b:線 328:傾斜表面 330:平面 330a:平面 330b:平面 340:遮罩 344:凸圓形前表面 350:遮罩 354:凹圓形前表面 360:遮罩 364:S形彎曲的前表面 370:接觸襯墊 380:遮罩 400:電子裝置 402:印刷電路板（PCB）或其他基板 404:導電層 406:導電凸塊 410:連接器 412:帶狀纜線 446:接合線封裝 448:倒裝晶片 450:球狀柵格陣列（BGA） 452:凸塊晶片載體（BCC） 456:平台柵格陣列（LGA） 458:多晶片模組（MCM） 460:四邊扁平無引腳封裝（QFN） 462:四邊扁平封裝 464:嵌入式晶圓級球狀柵格陣列（eWLB） x:空間 θ:角度
[圖1a]至[圖1c]說明具有藉由鋸切道分隔開之複數個半導體晶粒的半導體晶圓； [圖2a]至[圖2m]說明使用預先形成的遮罩選擇性地形成屏蔽層； [圖3]說明具有經選擇性形成之屏蔽層的半導體裝置； [圖4a]至[圖4c]說明藉由在遮罩及半導體封裝上使用傾斜表面來增加可靠性； [圖5a]至[圖5c]說明用於預先形成的遮罩之替代輪廓； [圖6]說明較短的遮罩輪廓； [圖7]說明在運用具有傾斜表面之遮罩形成屏蔽層之後的接觸襯墊與屏蔽層之間的固體連接；且 [圖8a]及[圖8b]說明將經選擇性屏蔽之封裝整合至電子裝置中。
152:基板
168:囊封體或模製化合物
202:膜
301:經曝露接觸襯墊
320:遮罩
328:傾斜表面
330a:平面
330b:平面

Claims (15)

  1. 一種製造半導體裝置之方法，其包含： 提供半導體封裝，該半導體封裝包括： 基板； 第一組件，其安置在該基板上方； 囊封體，其沈積於該第一組件上方；及 第二組件，其在該囊封體外部安置在該基板上方； 將金屬遮罩安置在該第二組件上方； 在該半導體封裝上方形成屏蔽層；及 在形成該屏蔽層之後移除該金屬遮罩。
  2. 如請求項1之方法，其進一步包括在該基板之接觸襯墊上形成該屏蔽層。
  3. 如請求項2之方法，其中該接觸襯墊上方之自垂直方向延伸40度之圓錐形區域在形成該屏蔽層時保持不含該囊封體及該金屬遮罩。
  4. 如請求項3之方法，其中該金屬遮罩之朝向該接觸襯墊定向的表面係傾斜的。
  5. 如請求項3之方法，其中該囊封體之朝向該接觸襯墊定向之表面係傾斜的。
  6. 如請求項1之方法，其中在形成該屏蔽層時將該第二組件安置於該遮罩之空腔內。
  7. 一種製造半導體裝置之方法，其包含： 提供第一半導體封裝，該第一半導體封裝包含基板及沈積於該基板之僅第一部分上方之囊封體； 將遮罩安置在該基板之第二部分上方； 在該囊封體上方形成第一屏蔽層；及 移除該遮罩。
  8. 如請求項7之方法，其進一步包括： 提供第二半導體封裝； 在於該第一半導體封裝上方形成該第一屏蔽層之後將該遮罩安置在該第二半導體封裝上方；及 在該第二半導體封裝上方形成第二屏蔽層。
  9. 如請求項7之方法，其中該遮罩之朝向該囊封體定向之表面係傾斜的。
  10. 如請求項7之方法，其進一步包括： 使用取置機將該遮罩安置在該基板之該第二部分上方；及 使用該取置機來移除該遮罩。
  11. 一種半導體裝置，其包含： 基板； 囊封體，其沈積於該基板上方； 遮罩，其在該囊封體之佔據面積外部安置在該基板上方，該遮罩包括該遮罩之安置於該基板與該遮罩之頂部之間的空腔；及 屏蔽層，其形成於該囊封體、該基板及該遮罩上方。
  12. 如請求項11之半導體裝置，其進一步包括在該遮罩之該空腔中安置在該基板上之電子組件。
  13. 如請求項11之半導體裝置，其中該屏蔽層延伸至該基板之在該遮罩與該囊封體之間的接觸襯墊。
  14. 如請求項13之半導體裝置，其中該接觸襯墊上方之自該接觸襯墊正上方至與垂直方向成40度之一區域保持不含該囊封體及該遮罩。
  15. 如請求項11之半導體裝置，其中該遮罩包括朝向該囊封體定向之傾斜表面。
TW110129976A 2020-11-17 2021-08-13 使用預先形成的遮罩的選擇性電磁干擾屏蔽 TW202221884A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/950,295 US11664327B2 (en) 2020-11-17 2020-11-17 Selective EMI shielding using preformed mask
US16/950,295 2020-11-17

Publications (1)

Publication Number Publication Date
TW202221884A true TW202221884A (zh) 2022-06-01

Family

ID=81548728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129976A TW202221884A (zh) 2020-11-17 2021-08-13 使用預先形成的遮罩的選擇性電磁干擾屏蔽

Country Status (4)

Country Link
US (2) US11664327B2 (zh)
KR (2) KR102637567B1 (zh)
CN (1) CN114512408A (zh)
TW (1) TW202221884A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910322B2 (en) * 2018-12-14 2021-02-02 STATS ChipPAC Pte. Ltd. Shielded semiconductor package with open terminal and methods of making

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2006502596A (ja) 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US8354688B2 (en) 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US8018037B2 (en) 2009-04-16 2011-09-13 Mediatek Inc. Semiconductor chip package
US8576574B2 (en) * 2010-04-21 2013-11-05 Stmicroelectronics Pte Ltd. Electromagnetic interference shielding on semiconductor devices
KR101250737B1 (ko) 2011-08-08 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
TWI502733B (zh) 2012-11-02 2015-10-01 環旭電子股份有限公司 電子封裝模組及其製造方法
US10449568B2 (en) * 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
US10184179B2 (en) * 2014-01-21 2019-01-22 Applied Materials, Inc. Atomic layer deposition processing chamber permitting low-pressure tool replacement
US10784208B2 (en) * 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6580259B2 (ja) * 2016-05-26 2019-09-25 三菱電機株式会社 電力用半導体装置
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法
US10236260B2 (en) 2016-06-30 2019-03-19 Nxp Usa, Inc. Shielded package with integrated antenna
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6971093B2 (ja) * 2017-08-30 2021-11-24 株式会社ディスコ マルチブレード、加工方法
US11088082B2 (en) * 2018-08-29 2021-08-10 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding and method of making the same
US10910322B2 (en) * 2018-12-14 2021-02-02 STATS ChipPAC Pte. Ltd. Shielded semiconductor package with open terminal and methods of making
US10985109B2 (en) 2018-12-27 2021-04-20 STATS ChipPAC Pte. Ltd. Shielded semiconductor packages with open terminals and methods of making via two-step process
US10784210B2 (en) * 2018-12-27 2020-09-22 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding removal using laser ablation
US10834825B1 (en) 2019-05-08 2020-11-10 Raytheon Company Hermetic chip on board

Also Published As

Publication number Publication date
KR20240023415A (ko) 2024-02-21
KR20220068134A (ko) 2022-05-25
US11664327B2 (en) 2023-05-30
CN114512408A (zh) 2022-05-17
KR102637567B1 (ko) 2024-02-20
US11990424B2 (en) 2024-05-21
US20230275034A1 (en) 2023-08-31
US20220157739A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11652088B2 (en) Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US20200219859A1 (en) Semiconductor Device and Method of Forming a 3D Integrated System-in-Package Module
CN211578748U (zh) 半导体装置
US11367690B2 (en) Semiconductor device and method of forming an integrated SiP module with embedded inductor or package
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
KR20230054602A (ko) 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
US20240153884A1 (en) Electronic package and manufacturing method thereof
KR20240002912A (ko) 내장형 자기 차폐를 형성하는 반도체 디바이스 및 그 제조방법
KR20240009340A (ko) 전기 커넥터의 오염을 피하기 위한 2개 단계의 공정에서 emi 차폐 재료를 형성하는 반도체 디바이스 및 그 방법