CN110600440A - 一种埋入式封装结构及其制备方法、终端 - Google Patents

一种埋入式封装结构及其制备方法、终端 Download PDF

Info

Publication number
CN110600440A
CN110600440A CN201910727469.8A CN201910727469A CN110600440A CN 110600440 A CN110600440 A CN 110600440A CN 201910727469 A CN201910727469 A CN 201910727469A CN 110600440 A CN110600440 A CN 110600440A
Authority
CN
China
Prior art keywords
layer
dielectric layer
circuit
heat dissipation
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910727469.8A
Other languages
English (en)
Other versions
CN110600440B (zh
Inventor
郭学平
田清山
韩建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN110600440A publication Critical patent/CN110600440A/zh
Priority to PCT/CN2020/089849 priority Critical patent/WO2020228704A1/zh
Priority to US17/610,968 priority patent/US20220254695A1/en
Priority to EP20806773.6A priority patent/EP3951855A4/en
Application granted granted Critical
Publication of CN110600440B publication Critical patent/CN110600440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供了一种埋入式封装结构及其制备方法、终端，该埋入式封装结构包括：第一介质层，第一介质层具有第一表面及第二表面；还包括镶嵌在第一介质层的第一器件，第一器件外露在第一表面的一面贴附有散热层，第一器件外露在第二表面的一面连接有第一电路层；对称设置在第一介质层两侧的第二介质层及第三介质层。由上述描述可以看出，采用在第一介质层相对的两侧分别设置类对称的结构：第二介质层及第三介质层，散热层及第一电路层，从而使得整个埋入式封装结构形成一个类对称结构。从而使得第一介质层两侧的膨胀系数近似相等，降低了埋入式封装结构翘曲的情况。并且通过设置的散热层及第一电路层方便第一器件散热。

Description

一种埋入式封装结构及其制备方法、终端
本申请要求在2019年5月13日提交中华人民共和国知识产权局、申请号为201910391845.0、发明名称为“一种新型埋入式封装基板结构及工艺方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及到通信技术领域，尤其涉及到一种埋入式封装结构及其制备方法、终端。
背景技术
随着终端手机产品发展，在架构和功能上一直在走加法，手机的主板上集成的功能越来越多，但是由于手机的外形尺寸限定，导致手机内部空间受限。因此将器件从基板表面集成到基板内部的内埋封装技术在小型化、高性能方面的优势凸显，成为了封装技术应用热点。如图1中所示的现有技术中的一种埋入式封装基板，采用了基板1挖槽然后埋设芯片2，但是芯片2背面被树脂包裹，影响了芯片2的散热。同时在芯片2的绝缘层开窗以及焊盘间距较小时候，没有足够的空间将芯片2与应用到的终端手机的其他器件互连的金属线引出，影响高密度多管脚的芯片2的内埋。芯片2全部内埋至基板1的有机介质层内，由于介质树脂材料的热导率比较低，在芯片2的热耗无法有效散出，另外也存在非对称的内埋基板1结构存在导致内埋基板1制造以及应用的问题。
发明内容
本申请提供了一种埋入式封装结构及其制备方法、终端，用以提高芯片的散热，降低基板的翘曲。
第一方面，提供了一种埋入式封装结构，该埋入式封装结构包括：第一介质层，所述第一介质层包括相对设置的第一表面及第二表面；还包括镶嵌在所述第一介质层的第一器件，所述第一器件的厚度与所述第一介质层的厚度的差值位于设定范围内；散热层，设置在所述第一表面，且所述散热层与所述第一器件接触；还包括第一电路层，设置在所述第一介质层的第二表面，且所述第一电路层与所述第一器件电连接，其中，所述散热层与所述第一电路层为膨胀系数相同。该基板还包括第二介质层，覆盖在所述散热层，所述第二介质层上设置有至少一个与所述散热层连接的散热孔；还包括第三介质层，覆盖在所述第一电路层，且所述第三介质层上设置有与所述第一电路层连接的第一过孔。且所述第二介质层与所述第三介质层的膨胀系数相同。由上述描述可以看出，采用在第一介质层相对的两侧分别设置膨胀系数相同的材质制备的散热层及第一电路层的结构、以及第二介质层及第三介质层，从而使得整个埋入式封装结构形成一个类对称结构。在基板受热发生形变时，散热层与第一电路层的膨胀情况相近似，第二介质层与第三介质层膨胀情况相近似，从而降低了埋入式封装结构翘曲的情况。并且通过设置的散热层及第一电路层方便第一器件散热。
在一个具体的可实施方案中，第一介质层采用没有掺杂玻璃纤维的树脂制备而成，第二介质层及第三介质层采用掺杂有玻璃纤维的树脂制备而成。降低第一介质层包裹第一器件时产生的气泡。
在一个具体的可实施方案中，所述第一器件与第一介质层等厚。从而使得第一器件的两侧能够直接与散热层及第一电路层接触。本申请中的等厚指的是在满足公差±20微米范围内均视为厚度相同。
在一个具体的可实施方案中，所述第二介质层与所述第三介质层等厚；所述第三介质层背离所述第一介质层的一面设置有第二电路层，且所述第二电路层通过所述第一过孔与所述第一电路层电连接。通过第一过孔实现第二电路层与第一电路层的电连接；所述第二介质层背离所述第一介质层的一面设置有第三电路层，且所述第三电路层与所述第一电路层电连接；所述第二电路层与所述第三电路层的膨胀系数相同。通过采用相同膨胀系数的第二电路层及第三电路层，改善了基板的翘曲情况。
在一个具体的可实施方案中，所述第一器件为裸芯片，且所述散热层与所述裸芯片。通过采用裸芯片，使得散热层可以直接与裸芯片接触，相比于现有技术中的封装芯片来说，提高了散热的效果。
在一个具体的可实施方案中，所述散热层覆盖在所述第一表面的面积大于所述第一器件外露在所述第一器件的表面的面积。进一步提高了散热的效果。
在一个具体的可实施方案中，所述设定范围为0～50微米。具体的可以为0微米、10微米、20微米、30微米、40微米、50微米等不同的厚度。
在一个具体的可实施方案中，所述第一介质层内设置有至少一个通孔，每个通孔内固定有导电柱，所述第二介质层设置有与所述导电柱一一对应电连接的第二过孔；所述第三介质层设置有与所述导电柱连通的第三过孔；所述第三电路层与所述第二电路层通过电连接的第二过孔、导电柱及第三过孔连接。实现了电路之间的导电连接。
在一个具体的可实施方案中，还包括设置在所述第二介质层上的第二器件，以及用于镶嵌所述第二器件的第四介质层；其中，所述第二器件与所述第一电路层电连接。
在一个具体的可实施方案中，所述第二器件通过金属飞线和/或焊球与所述第三电路层电连接，第三电路层与第一电路层电连接。
第二方面，提供了一种终端，该终端包括壳体，以及设置在所述壳体内的主板，还包括设置子所述主板上的埋入式封装结构。所述埋入式封装结构包括第一介质层，所述第一介质层包括相对设置的第一表面及第二表面；镶嵌在所述第一介质层的第一器件，所述第一器件的厚度与所述第一介质层的厚度的差值位于设定范围内；散热层，设置在所述第一表面，且所述散热层与所述第一器件接触；第一电路层，设置在所述第一介质层的第二表面，且所述第一电路层与所述第一器件电连接；第二介质层，覆盖在所述散热层，所述第二介质层上设置有至少一个与所述散热层连接的散热孔；第三介质层，覆盖在所述第一电路层，且所述第三介质层上设置有与所述第一电路层连接的第一过孔。由上述描述可以看出，采用在第一介质层相对的两侧分别设置膨胀系数相同的材质制备的散热层及第一电路层的结构、以及第二介质层及第三介质层，从而使得整个埋入式封装结构形成一个类对称结构。在基板受热发生形变时，散热层与第一电路层的膨胀情况相近似，第二介质层与第三介质层膨胀情况相近似，从而降低了埋入式封装结构翘曲的情况。并且通过设置的散热层及第一电路层方便第一器件散热。
在一个具体的可实施方案中，第一介质层采用没有掺杂玻璃纤维的树脂制备而成，第二介质层及第三介质层采用掺杂有玻璃纤维的树脂制备而成。降低第一介质层包裹第一器件时产生的气泡。
在一个具体的可实施方案中，所述第一器件与第一介质层等厚。从而使得第一器件的两侧能够直接与散热层及第一电路层接触。
在一个具体的可实施方案中，所述第二介质层与所述第三介质层等厚；所述第三介质层背离所述第一介质层的一面设置有第二电路层，且所述第二电路层通过所述第一过孔与所述第一电路层电连接。通过第一过孔实现第二电路层与第一电路层的电连接；所述第二介质层背离所述第一介质层的一面设置有第三电路层，且所述第三电路层与所述第一电路层电连接；所述第二电路层与所述第三电路层的膨胀系数相同。通过采用相同膨胀系数的第二电路层及第三电路层，改善了基板的翘曲情况。
在一个具体的可实施方案中，所述第一器件为裸芯片，且所述散热层与所述裸芯片。通过采用裸芯片，使得散热层可以直接与裸芯片接触，相比于现有技术中的封装芯片来说，提高了散热的效果。
在一个具体的可实施方案中，所述散热层覆盖在所述第一表面的面积大于所述第一器件的表面的面积。进一步提高了散热的效果。
在一个具体的可实施方案中，所述第一介质层内设置有至少一个通孔，每个通孔内固定有导电柱，所述第二介质层设置有与所述导电柱一一对应电连接的第二过孔；所述第三介质层设置有与所述导电柱连通的第三过孔；所述第三电路层与所述第二电路层通过电连接的第二过孔、导电柱及第三过孔连接。实现了电路之间的导电连接。
在一个具体的可实施方案中，还包括设置在所述第二介质层上的第二器件，且所述第二器件与所述第一电路层电连接。
在一个具体的可实施方案中，所述第二器件通过金属飞线和/或焊球与所述第三电路层电连接，第三电路层与第一电路层电连接。
在一个具体的可实施方案中，用于镶嵌所述第二器件的第四介质层。提高第二器件的安全性。
第三方面，提供了一种埋入式封装结构的制备方法，该方法包括以下步骤：环绕第一器件制备第一介质层，且所述第一器件镶嵌在制备的第一介质层内，所述第一器件相对的两个表面分别外露在所述第一介质层相对的第一表面及第二表面；且所述第一器件的厚度与所述第一介质层的厚度的差值位于设定范围内；在所述第一表面贴附散热层，且所述散热层与所述第一器件接触；在所述散热层制备第二介质层；在所述第二介质层制备至少一个散热孔，所述第二介质层上设置有至少一个与所述散热层连接的散热孔；在所述第二表面制备与所述第一器件连接的第一电路层；在所述第一电路层制备第三介质层；在所述第三介质层制备与所述第一电路层连接的第一过孔；其中，所述散热层与所述第一电路层为膨胀系数相同；所述第二介质层与所述第三介质层的膨胀系数相同。由上述描述可以看出，采用在第一介质层相对的两侧分别设置膨胀系数相同的材质制备的散热层及第一电路层的结构、以及第二介质层及第三介质层，从而使得整个埋入式封装结构形成一个类对称结构。在基板受热发生形变时，散热层与第一电路层的膨胀情况相近似，第二介质层与第三介质层膨胀情况相近似，从而降低了埋入式封装结构翘曲的情况。并且通过设置的散热层及第一电路层方便第一器件散热。
在一个具体的可实施方案中，该方法还包括：还包括：在所述第三介质层背离所述第一介质层的一面制备第二电路层，且所述第二电路层通过所述第一过孔与所述第一电路层电连接；在所述第二介质层背离所述第一介质层的一面制备第三电路层；将所述第三电路层与所述第一电路层电连接；其中，所述第二电路层与所述第三电路层的膨胀系数相同。
在一个具体的可实施方案中，所述环绕第一器件制备第一介质层，且所述第一器件镶嵌在制备的第一介质层内，所述第一器件相对的两个表面分别外露在所述第一介质层相对的第一表面及第二表面具体为：在承载板上设置铜箔层；将第一器件放置在铜箔层；在铜箔层上注塑介质层包裹所述第一器件；对介质层减薄形成所述第一介质层。
在一个具体的可实施方案中，所述将所述第三电路层与所述第一电路层电连接具体为：
在所述铜箔层上制备导电柱；在铜箔层上注塑介质层时，所述介质层包裹所述导电柱；在对所述介质层减薄形成所述第一介质层时，所述导电柱外露；在所述第二介质层时，设置与所述导电柱电连接的第二过孔；在设置所述第二电路层时，所述第二电路层与所述第二过孔电连接；将所述第一介质层从所述铜箔层拆解下；在制备所述第三介质层时，制备第三过孔，且所述第三过孔与所述导电柱电连接；在制备所述第三电路层时，将所述第三电路层与所述第三过孔电连接。
在一个具体的可实施方案中，所述散热层覆盖在所述第一表面的面积大于所述第一器件的表面的面积。
附图说明
图1为现有技术中埋入式封装结构的结构示意图；
图2a为本申请实施例提供的终端的结构示意图；
图2b为本申请实施例提供的终端与主板的连接示意图；
图3a为本申请实施例提供的埋入式封装结构的结构示意图；
图3b为图3a中A-A处的剖视图；
图4a为本申请实施例提供的基板的结构示意图；
图4b为本申请实施例提供的基板的另一结构示意图；
图5a为本申请实施例提供的埋入式封装结构的一种结构示意图；
图5b为本申请实施例提供的埋入式封装结构的另一种结构示意图；
图6为本申请实施例提供的埋入式封装结构的电流路径示意图；
图7～图21为本申请实施例提供的埋入式封装结构的制备流程图。
具体实施方式
首先说明一下其应用场景，该埋入式封装结构应用于移动终端中，如手机、平板电脑或者穿戴式的设备(如电子手表等)。如图2a中所示，以手机为例，移动终端包含壳体10以及设置在壳体10内的印刷电路板，该印刷电路板上设置有埋入式封装结构20。其中，印刷电路板可以为移动终端的主板30，在具体连接时，埋入式封装结构20与主板30电连接，如图2a及图2b中所示，埋入式封装结构20放置在主板30上，既可以采用如图2a中所示，埋入式封装结构20与主板30之间通过BGA(焊球阵列)电连接，或者还可以采用如图2b中所示的埋入式封装结构20与主板30之间采用LGA(栅格阵列)电连接。其中，埋入式封装结构20中埋入了第一器件，该第一器件可以为芯片或者无源器件，其中芯片可以为不同功能的芯片，如CPU芯片、射频驱动芯片或者其他处理器的芯片，在采用无源器件时，可以为电容、电感或者电阻。
为了方便理解本申请实施例提供的埋入式封装结构20，下面结合附图说明一下其具体的结构。首先参考图3a及图3b，其中，图3a中示出了埋入式封装结构20的整体结构示意图，图3b示出了埋入式封装结构20的剖视图。由图3a中可以看出，该埋入式封装结构20整体为一个板状结构，一并参考图3b中所示的A-A处的剖视图可以看出，埋入式封装结构20主要包括两大部分，分别为基板21以及第四介质层26，下面分别对其进行说明。
首先参考图4a，其中，图4a示出了基板21的结构，该基板21具有多层层叠的层结构，多层层结构中主要包括三层介质层：第一介质层211、第二介质层213a及第三介质层213b。在具体设置时，第一介质层211具有两个相对的表面，为了方便描述，将其分别命名为第一表面及第二表面，在具体设置第二介质层213a及第三介质层213b时，其中第二介质层213a覆盖在第一表面上，而第三介质层213b覆盖在了第二表面。此时，设置的第二介质层213a及第三介质层213b近似对称设置在了第一介质层211的两侧。
在具体设置第一介质层211时，第一介质层211内镶嵌有第一器件22，如图4a中所示，在设置第一介质层211时，第一介质层211内埋设了第一器件22。在生产时，将第一器件22放置在承载板上，在承载板上直接注塑形成第一介质层211，在注塑时形成的第一介质层211包裹第一器件22，之后通过减薄工艺，使得第一器件22的两个表面分别外露在第一器件22的第一表面及第二表面。在具体制备第一介质层211时，该第一介质层211采用纯树脂制备而成，其内部没有掺杂玻璃纤维等增加强度的材质。由于纯树脂具有良好的流动性，因此形成的第一介质层211可以很好的包围第一器件22，降低产生气泡或者缝隙的情况，使得第一介质层211能够良好的贴合在第一器件22上。应当理解的是，在图4a中示出了第一介质层211中镶嵌一个第一器件22的具体结构示意图，但是在本申请实施例中镶嵌在第一介质层211中的第一器件22的个数不仅限于一个，也可以为两个或者三个，如图4b中所示，在第一介质层211中镶嵌了两个第一器件22。但是无论在第一介质层211中埋设几个第一器件22，该第一器件22与其他结构层的连接方式均相同，因此，下面以第一介质层211中镶嵌一个第一器件22为例进行说明。
继续参考图4a中所示，由上述描述可以看出，镶嵌在第一介质层211中的第一器件22的两个相对的表面分别外露在第一介质层211的第一表面及第二表面。且第一器件22的厚度与第一介质层211的厚度的差值介于设定范围内，该设定范围为0～50微米，即第一器件22的厚度与第一介质层211的厚度差值介于0微米、10微米、20微米、30微米、40微米、50微米等不同的差值。如第一介质层211的厚度大于第一器件22的厚度，或者第一介质层211的厚度等于第一器件22的厚度。其中上述的第一介质层211与第一器件22的厚度相等指的是在公差允许的范围内第一介质层211与第一器件22厚度相同，该公差范围为±20微米。
为了方便描述将芯片外露在第一表面及第二表面的两个表面分别命名为第三表面及第四表面。以图4a所示的基板21的放置方向为参考方向，其中，第一表面为第一介质层211的上表面，第二表面为第一介质层211的下表面，第四表面为第一器件22的上表面，第三表面为第一器件22的下表面，且第三表面设置有管脚。如图4a中所示，在第一器件22镶嵌在第一介质层211内时，第一器件22的第四表面外露在第一介质层211的第一表面，第一器件22的第三表面外露在第一介质层211的第二表面。其中，第四表面与第一表面的距离小于等于50微米，如第四表面高于或低于第一表面0微米、10微米、20微米或者50微米等不同的距离。但是应当理解的是，在第一器件22是没有散热需求的器件时，第一器件22的第四表面可以不外露在第一介质层211的第一表面。
此外，在埋入式封装结构20中除了上述的介质层外，还包括第一金属层212a及第二金属层212b，且第一金属层212a及第二金属层212b分列在第一器件22的相对的两侧。继续参考图4a，在设置第一金属层212a及第二金属层212b时，其中第一金属层212a覆盖在第一介质层211的第一表面，且介于第一介质层211与第二介质层213a之间。继续参考图4a中所示，在设置第一金属层212a时，通过溅射或者其他工艺在第一介质层211的第一表面涂覆一层金属层，且涂覆的第一金属层212a覆盖第一器件22外露的第四表面。之后对第一金属层212a进行刻蚀，形成不同的图案，但是在刻蚀后的第一金属层212a中至少包含覆盖在第一器件22的第四表面的散热层2122。其中，第一金属层212a包括电隔离的两部分：导电层2121以及散热层2122。其中，散热层2122与第一器件22接触，在制备时，金属直接溅射到第一器件22上。在第一器件22为芯片时，第一器件22采用裸芯片，此时散热层2122直接与裸芯片接触。在裸芯片散热时，产生的热量直接传递到散热层2122上。相比与现有技术中埋设的芯片采用封装芯片来说，现有技术中的封装芯片包括一层电路层以及封装该电路层的封装层，在设置散热结构时，散热层铺设在封装芯片的封装层上，不与芯片直接接触，从而增加了热传递的路径。而本实施例中，通过采用散热层直接与裸芯片接触，提高了散热的效果。另外，在本申请实施例中，散热层2122的面积大于第一器件22的表面的面积，即散热层2122的面积大于第一器件22的第四表面，从而更进一步的提高了第一器件22的散热效果。
在制备第二介质层213a时，在第一金属层212a上直接制备第二介质层213a，且制备的第二介质层213a具有一定的强度，该第二介质层213a采用参杂有玻璃纤维的树脂材质制备而成，且其中玻璃纤维与树脂的比例为现有技术中的常见比例即可，需要保证第二介质层213a具有一定的支撑强度。
继续参考图4a中所示，在制备第二介质层213a时，在第二介质层213a上开设了多个散热孔27d，在形成第二介质层213a后，在第二介质层213a上通过刻蚀或者其他工艺形成多个散热孔27d，且每个散热孔27d在第一表面的垂直投影位于散热层2122上，并使得每个散热孔27d与散热层2122连通，以便于将散热层2122吸收的热量通过散热孔27d传递出去。此外，对于散热孔27d的设置位置以及排列方式可以根据需要而定，并不限定于图4a中所示的方式。
继续参考图4a，在设置第二金属层212b时，第二金属层212b为第一电路层。在设置时，首先在第一介质层211的第二表面通过溅射或者其他工艺形成一层金属层，之后通过刻蚀的方式形成需要的电路图样。此外，在设置第二金属层212b时，第二金属层212b与第一器件22电连接。如图4a中所示，第一器件22的第三表面具有一个保护膜层，并且该保护膜层具有窗口，而第一器件22的管脚外露在保护膜层的窗口外。在第二金属层212b溅射在第二表面时，导电金属填充在保护膜层的窗口中并与第一器件22的管脚电连接，以实现第一器件22与第二金属层212b的电连接。但是在对保护层开设窗口时，由于工艺水平的限定，使得开设的窗口的直径为40μm左右的窗口，造成第二金属层212b与管脚的连接尺寸比较大。因此在需要第二金属层212b与第一器件22的连接比较小时，可以采用如图4a中所示的方式，在第一器件22的保护膜层外预设一层光敏树脂层221，且该光敏树脂层221与第一器件22的管脚相对的区域直接连接，可以理解为在保护膜层上开设窗口，之后在保护膜层上制备光敏树脂层221，设置的光敏树脂层221填充到窗口内直接与管脚连接。在需要将第二金属层212b与管脚连接时，采用第一器件22生产时的晶圆(晶圆为第一器件22的源材料)制备的工艺，可以在光敏树脂层221上开设直径小于5～10μm的窗口，从而降低第二金属层212b与管脚连接的孔径，从而可以将第一器件22的管脚设置的更加紧密，有利于整个第一器件22的小型化。当然上述以窗口为圆形为例进行的说明，但是在本申请实施例中开设的窗口不仅限于圆形，还可以为方形、椭圆形等不同的尺寸。
继续参考图4a中的结构，在设置第二金属层212b时，第二金属层212b介于了第一介质层211与第三介质层213b之间。在制备好第二金属层212b后，可以直接在第二金属层212b制备第三介质层213b，且制备的第三介质层213b覆盖第二金属层212b，该第三介质层213b的材质与第二介质层213a的材质相同，也采用掺杂有玻璃纤维的树脂材质制备而成。且在设置第二介质层213a及第三介质层213b时，第二介质层213a及第三介质层213b的厚度近似相同或者完全相同。此外，在第三介质层213b上设置有用于与第二金属层212b连接的第一过孔27a。如图4a中所示，在第二金属层212b上具有多个连接端2123，对应的在每个连接端2123设置有一个第一过孔27a，该第一过孔27a的一端与第二金属层212b上的连接端2123电连接，另一端用于连接其他电路，以使得第二金属层212b与其他电路进行连接。在具体设置第一过孔27a时，第一过孔27a的位置根据第二金属层212b上的连接端2123的位置设置。在形成第一过孔27a时，通过刻蚀或者其他的已知方式在第二介质层213a上开设通孔，之后在通孔的侧壁上蒸镀上金属层，该金属层与第二金属层212b的连接端2123一一对应电连接。
由上述描述可以看出，以图4a中所示的埋入式封装结构20的放置方向为参考方向。在竖直方向上，位于第一介质层211的上下两侧分别首先设置了一层金属层(第一金属层212a及第二金属层212b)，之后再对应分别设置了两个介质层(第二介质层213a及第三介质层213b)，且在设置两层金属层时，两个金属层采用的材质相同，如铜、银等导电金属。以均采用铜材质为例，第一金属层212a及第二金属层212b的掺铜率相同或者相近似，其中掺铜率指的是金属覆盖的面积与金属溅射到的表面的总面积的比值。因此在第一金属层212a及第二金属层212b的掺铜率近似相等的情况下，位于第一介质层211两侧的第一金属层212a及第二金属层212b的膨胀系数相同。对于设置的第二介质层213a及第三介质层213b来说，由于第二介质层213a及第三介质层213b采用的材质相同，且设置的厚度也近似相同，因此设置的两个介质层的膨胀系数也近似相同。由上述描述可以看出，通过在第一介质层211的两侧(上下两个方向)上对称设置相近似的结构，从而形成一个类对称的结构(第一金属层212a与第二金属层212b类对称、第二介质层213a与第三介质层213b类对称)，使得位于第一介质层211两侧的结构的膨胀系数相近似，因此在埋入式封装结构20使用时，第一介质层211两侧的结构发生的形变量近似相等，从而可以有效地限制了埋入式封装结构20的翘曲情况，改善了基板21的使用效果。其中，上述的类对称指的是两个结构的设置位置对称，且两个结构之间差异不大的情况。以第一金属层212a及第二金属层212b为例，第一金属层212a与第二金属层212b的掺铜率在近似相等的情况下，认为其为类对称的方式设置在第一介质层211的两侧。
继续参考图4a中所示，该埋入式封装结构20除了上述的类对称结构外，还设置了其他的类对称结构，如该埋入式封装结构20还包括第三金属层214b及第四金属层214a，其中，第三金属层214b设置在了第三介质层213b背离第一介质层211的一面，而第四金属层214a设置在了第二介质层213a背离第一介质层211的一面。在具体设置第三金属层214b及第四金属层214a时，第三金属层214b及第四金属层214a分别为电路层。其中，第三金属层214b为第二电路层，而第四金属层214a为第三电路层。首先说明一下在制备第三金属层214b时，通过溅射或者其他已知的工艺在第三介质层213b背离第一介质层211的一面形成一个金属层，之后通过刻蚀或者激光切割的方式形成第三金属层214b，如图4a中所示，在形成第三金属层214b时，第三金属层214b与第二金属层212b电连接。在具体实现电连接时，第三金属层214b具有用于与第二金属层212b连接的连接端2141，且该连接端2141与第一过孔27a一一对应连接。由图4a中所示可以看出，位于第一过孔27a的两端分别为第二金属层212b及第三金属层214b，且第二金属层212b与第三金属层214b之间通过设置的第一过孔27a实现电连接。且每个第一过孔27a的两端分别连接第二金属层212b的连接端2123及第三金属层214b的连接端2141，从而使得第一金属层212a与第三金属层214b之间导电连接。
对于第四金属层214a，如图4a中所示，第四金属层214a设置在了第二介质层213a背离第一介质层211的一面，在制备第四金属层214a时，通过溅射或者其他已知的工艺在第二介质层213a背离第一介质层211的一面形成一个层金属层，之后通过刻蚀或者激光切割的方式形成第三电路层，且形成的第四金属层214a也作为第一器件22的散热结构。如图4a中所示，在设置第四金属层214a时，第四金属层214a覆盖到散热孔27d上，第一器件22从顶部散发的热量通过散热层2122将热量传递到散热孔27d，之后再通过散热孔27d传递到第四金属层214a，从而使得从第一器件22顶部散发的热量可以通过第一金属层212a及第四金属层214a散热出去，提高了散热的效果。
继续参考图3b中所示，由图3b可以看出，在具体设置第三金属层214b及第四金属层214a时，第三金属层214b及第四金属层214a分列在第一介质层211的两侧，且第三金属层214b及第四金属层214a均为电路层。但是在设置第三金属层214b及第四金属层214a时，第三金属层214b及第四金属层214a的设置方式与第一金属层212a及第二金属层212b的设置方式类似，即第三金属层214b及第四金属层214a的掺铜率相近似，从而使得第三金属层214b与第四金属层214a以类对称的方式设置在第一介质层211的两侧。因此，设置的第三金属层214b及第四金属层214a不会造成埋入式封装结构20发生翘曲。
此外，在设置第三金属层214b及第四金属层214a时，第三金属层214b及第四金属层214a分别为第二电路层及第三电路层，且设置的第三金属层214b与第二金属层212b电连接。而对于第四金属层214a时，在具体设置时，也可以根据需要分别与第三金属层214b及第二金属层212b电连接，或者仅与第三金属层214b电连接，仅与第二金属层212b电连接的等不同的情况。如图4a中所示，在图4a中示出了第四金属层214a分别与第三金属层214b及第二金属层212b电连接的情况。首先说明一下第四金属层214a与第二金属层212b的连接情况。如图4a中所示，在实现第四金属层214a与第二金属层212b电连接时，由于第四金属层214a与第二金属层212b分列在第一器件22的两侧且不相邻，因此在设置时需要通过设置穿过第一介质层211、第二介质层213a的结构来连接第二金属层212b及第四金属层214a。上述结构包括：镶嵌在第一介质层211中的导电柱23，以及设置在第二介质层213a中的第二过孔27c，且第二过孔27c与导电柱23电连接。在具体实现时，继续参考图4a中所示，在第一介质层211内设置有至少一个通孔(由于该通孔与导电柱23重叠，因此未在图中标示)，且每个通孔内固定有导电柱23。但是在形成上述结构时，在制备第一介质层211时，首先将第一器件22及导电柱23放置到预设的位置上，之后再注塑树脂形成第一介质层211，在注塑后导电柱23镶嵌在第一介质层211中，且导电柱23的两面分别外露在第一介质层211的第一表面及第二表面。由上述描述可以看出，在制备完第一介质层211后，需要在第一表面制备第一金属层212a，并在第二表面制备第二金属层212b，在制备第一金属层212a及第二金属层212b时，第一金属层212a及第二金属层212b分别与导电柱23外露的两个表面电连接。在第二金属层212b通过刻蚀或者其他工艺形成第二金属层212b时，导电柱23直接与第二金属层212b电连接。在第一金属层212a进行刻蚀时，第一金属层212a除了形成散热层2122外，还形成与导电柱23连接的导电层2121。在继续制备第二介质层213a时，形成第二介质层213a后在第二介质层213a中开孔使得导电层2121外露，之后在孔中涂覆金属层形成第二过孔27c，且第二过孔27c通过导电层2121与导电柱23电连接。在第二介质层213a背离第一介质层211的一面形成第四金属层214a时，第四金属层214a与第二过孔27c电连接，此时第四金属层214a通过第二过孔27c及导电柱23与第二金属层212b电连接。应当理解的是，在具体设置第二过孔27c及导电柱23时可以根据需要设置不同的个数，如图4a中所示导电柱23的个数为两个，但是图4a中仅仅为一个示例，在本申请实施例中可以根据需要设置不同个数的导电柱23，如三个、一个、或者五个、六个等不同个数的导电柱23，只需要保证第四金属层214a能够与第二金属层212b实现连接即可。
在第四金属层214a与第二电路层电连接时，继续参考图4a中所示，第四金属层214a与第三金属层214b在电连接时，也采用了上述的第二过孔27c及导电柱23的结构。但是由于导电柱23与第三金属层214b之间还间隔了第三介质层213b，因此在设置的第三介质层213b中开设了第三过孔27b来连接导电柱23与第三金属层214b。其中第三过孔27b的设置方式可以参考上述第二过孔27c的设置方式，并且第三过孔27b也是与导电柱23电连接的。此时在第四金属层214a与第三金属层214b电连接时，具体通过第二过孔27c、导电柱23以及第三过孔27b。
继续参考图4a中所示，在整个基板21中，位于最外层的为第三金属层214b及第四金属层214a。此外，为了保护第三金属层214b及第四金属层214a，在第三金属层214b及第四金属层214a上分别覆盖了一层保护层，该保护层可以为阻焊绿油层、或者采用塑封或者树脂层等不同具有保护功能的层。但是为了保证基板21能够与其他的部件进行电连接。在设置的保护层上开设了窗口。为了方便理解，下面分别对其进行说明。
首先对于第二电路层来说，为方便描述，将覆盖在第三金属层214b的保护层命名为第一保护层215b。在具体设置第一保护层215b时，通过采用注塑或者蒸镀的方式在第二电路层上形成一层保护层，并且形成的第一保护层215b具有多个第一窗口2152，该第一窗口2152与第三金属层214b的连接端2141对应的，此时第三金属层214b具有外露在每个第一窗口2152的第一连接端。通过设置的第一连接端可以用于与其他电路进行连接。如图5a中所示，此时形成的第一窗口2152可以实现埋入式封装结构20与主板之间采用LGA(栅格阵列)电连接。除了上述的方式外，还可以采用其他的方式，如图5b中所示，此时，该基板21还包括覆盖在所述第三金属层214b的第一保护层215b，且第一保护层215b具有多个第一窗口，并且在每个第一窗口处设置有与第二电路层连接的焊球28。该焊球28可以实现基板21与主板之间采用BGA(焊球28阵列)电连接。一并参考图2a及图2b中所示，在具体连接时，通过LGA(栅格阵列)或者BGA(焊球阵列)将基板21与主板30电连接。
此外，上述的第三金属层214b及第二金属层212b除了用来电连接外，还可以作为第一器件22的散热通道。在第一器件22散热通过主板30来实现散热时，由图4a可以看出，在传递热量时，第一器件22产生的热量传递到第二金属层212b，之后再通过第二金属层212b传递到第三金属层214b，之后再传递到主板。且由上述描述可以看出，在设置第二金属层212b时，第二金属层212b直接贴附在第一器件22上，第二金属层212b与第一器件22之间具有较大的接触面积，因此第一器件22产生的热量可以快速的传递到第二金属层212b，并通过第二金属层212b将热量传递到第三金属层214b上。通过两个金属层将第一器件22产生的热量传递出来，便于第一器件22的散热。此外，对于第一器件22来说，可以采用功耗较高的芯片，如射频驱动芯片。在采用射频较高的芯片时，在该芯片埋设在第一介质层211内时，相比与其设置在基板21的表面(基板21背离主板30的一面)的状态时，在以主板30作为散热的路径时，埋设的设置方式使得芯片更靠近主板30，从而可以降低芯片散热路径的长度，便于芯片的散热。此外，将芯片埋设在第一介质内，可以降低芯片占用基板21的表面(基板21背离主板30的一面)的面积，便于设置更多的器件。
继续参考图4a中所示的结构，对于第四金属层214a来说，还包括覆盖所述第四金属层214a的保护层，该保护层命名为第二保护层215a，且第二保护层215a具有多个第二窗口2151，其中第三电路具有外露在每个第二窗口2151的第二连接端。其中第二保护层215a与第一保护层215b的结构近似相同，因此可以参考上述关于第一保护层215b的描述。一并参考图2b中所示的结构，在基板21的表面还可以设置其他的器件，如第二器件25或者其他的无源器件24，且第二器件25、无源器件24与第一电路层连接。在图2b中，设置了一个第二器件25以及一个无源器件24，该无源器件24可以为用于滤波等功能的无源器件24，如电感、电容或电阻。而第二器件25为通过金丝键合工艺或倒装焊接工艺实现互连的射频器件，如功率放大器、滤波器等。此外，该埋入式封装结构20中，还包括设置在第二介质层213a上并覆盖上述的第二器件25及无源器件24的第四介质层26。第四介质层26作为封装层，其具体材料可以为树脂。在具体封装第二器件25及无源器件24时，将液态树脂浇灌到第二器件25及无源器件24上，冷却后，第二器件25及无源器件24镶嵌在第四介质层26内。在第二器件25及无源器件24需要进行屏蔽时，还可以在第四介质层26覆盖屏蔽罩(图中未示出)，该屏蔽罩为金属材质制备而成，且该屏蔽罩与基板21内的任意一个电路层的接地线电连接，以实现对第二器件25及无源器件24的屏蔽。
继续参考图5a，在通过顶部散热时，可以通过在第四介质层26上设置散热器件(图5a未示出散热器件)对整个埋入式封装结构进行散热，此时内埋的第一器件22产生的热量可以通过第一金属层212a将热量传递到散热孔27d，之后再通过散热孔27d传递到第四金属层214a，从而使得从第一器件22顶部散发的热量可以通过散热层2122及第四金属层214a散发到基板21的表面，并通过散热器件进行散热。
一并参考图6，在具体连接时，在具体实现基板21内及基板21外的器件连接时，主板30上的其他器件接收到信号，通内埋入式封装结构20与主板30之间互连的焊盘，将信号传入到第三金属层214b，如图6中所示的input。信号进入到基板21内后，通过第一过孔27a将信号传递到第二金属层212b，之后通过第二金属层212b将信号传入到第一器件22中进行处理，处理后信号通过第一器件22的输出端穿入到第二金属层212b，之后通过导电柱23、导电层2121及第二过孔27c、第四金属层214a，无源器件24焊接焊盘、焊料传递到无源器件24中，对信号进行滤波去噪等处理后，经过无源器件24将通过第四金属层214a传递到功率放大器(第二器件25)进行信号增强，最后再通过金属飞线251、第四金属层214a、第二过孔27c、导电层2121、导电柱23、第二金属层212b、第一过孔27a、第三金属层214b及焊盘将信号(output)传递到主板上，实现整个信号的处理，具体的可以参考图6中带箭头的实线所示的路径，该路径为信号在埋入式封装结构20中的路径。
为了方便理解本申请实施例提供的埋入式封装结构，本申请实施例还提供了一种封装基板21的制备方法。该方法具体包括：
环绕第一器件22制备第一介质层211，且第一器件22镶嵌在制备的第一介质层211内，第一器件22相对的两个表面分别外露在第一介质层211相对的第一表面及第二表面；且第一器件22的厚度与第一介质层211的厚度的差值位于设定范围内；
在所述第一表面贴附散热层2122，且所述散热层与所述第一器件接触；
在散热层2122制备第二介质层213a；
在第二介质层213a制备至少一个散热孔27d，且至少一个散热孔27d与所述散热层连接；
在第一器件22外露在第二表面的一面制备与第一器件22连接的第一电路层；
在第一电路层制备第三介质层213b；
在第三介质层213b制备与第一电路层连接的第一过孔27a。
其中，其中，散热层2122与第一电路层为膨胀系数相同；第二介质层与第三介质层的膨胀系数相同。
除了上述步骤外，该方法还包括：在第三介质层213b背离第一介质层211的一面制备第二电路层，且第二电路层通过第一过孔27a与第一电路层电连接；
在第二介质层213a背离第一介质层211的一面制备第三电路层；
将第三电路层与第一电路层电连接；
其中，第二电路层与第三电路层的膨胀系数相同。
此外，该方法还包括：环绕第一器件22制备第一介质层211，且第一器件22镶嵌在制备的第一介质层211内，第一器件22相对的两个表面分别外露在第一介质层211相对的第一表面及第二表面具体为：在承载板上设置铜箔层；将第一器件22放置在铜箔层；在铜箔层上注塑介质层包裹第一器件22；对介质层减薄形成第一介质层211。
其中，将第三电路层与第一电路层电连接具体为：
在铜箔层上制备导电柱23；
在注塑所述介质层层时，介质层包裹导电柱23；
在对介质层减薄形成第一介质层211时，导电柱23外露；
在第二介质层213a时，设置与导电柱23电连接的第二过孔；
在设置第二电路层时，第二电路层与第二过孔电连接；
将第一介质层211从铜箔层拆解下；
在制备第三介质层213b时，制备第三过孔，且第三过孔与导电柱23电连接；
在制备第三电路层时，将第三电路层与第三过孔电连接。
为了方便理解上述方法步骤，下面结合具体的附图对其进行详细的说明。
步骤1：在承载板40上形成导电柱23。
具体的，如图7中所示，在可拆解的承载板40的铜箔层50上按照第一器件厚度进行加工制作导电柱23，导电柱23要求和第一器件厚度相同，具体详细步骤包括有：贴膜前处理、贴膜、曝光、显影、图形电镀、酸洗、剥膜等工艺步骤形成导电柱23，上述的制作工艺均为现有技术中常见的工艺，因此在此不予赘述。
步骤2：将第一器件22进行贴片。
具体的如图8中所示，将已经预制开窗以及预制贴片胶膜的第一器件22正面(第三表面222)朝下贴装到承载板40的铜箔上，且贴片工艺需要具有较高精度以保证在进行互的连线路所要求的对准工艺精度；
步骤3：塑封或层压内埋：
具体的，如图9所示，可以采用塑封的方式或者是采用真空层压工艺方式采用树脂(不掺杂玻璃纤维)将第一器件22以及导电柱23完全内埋。
步骤4：减薄：
具体的如图10中所示，采用机械减薄或等离子减薄或激光减薄等工艺方式或混合工艺方式将导电柱23上面以及第一器件22背面(第四表面223)的树脂清理干净，露出导电柱23以及第一器件22的第四表面223；且减薄后的树脂层为上述的第一介质层211。
步骤5：内层线路制作，形成第一金属层212a。
具体的如图11中所示，首先在减薄第一介质层211的平面(第一表面2111)上通过PVD、蒸镀等方式进行粘附层及金属薄膜加工，然后重复贴膜前处理、贴膜、曝光、显影、图形电镀、酸洗、剥膜等详细工艺流程进行第一器件22背面线路层制作形成第一金属层212a，且第一金属层212a中包含与导电柱23连接的导电层2121，以及给第一器件22散热的散热层2122。
步骤6：层压制备第二介质层213a。
具体的如图12中所示，通过高温或真空层压的方式在背面金属层上进行介质层的制作第二介质层213a，且制作的第二介质层213a采用掺杂有玻璃纤维的树脂。
步骤7：拆键合：
具体的如图13及图14中所示，利用承载板40上铜箔层50可拆的特性直接将上面形成的结构与承载板40分离，如图14中所示，拆卸后形成内埋有第一器件22的基板21。
步骤8：蚀刻铜：
具体的，如图14及如图15中所示，将粘附在有第一器件22的第三表面222上的铜箔层50通过蚀刻工艺去除，从而露出第一介质层211以及第一器件22。
步骤9：去除贴片胶膜。
具体的如图16中所示，通过化学药液湿法工艺将预制在第一器件22正面贴片胶膜去除，并通过等离子清洗设备去除残胶露出第一器件22的管脚222；
步骤10：制备第二金属层212b，并形成第一电路层；
具体的如图17中所示，在第一器件22正面开窗及表面树脂上通过PVD、蒸镀等方式进行粘附层及金属薄膜加工形成第二金属层212b，然后重复贴膜前处理、贴膜、曝光、显影、图形电镀、酸洗、剥膜等详细工艺流程进行第一器件正面互连线路层制作形成第一电路层。
步骤11：层压，制备第三介质层213b。
具体的如图18中所示，在第二金属层212b上通过高温或真空层压工艺方法制作一层和第二介质层213a同样厚度的介质层树脂(第三介质层213b)，从而形成对称的结构。
步骤12：激光盲孔及外层线路制作。
具体的如图19中所示，在对应内层线路的焊盘上通过激光钻孔的方式实现过孔的加工，并且在过孔(第一过孔27a、第二过孔27c、第三过孔27b及散热孔27d)制作后，如图20中所示，通过重复贴膜前处理、贴膜、曝光、显影、图形电镀、酸洗、剥膜等详细工艺流程进行外层线路制作，具体为第三金属层214b及第四金属层214a。
步骤13：阻焊绿油及表面金属处理：
具体的如图21中所示，在外层线路上通过真空层压工艺方法进行阻焊层制作形成第一保护层215b及第二保护层215a，并在对应往外引出管脚位置开窗，形成与外界互连的焊盘，并在焊盘上进行金属或有机薄膜层的制作，防止外层铜焊盘及外露的线路氧化。
通过上述步骤可以看出，通过采用上述方法制备形成的埋入式封装结构通过采用类对称的方式改善了基板翘曲的情况，并且通过设置的多层金属层便于对第一器件22的散热。
如图2a中所示，本申请实施例还提供了一种终端，该终端可以为手机、平板电脑等常见的终端，其中，该终端包含上述的埋入式封装结构，该埋入式封装结构通过采用类对称的方式改善了基板翘曲的情况，并且通过设置的多层金属层便于对第一器件的散热。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种埋入式封装结构，其特征在于，包括：
第一介质层，所述第一介质层包括相对设置的第一表面及第二表面；
镶嵌在所述第一介质层的第一器件，所述第一器件的厚度与所述第一介质层的厚度的差值位于设定范围内；
散热层，设置在所述第一表面，且所述散热层与所述第一器件接触；
第一电路层，设置在所述第一介质层的第二表面，且所述第一电路层与所述第一器件电连接；
第二介质层，覆盖在所述散热层，所述第二介质层上设置有至少一个与所述散热层连接的散热孔；
第三介质层，覆盖在所述第一电路层，且所述第三介质层上设置有与所述第一电路层连接的第一过孔。
2.根据权利要求1所述的埋入式封装结构，其特征在于，所述第一器件与所述第一介质层等厚。
3.根据权利要求1或者2所述的埋入式封装结构，其特征在于，所述第二介质层与所述第三介质层等厚。
4.根据权利要求1～3任一项所述的埋入式封装结构，其特征在于，
所述第三介质层背离所述第一介质层的一面设置有第二电路层，且所述第二电路层通过所述第一过孔与所述第一电路层电连接；
所述第二介质层背离所述第一介质层的一面设置有第三电路层，且所述第三电路层与所述第一电路层电连接。
5.根据权利要求1～4任一项所述的埋入式封装结构，其特征在于，所述散热层覆盖在所述第一表面的面积大于所述第一器件的表面的面积。
6.根据权利要求1～5任一项所述的埋入式封装结构，其特征在于，所述设定范围为0～50微米。
7.根据权利要求1～6任一项所述的埋入式封装结构，其特征在于，还包括设置在所述第二介质层上的第二器件，以及用于镶嵌所述第二器件的第四介质层；其中，所述第二器件与所述第一电路层电连接。
8.一种终端，其特征在于，包括壳体，以及设置在所述壳体内的主板，还包括设置在所述主板上的埋入式封装结构；
所述埋入式封装结构包括：
第一介质层，所述第一介质层包括相对设置的第一表面及第二表面；
镶嵌在所述第一介质层的第一器件，所述第一器件的厚度与所述第一介质层的厚度的差值位于设定范围内；
散热层，设置在所述第一表面，且所述散热层与所述第一器件接触；
第一电路层，设置在所述第一介质层的第二表面，且所述第一电路层与所述第一器件电连接；
第二介质层，覆盖在所述散热层，所述第二介质层上设置有至少一个与所述散热层连接的散热孔；
第三介质层，覆盖在所述第一电路层，且所述第三介质层上设置有与所述第一电路层连接的第一过孔。
9.根据权利要求8所述的终端，其特征在于，所述第一芯片与第一介质层等厚。
10.根据权利要求8或9所述的终端，其特征在于，所述第二介质层与所述第三介质层等厚；
所述第三介质层背离所述第一介质层的一面设置有第二电路层，且所述第二电路层通过所述第一过孔与所述第一电路层电连接；
所述第二介质层背离所述第一介质层的一面设置有第三电路层，且所述第三电路层与所述第一电路层电连接。
11.根据权利要求10所述的终端，其特征在于，所述散热层覆盖在所述第一表面的面积大于所述第一器件的表面的面积。
12.根据权利要求8～11任一项所述的终端，其特征在于，还包括设置在所述第二介质层上的第二器件，且所述第二器件与所述第一电路层电连接。
13.根据权利要求8～12任一项所述的终端，其特征在于，所述设定范围为0～50微米。
14.根据权利要求12所述的终端，其特征在于，还包括用于镶嵌所述第二器件的第四介质层。
15.一种埋入式封装结构的制备方法，其特征在于，包括以下步骤：
环绕第一器件制备第一介质层，且所述第一器件镶嵌在制备的第一介质层内，所述第一器件相对的两个表面分别外露在所述第一介质层相对的第一表面及第二表面；且所述第一器件的厚度与所述第一介质层的厚度的差值位于设定范围内；
在所述第一表面贴附散热层，且所述散热层与所述第一器件接触；
在所述散热层制备第二介质层；
在所述第二介质层制备至少一个散热孔，且所述至少一个散热孔与所述散热层连接；
在所述第二表面制备与所述第一器件连接的第一电路层；
在所述第一电路层制备第三介质层；
在所述第三介质层制备与所述第一电路层连接的第一过孔。
16.根据权利要求15所述的埋入式封装结构的制备方法，其特征在于，还包括：
在所述第三介质层背离所述第一介质层的一面制备第二电路层，且所述第二电路层通过所述第一过孔与所述第一电路层电连接；
在所述第二介质层背离所述第一介质层的一面制备第三电路层；
将所述第三电路层与所述第一电路层电连接。
17.根据权利要求16所述的埋入式封装结构的制备方法，其特征在于，所述环绕第一器件制备第一介质层，且所述第一器件镶嵌在制备的第一介质层内，所述第一器件相对的两个表面分别外露在所述第一介质层相对的第一表面及第二表面具体为：
在承载板上设置铜箔层；
将第一器件放置在铜箔层；
在铜箔层上注塑介质层包裹所述第一器件；
对介质层减薄形成所述第一介质层。
18.根据权利要求17所述的埋入式封装结构的制备方法，其特征在于，所述将所述第三电路层与所述第一电路层电连接具体为：
在所述铜箔层上制备导电柱；
在铜箔层上注塑介质层时，所述介质层包裹所述导电柱；
在对所述介质层减薄形成所述第一介质层时，所述导电柱外露；
在所述第二介质层时，设置与所述导电柱电连接的第二过孔；
在设置所述第二电路层时，所述第二电路层与所述第二过孔电连接；
将所述第一介质层从所述铜箔层拆解下；
在制备所述第三介质层时，制备第三过孔，且所述第三过孔与所述导电柱电连接；
在制备所述第三电路层时，将所述第三电路层与所述第三过孔电连接。
19.根据权利要求15所述的埋入式封装结构的制备方法，其特征在于，所述散热层覆盖在所述第一表面的面积大于所述第一器件的表面的面积。
CN201910727469.8A 2019-05-13 2019-08-07 一种埋入式封装结构及其制备方法、终端 Active CN110600440B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2020/089849 WO2020228704A1 (zh) 2019-05-13 2020-05-12 一种埋入式封装结构及其制备方法、终端
US17/610,968 US20220254695A1 (en) 2019-05-13 2020-05-12 Embedded package structure and preparation method therefor, and terminal
EP20806773.6A EP3951855A4 (en) 2019-05-13 2020-05-12 EMBEDDED PACKAGING STRUCTURE AND MANUFACTURING METHOD THEREOF AND TERMINAL

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910391845 2019-05-13
CN2019103918450 2019-05-13

Publications (2)

Publication Number Publication Date
CN110600440A true CN110600440A (zh) 2019-12-20
CN110600440B CN110600440B (zh) 2021-12-14

Family

ID=68853611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910727469.8A Active CN110600440B (zh) 2019-05-13 2019-08-07 一种埋入式封装结构及其制备方法、终端

Country Status (4)

Country Link
US (1) US20220254695A1 (zh)
EP (1) EP3951855A4 (zh)
CN (1) CN110600440B (zh)
WO (1) WO2020228704A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933591A (zh) * 2020-09-22 2020-11-13 甬矽电子(宁波)股份有限公司 扇出型电磁屏蔽封装结构和封装方法
WO2020228704A1 (zh) * 2019-05-13 2020-11-19 华为技术有限公司 一种埋入式封装结构及其制备方法、终端
CN112908943A (zh) * 2021-01-12 2021-06-04 华为技术有限公司 一种埋入式封装结构及其制备方法、终端设备
CN115632034A (zh) * 2022-12-20 2023-01-20 珠海妙存科技有限公司 eMMC模组封装结构及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019120886A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
US12009312B2 (en) * 2021-09-23 2024-06-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547772A (zh) * 2001-08-24 2004-11-17 3M 具有降低的功率分配阻抗的互连模块
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
CN103730434A (zh) * 2012-10-11 2014-04-16 台湾积体电路制造股份有限公司 Pop结构及其形成方法
CN104681520A (zh) * 2013-09-26 2015-06-03 通用电气公司 嵌入式半导体装置封装及其制造方法
CN105828529A (zh) * 2015-01-22 2016-08-03 三星电机株式会社 印刷电路板及其制造方法
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI343108B (en) * 2007-02-14 2011-06-01 Advanced Semiconductor Eng Structure of integrated active component within substrate and manufacturing method of the same
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
US9167710B2 (en) * 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
CN110600440B (zh) * 2019-05-13 2021-12-14 华为技术有限公司 一种埋入式封装结构及其制备方法、终端

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547772A (zh) * 2001-08-24 2004-11-17 3M 具有降低的功率分配阻抗的互连模块
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
CN103730434A (zh) * 2012-10-11 2014-04-16 台湾积体电路制造股份有限公司 Pop结构及其形成方法
CN104681520A (zh) * 2013-09-26 2015-06-03 通用电气公司 嵌入式半导体装置封装及其制造方法
CN105828529A (zh) * 2015-01-22 2016-08-03 三星电机株式会社 印刷电路板及其制造方法
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020228704A1 (zh) * 2019-05-13 2020-11-19 华为技术有限公司 一种埋入式封装结构及其制备方法、终端
CN111933591A (zh) * 2020-09-22 2020-11-13 甬矽电子(宁波)股份有限公司 扇出型电磁屏蔽封装结构和封装方法
CN111933591B (zh) * 2020-09-22 2021-01-01 甬矽电子(宁波)股份有限公司 扇出型电磁屏蔽封装结构和封装方法
CN112908943A (zh) * 2021-01-12 2021-06-04 华为技术有限公司 一种埋入式封装结构及其制备方法、终端设备
CN115632034A (zh) * 2022-12-20 2023-01-20 珠海妙存科技有限公司 eMMC模组封装结构及其制作方法

Also Published As

Publication number Publication date
EP3951855A1 (en) 2022-02-09
EP3951855A4 (en) 2022-09-14
US20220254695A1 (en) 2022-08-11
CN110600440B (zh) 2021-12-14
WO2020228704A1 (zh) 2020-11-19

Similar Documents

Publication Publication Date Title
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
KR100501662B1 (ko) 반도체장치및그제조방법
US6400010B1 (en) Substrate including a metal portion and a resin portion
KR100660604B1 (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
TWI523591B (zh) 佈線基板之製造方法
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
WO2009002381A2 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
US9324580B2 (en) Process for fabricating a circuit substrate
US20110186993A1 (en) Semiconductor module and portable apparatus provided with semiconductor module
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
CN112352305B (zh) 芯片封装结构及芯片封装方法
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
US20230254984A1 (en) Electronic assembly having circuit carrier
CN107845610A (zh) 基板结构及其制作方法
TWI663663B (zh) 電子封裝構件及其製作方法
JP3912445B2 (ja) 半導体装置
WO2021143242A1 (zh) 封装结构及其制备方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR20150101722A (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
KR20220115079A (ko) 반도체 패키지
CN114496507A (zh) 一种堆叠式电子模块及其制造方法
US12009312B2 (en) Semiconductor device package
TWI837681B (zh) 電路板總成與其製造方法
CN115841995B (zh) 一种封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant