TWI468086B - 電子裝置、系統級封裝模組及系統級封裝模組的製造方法 - Google Patents

電子裝置、系統級封裝模組及系統級封裝模組的製造方法 Download PDF

Info

Publication number
TWI468086B
TWI468086B TW101141299A TW101141299A TWI468086B TW I468086 B TWI468086 B TW I468086B TW 101141299 A TW101141299 A TW 101141299A TW 101141299 A TW101141299 A TW 101141299A TW I468086 B TWI468086 B TW I468086B
Authority
TW
Taiwan
Prior art keywords
circuit board
package module
connection pad
metal
board assembly
Prior art date
Application number
TW101141299A
Other languages
English (en)
Other versions
TW201419957A (zh
Inventor
Yen Hung Lin
Tsung Jung Cheng
Original Assignee
Universal Scient Ind Shanghai
Universal Global Scient Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai, Universal Global Scient Ind Co filed Critical Universal Scient Ind Shanghai
Priority to TW101141299A priority Critical patent/TWI468086B/zh
Priority to US13/792,869 priority patent/US20140126159A1/en
Publication of TW201419957A publication Critical patent/TW201419957A/zh
Application granted granted Critical
Publication of TWI468086B publication Critical patent/TWI468086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)

Description

電子裝置、系統級封裝模組及系統級封裝模組的製造方法
本發明是有關於一種電氣元件組裝件、此電氣元件組裝件的製造方法以及包含此電氣元件組裝件的電子裝置，特別是有關於一種系統級封裝模組(System in Package Module，SiP Module)、此系統級封裝模組的製造方法以及包含此系統級封裝模組的電子裝置。
現有的行動裝置(mobile device)，例如手機、平板電腦(tablet)以及筆記型電腦(laptop)，通常具有一個或多個系統級封裝模組，而上述系統級封裝模組例如可用來作為資料儲存裝置(data storage)、影像處理器(graphics processing unit)或無線模組(wireless module)等。
目前的行動裝置已具備網際網路、資料處理以及影像擷取等多樣化的功能，而這些行動裝置大多朝向縮小體積以及厚度減薄的趨勢來發展。因此，裝設在行動裝置內部的系統級封裝模組也要朝向縮小體積的趨勢來發展，以滿足上述行動裝置發展的趨勢。
本發明的一實施例在於提供一種系統級封裝模組，包括：第一電路板組件，其包括第一電路板單元以及第一電子元件，其中第一電路板單元具有第一上表面、第一下表面以及多個第一連接墊位於第一下表面；第二電路板組件，包括第二電路板單元以及第二電子元件，其中第二電路板單元具有第二上表面、第二下表面以及多個第二連接 墊位於該第二上表面；以及導電柱，配置在第一下表面與第二上表面之間，電性連接相對應之第一連接墊與第二連接墊。其中導電柱可以是金屬柱或是由絕緣材料包圍金屬柱而形成的微型電路板。
本發明的另一實施例在於提供一種系統級封裝模組的製造方法，其用來製造上述系統級封裝模組。製造方法包括：提供第一電路板組件與電路聯板，再依據此兩者之間電性連接需求提供導電柱配置於最短距離之第一電路板組件與電路聯板相對應的連接墊，以及切割該電路聯板以形成至少一系統級封裝模組。其中當導電柱是金屬柱時，例如是銅柱，可以藉由載具的輔助使上百根金屬柱電性連接第一電路板組件與電路聯板的製程同時完成。當導電柱是微型電路板時，可以使用表面黏著技術(SMT)將微型電路板與其它電子元件裝設於電路聯板。
此外，本發明實施例更提供一種電子裝置，其包括一機體，此機體至少包括電子模組、機殼以及電路板；以及至少一個上述系統級封裝模組或由上述之製造方法製成之系統級封裝模組，其中系統級封裝模組的一個電路板組件電性連接機體的電路板。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖。
圖1A是本發明一實施例之系統級封裝模組的剖面示意圖。請參閱圖1A，系統級封裝模組100包括第一電路板組件110、第二電路板組件120以及多根金屬柱130，其中這些金屬柱130皆配置在第一電路板組件110與第二 電路板組件120之間，並電性連接第一電路板組件110與第二電路板組件120，以傳遞電信號。
第一電路板組件110與第二電路板組件120皆為已裝設(mount)電子元件的電路板，而上述電子元件可以是主動元件或被動元件，其中主動元件例如是晶片或電晶體，而被動元件例如是電容、電阻或電感。此外，前述的晶片可以是已經過封裝(packaged)的元件，或是尚未封裝的裸晶(die)。
第一電路板組件110包括第一電路板單元112與裝設於第一電路板單元112的第一電子元件114a與114b，其中第一電子元件114a可為主動元件，而第一電子元件114b則可為被動元件。第一電路板單元112可以是單層電路板(single layer circuit board)、雙面電路板(double sided circuit board)或多層電路板(multilayer circuit board)。
第二電路板組件120與第一電路板組件110相似。第二電路板組件120包括第二電路板單元122以及第二電子元件124a與124b。其中第一電子元件114a裝設在第一電路板單元112的第一上表面112u，而部分第一電子元件114b裝設在第一電路板單元112的第一下表面112b，第二電子元件124a、124b裝設在第二電路板單元122的第二上表面122u。上述電子元件可用打線方式(wire bonding)、覆晶方式(flip chip)或其他封裝方法裝設在上表面。
第二電路板單元122可裝設在其他電路板上，例如主機板(mother board)。第二電路板單元122更具有多個 位於第二下表面122b的焊墊(未繪示)，而此焊墊通常是用來焊接上述電路板(例如主機板)。在其他實施例中，第二電路板單元122不裝設在其他電路板上，因此第二電子元件124a或124b能裝設在第二下表面122b上。
上述第一電路板單元112更可具有多個位於第一下表面112b的第一連接墊112p，而第二電路板單元122更具有多個位於第二上表面122u的第二連接墊122p。這些金屬柱130皆配置在第一電路板單元112的第一下表面112b與第二電路板單元122的第二上表面122u之間，並且分別電性連接這些第一連接墊112p與這些第二連接墊122p。
這些金屬柱130可以透過錫膏等焊料來焊接至第一連接墊112p與這些第二連接墊122p。金屬柱130的金屬材料例如是銅、鋁或銀。此外，金屬柱130的長度L1可大於第二電子元件124a相對於第二上表面122u的厚度L2，且也可大於第二電子元件124b相對於第二上表面122u的厚度L3。
圖1B是圖1A中的第二電路板組件的俯視示意圖，而圖1C是圖1A中的第一電路板組件的仰視示意圖。圖1A第二電路板組件120的剖面圖可對照至圖1B線I-I。當第一電路板組件110堆疊在第二電路板組件120上方時，這些第一連接墊112p能一對一地(one by one)對應到這些第二連接墊122p，以使各根金屬柱130連接在相對的第一連接墊112p與第二連接墊122p之間，讓第一電路板組件110透過這些金屬柱130電性連接第二電路板組件120。
圖1B與圖1C所示第二連接墊122p與第一連接墊112p的分布在實際運用上可依電子元件的擺設以及第一電路板組件110與第二電路板組件120之間電性聯接的需要而設置。並且，在一些實際情況中，系統級封裝模組100所包括的金屬柱130數量可能大於一百根，因此，圖1A至圖1C所示數量僅供舉例說明，並非限制本發明。
請再次參閱圖1A，系統級封裝模組100可更包括模封140。模封140整體上會填滿位在第一電路板組件110與第二電路板組件120之間的空間(space)，並包圍這些金屬柱130。
另外，如圖1A所示，可更包括屏蔽金屬層150覆蓋模封140的表面以及第二電路板單元122的側面，以降低電磁干擾對電子元件的不良影響。
圖2A至圖2H是圖1A系統級封裝模組的一種製造流程示意圖。圖2A至圖2H是截取單一個系統級封裝模組100做為示意與說明，本發明所屬技術領域中具有通常知識者能了解在本實施例系統級封裝模組100的製造方法可以是透過具有多個第一電路板組件110的電路聯板進行製造流程或是多個第一電路板組件110透過輔助工具的輔助進行製造流程，從而一次製造出多個系統級封裝模組100。
請參閱圖2A，首先，提供多個第一電路板組件110(圖2A僅繪示一個)，其中這些第一電路板組件110可以是從大尺寸的電路聯板(circuit substrate panel或circuit substrate strip)切割而成。
接著，請參閱圖2A與圖2D，提供載具(holder)30 以及多根配置在此載具30內的金屬柱130，其中圖2D繪示載具30的俯視圖，載具30具有平面32、多個孔洞30h以及多個容置部S1，其中這些孔洞30h與容置部S1皆裸露於平面32，而這些金屬柱130分別配置在這些孔洞30h內。接著，將接合材料塗於金屬柱130的一端或是第一連接墊112p。圖2A中載具30的剖面是沿圖2D線III-III所繪製而成。上述容置部S1可為裸露於平面32的凹槽(如圖2A所示)，或是貫穿載具30而形成的開口(opening)。容置部S1的位置可搭配電子元件(例如第一電子元件114a)的分布而決定。
請參閱圖2B，移動第一電路板組件110或載具30，透過接合材料使這些金屬柱130連接接合於這些第一連接墊112p。
請參閱圖2C，再次移動第一電路板組件110或載具30，以使金屬柱130從載具30脫離。此外，當金屬柱130利用焊料(例如錫膏)來連接第一連接墊112p時，在金屬柱130從載具30脫離之後，例如進行回焊以加熱上述焊料，以使這些金屬柱130分別焊接這些第一連接墊112p。
請參閱圖2E與圖2F，將這些第一電路板組件110裝設在電路聯板122’的上方，其中圖1A所示的第二電路板單元122是從電路聯板122’切割而成，所以電路聯板122’具有組裝平面122u’以及多個位於組裝平面122u’的第二連接墊122p。再者，第一電路板組件110與第二電子元件124a、124b可經由同一道製造流程或同一台製造機台(例如打件機)而裝設在組裝平面122u’上。
請參閱圖2G與圖2H，接著，形成模封材料140’，其至少包覆第一電路板組件110、金屬柱130以及第二電子元件124a與124b。之後，如圖2G所示，可以用刀具C1或雷射光束將電路聯板122’切割成多個第二電路板單元122，模封材料140’也會被切割成多個模封140(圖2H僅繪示一個)。
請參閱圖2H與圖1A，接著，可形成屏蔽金屬層150分別覆蓋這些模封140(圖1A僅繪示一個)。至此，系統級封裝模組100整體上已製造完成。形成屏蔽金屬層150的方法例如是物理氣相沉積(Physical Vapor Deposition，PVD)或噴塗(spray coating)，其中此物理氣相沉積可以是蒸鍍(evaporation)或濺鍍(sputtering)。
在其它應用實施例中，在上述完成第一電路板組件110裝設在電路聯板122’後(如圖2F所示)，直接將電路聯板122’切割成多個第二電路板單元122，而省略形成模封材料140’與屏蔽金屬層150的步驟。假如系統級封裝模組100需要電磁遮蔽(EMI)，可於此加裝金屬蓋以替代屏蔽金屬層150的功能。
另外，以上製造方法是先將金屬柱130連接於第一電路板組件110，之後再裝設在電路聯板122’的上方。然而，也可先將金屬柱130連接於電路聯板122’，之後再將第一電路板組件110裝設在電路聯板122’的上方。
圖3A至圖3F是本發明另一實施例之製造方法流程示意圖，其製造方法相似於前述實施例，差異在於前述之金屬柱改由微型電路板取代，此微型電路板包含至少一金 屬柱之功能。首先，請參閱圖3A，可透過打件機將多個微型電路板230與第二電子元件124a、124b裝設在電路聯板222’，其中第二連接墊222p可位於電路聯板222’的組裝平面222u’或是嵌入電路聯板222’。
各個微型電路板230是由至少一根金屬柱234(圖3A繪示多根)以及絕緣件232環繞金屬柱234整合而成，其中微型電路板230可以是切割現有電路板來製成。
接著，請參閱圖3B，將多個第一電路板組件210連接於微型電路板230上方(圖3B僅繪示一個)，其中微型電路板230中的金屬柱234電性連接第一電路板組件210與電路聯板222’之間相對應的連接墊。
請參閱圖3C，接著形成模封材料140’，包覆這些第一電路板組件210、微型電路板230以及第二電子元件124a與124b。
請參閱圖3D，可用刀具或雷射光束來切割模封材料140’但不切割電路聯板222’，以形成多條局部暴露平面222u’的溝槽T1。
請參閱圖3E，接著，形成屏蔽金屬層150覆蓋模封140。之後，可用刀具C1或雷射光束切割電路聯板222’，以形成獨立個別的系統級封裝模組200(如圖3E所示的虛框區域)。
包括金屬柱130的系統級封裝模組100也可以採用上述製造方法來製作，上述的第一電路板組件210、第二電路板組件220、電路聯板222’以及微型電路板230可以分別更換成第一電路板組件110、第二電路板組件120、電路聯板122’以及金屬柱130。
另外，系統級封裝模組100或200可以同時包括微型電路板230與金屬柱130。
圖3F是圖3E中的第二電路板組件與微型電路板的俯視示意圖，部份圖3E對應圖3F線IV-IV剖面圖。請參閱圖3E與圖3F，這些微型電路板230能支撐第一電路板組件210，且其中四個微型電路板230可位在第二電路板組件220的四個角落處。
圖4是本發明一實施例之電子裝置的示意圖。電子裝置400可以是行動裝置、桌上型電腦(desktop Computer)或電腦周邊設備，其中此行動裝置例如是手機、平板電腦或筆記型電腦等，而此電腦周邊設備例如是藍芽收發器、無線基地台或路由器等。
電子裝置400包括系統級封裝模組300以及機體440，其中系統級封裝模組300電性連接機體440。具體而言，系統級封裝模組300可以是電子裝置400的資料儲存裝置、影像處理器或無線模組，並包括第一電路板組件310、第二電路板組件320以及多個連接件330。
第一電路板組件310為前述實施例中的第一電路板組件110或210，第二電路板組件320為前述實施例中的第二電路板組件120或220，而各個連接件330為前述實施例中的金屬柱130或微型電路板230。系統級封裝模組300可為前述實施例的系統級封裝模組100或200。
機體440為系統級封裝模組300以外的元件，可包括至少一個電子模組442、一機殼444以及一電路板446，其中電子模組442與系統級封裝模組300皆裝設在電路板446上，而電子模組442、系統級封裝模組300及電路板 446都配置在機殼444的內部。實務上，電路板446可為主機板，而電子模組442可為控制處理器，例如是中央處理器(Central Processing Unit，CPU)，且電子模組442能經由電路板446而電性連接系統級封裝模組300。如此，電子模組442能控制系統級封裝模組300的運作。在其他應用中，系統級封裝模組300可為控制處理器(例如中央處理器)，而電子模組442可以是資料儲存裝置、影像處理器或無線模組等，並且能受系統級封裝模組300的控制而運作。此外，電子模組442也可以是一種系統級封裝模組300，所以電子裝置400所包括的系統級封裝模組300的數量可以僅為一個、或是二個或二個以上。
綜上所述，本發明利用金屬柱及/或微型電路板中的金屬柱來電性連接第一電路板組件與第二電路板組件，可減少系統級封裝模組的整體厚度與體積。
以上所述僅為本發明的實施例，其並非用以限制本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
30‧‧‧載具
30h‧‧‧孔洞
32‧‧‧平面
100、200、300‧‧‧系統級封裝模組
110、210、310‧‧‧第一電路板組件
112、212‧‧‧第一電路板單元
112b、212b‧‧‧第一下表面
112u、212u‧‧‧第一上表面
112p、212p‧‧‧第一連接墊
114a、114b‧‧‧第一電子元件
120、220、320‧‧‧第二電路板組件
122、222‧‧‧第二電路板單元
122’、222’‧‧‧電路聯板
122b‧‧‧第二下表面
122u‧‧‧第二上表面
122u’、222u’‧‧‧組裝平面
122p、222p‧‧‧第二連接墊
124a、124b‧‧‧第二電子元件
130、234‧‧‧金屬柱
140‧‧‧模封
140’‧‧‧模封材料
150‧‧‧屏蔽金屬層
230‧‧‧微型電路板
232‧‧‧絕緣件
330‧‧‧連接件
400‧‧‧電子裝置
440‧‧‧機體
442‧‧‧電子模組
444‧‧‧機殼
446‧‧‧電路板
C1‧‧‧刀具
L1‧‧‧長度
L2、L3‧‧‧厚度
S1‧‧‧容置部
T1‧‧‧溝槽
圖1A是本發明一實施例之系統級封裝模組的剖面示意圖。
圖1B是圖1A中的第二電路板組件的俯視示意圖。
圖1C是圖1A中的第一電路板組件的仰視示意圖。
圖2A至圖2H是圖1A中的系統級封裝模組的一種製造方法的流程示意圖。
圖3A至圖3F是本發明另一實施例之系統級封裝模組的 製造方法的流程示意圖。
圖4是本發明一實施例之電子裝置的示意圖。
100‧‧‧系統級封裝模組
110‧‧‧第一電路板組件
112‧‧‧第一電路板單元
112b‧‧‧第一下表面
112u‧‧‧第一上表面
112p‧‧‧第一連接墊
114a、114b‧‧‧第一電子元件
120‧‧‧第二電路板組件
122‧‧‧第二電路板單元
122b‧‧‧第二下表面
122u‧‧‧第二上表面
122p‧‧‧第二連接墊
124a、124b‧‧‧第二電子元件
130‧‧‧金屬柱
140‧‧‧模封
150‧‧‧屏蔽金屬層
L1‧‧‧長度
L2、L3‧‧‧厚度

Claims (10)

  1. 一種系統級封裝模組，包括：一第一電路板組件，其包括一第一電路板單元以及至少一第一電子元件裝設於該第一電路板單元，其中該第一電路板單元具有一第一上表面、一第一下表面以及多個第一連接墊位於該第一下表面；一第二電路板組件，包括一第二電路板單元以及至少一第二電子元件裝設於該第二電路板單元，其中該第二電路板單元具有一第二上表面、一第二下表面以及多個第二連接墊位於該第二上表面；以及至少一導電柱，配置在該第一下表面與該第二上表面之間，電性連接相對應之該第一連接墊與該第二連接墊，其中該導電柱的長度大於配置在該第一下表面與該第二上表面之間的該第一電子元件的厚度或該第二電子元件的厚度。
  2. 如申請專利範圍第1項所述之系統級封裝模組，更包括一模封，包覆該第一電路板組件、該第二電路板組件與該導電柱。
  3. 如申請專利範圍第2項所述之系統級封裝模組，更包括一屏蔽金屬層，該屏蔽金屬層覆蓋該模封。
  4. 如申請專利範圍第1項所述之系統級封裝模組，更包括一金屬蓋，包覆該第一電路板組件並固定在該第二上表面。
  5. 如申請專利範圍第1項所述之系統級封裝模組，其中該導電柱為一金屬柱或是一微型電路板，該微型電路板由一絕緣材料包圍至少一金屬柱整合而成。
  6. 一種系統級封裝模組的製造方法，包括：提供至少一個第一電路板組件，該第一電路板組件包括一第一電路板單元、至少一第一電子元件、至少一第一連接墊；提供一電路聯板，其包括至少一第二電子元件、至少一第二連接墊；提供至少一導電柱依據該第一電路板組件與該電路聯板之間的電性連接需求配置於相對應最短距離之該第一連接墊與該第二連接墊之間，其中該導電柱的長度大於配置在該第一下表面與該第二上表面之間的該第一電子元件的厚度或該第二電子元件的厚度；以及切割該電路聯板以形成至少一系統級封裝模組。
  7. 如申請專利範圍第6項所述之製造方法，其中該導電柱為一金屬柱。
  8. 如申請專利範圍第7項所述之製造方法，其中將該導電柱配置於該第一連接墊與該第二連接墊之間的步驟可進一步包括：提供一載具，該載具具有至少一孔洞，將部份該金屬柱置於該孔洞內；提供一接合材料塗於該金屬柱的一端或是該第一連接墊或是該第二連接墊；移動該載具以使該金屬柱連接於該第一連接墊或該第二連接墊；以及將該金屬柱從該載具脫離。
  9. 如申請專利範圍第6項所述之製造方法，其中該導電柱由一絕緣材料包圍至少一金屬柱整合而成的微型電 路板，且使用表面黏著技術(SMT)製程將該微型電路板與該第二電子元件裝設於該電路聯板。
  10. 一種電子裝置，包括：一機體，其包括至少一電子模組、一機殼以及一電路板；以及至少一如申請專利範圍第1項所述之系統級封裝模組或由申請專利範圍第6項所述之製造方法製成之系統級封裝模組，其中該第二電路板組件電性連接該電路板。
TW101141299A 2012-11-07 2012-11-07 電子裝置、系統級封裝模組及系統級封裝模組的製造方法 TWI468086B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101141299A TWI468086B (zh) 2012-11-07 2012-11-07 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US13/792,869 US20140126159A1 (en) 2012-11-07 2013-03-11 Electronic device, system package module and method of manufacturing system package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101141299A TWI468086B (zh) 2012-11-07 2012-11-07 電子裝置、系統級封裝模組及系統級封裝模組的製造方法

Publications (2)

Publication Number Publication Date
TW201419957A TW201419957A (zh) 2014-05-16
TWI468086B true TWI468086B (zh) 2015-01-01

Family

ID=50622164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141299A TWI468086B (zh) 2012-11-07 2012-11-07 電子裝置、系統級封裝模組及系統級封裝模組的製造方法

Country Status (2)

Country Link
US (1) US20140126159A1 (zh)
TW (1) TWI468086B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103423B2 (en) 2013-06-07 2018-10-16 Apple Inc. Modular structural and functional subassemblies
US20150070219A1 (en) * 2013-09-06 2015-03-12 Apple Inc. Hybrid antenna for a personal electronic device
US20160049051A1 (en) * 2013-06-21 2016-02-18 Hello Inc. Room monitoring device with packaging
CN204721340U (zh) * 2015-06-24 2015-10-21 中兴通讯股份有限公司 一种射频功放模块及射频通信设备
US10037948B2 (en) 2016-08-19 2018-07-31 Apple Inc. Invisible compartment shielding
US10163812B2 (en) 2016-10-19 2018-12-25 Infineon Technologies Ag Device having substrate with conductive pillars
US10638608B2 (en) * 2017-09-08 2020-04-28 Apple Inc. Interconnect frames for SIP modules
CN108770227B (zh) * 2018-06-14 2021-07-13 环旭电子股份有限公司 一种基于二次塑封的SiP模组的制造方法及SiP模组
DE102020202189A1 (de) 2020-02-20 2021-08-26 Vitesco Technologies Germany Gmbh Leiterplattenanordnung, Getriebesteuergerät mit einer Leiterplattenanordnung und Verwendung der Leiterplattenanordnung in einem Getriebesteuergerät
US11764179B2 (en) 2020-08-14 2023-09-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20220295635A1 (en) * 2021-03-10 2022-09-15 Monolithic Power Systems, Inc. Sandwich structure power supply module
CN114334859A (zh) * 2021-12-28 2022-04-12 环鸿电子（昆山）有限公司 电路堆叠结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516352B (en) * 2001-07-06 2003-01-01 Advanced Semiconductor Eng Manufacturing method for printed circuit board
TW200715578A (en) * 2005-10-04 2007-04-16 Advanced Semiconductor Eng Package-on-package structure
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
TW201101452A (en) * 2009-06-22 2011-01-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2120468A1 (en) * 1993-04-05 1994-10-06 Kenneth Alan Salisbury Electronic module containing an internally ribbed, integral heat sink and bonded, flexible printed wiring board with two-sided component population
US6064094A (en) * 1998-03-10 2000-05-16 Oryx Technology Corporation Over-voltage protection system for integrated circuits using the bonding pads and passivation layer
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6646879B2 (en) * 2001-05-16 2003-11-11 Cray Inc. Spray evaporative cooling system and method
US6790102B2 (en) * 2002-10-10 2004-09-14 Delphi Technologies, Inc. Twisted flat electrical terminal
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US7253517B2 (en) * 2003-10-28 2007-08-07 Raytheon Company Method and apparatus for combining multiple integrated circuits
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
TW200917920A (en) * 2007-10-15 2009-04-16 Delta Electronics Inc Circuit board module with insertion conductive pins and circuit boards assembly having same
US8183130B2 (en) * 2010-06-15 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer around back surface and sides of semiconductor wafer containing IPD structure
US20120257343A1 (en) * 2011-04-08 2012-10-11 Endicott Interconnect Technologies, Inc. Conductive metal micro-pillars for enhanced electrical interconnection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516352B (en) * 2001-07-06 2003-01-01 Advanced Semiconductor Eng Manufacturing method for printed circuit board
TW200715578A (en) * 2005-10-04 2007-04-16 Advanced Semiconductor Eng Package-on-package structure
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
TW201101452A (en) * 2009-06-22 2011-01-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding

Also Published As

Publication number Publication date
TW201419957A (zh) 2014-05-16
US20140126159A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
TWI710084B (zh) 具有電磁干擾屏蔽部的半導體封裝和製造其之方法
KR101681031B1 (ko) 반도체 패키지 및 그 제조방법
US11152296B2 (en) Semiconductor package and manufacturing method thereof
US9899249B2 (en) Fabrication method of coreless packaging substrate
US10381312B2 (en) Semiconductor package and method of manufacturing the same
US9806050B2 (en) Method of fabricating package structure
TWI487085B (zh) 具屏蔽之積體電路封裝件系統
EP3951855A1 (en) Embedded packaging structure and preparation method therefor, and terminal
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
TWI506707B (zh) 具有導線架插入件的積體電路封裝系統及其製造方法
KR20120078390A (ko) 적층형 반도체 패키지 및 그 제조방법
TW201220446A (en) Package structure of embedded semiconductor component and manufacturing method thereof
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
CN104882417A (zh) 集成无源倒装芯片封装
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
CN105990268B (zh) 电子封装结构及其制法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
CN111725146A (zh) 电子封装件及其制法
CN103811444B (zh) 电子装置、系统级封装模块及系统级封装模块的制造方法
CN108695299A (zh) 电子封装件及其承载结构与制法
US20180240738A1 (en) Electronic package and fabrication method thereof
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법