CN103811444B - 电子装置、系统级封装模块及系统级封装模块的制造方法 - Google Patents

电子装置、系统级封装模块及系统级封装模块的制造方法 Download PDF

Info

Publication number
CN103811444B
CN103811444B CN201210440092.6A CN201210440092A CN103811444B CN 103811444 B CN103811444 B CN 103811444B CN 201210440092 A CN201210440092 A CN 201210440092A CN 103811444 B CN103811444 B CN 103811444B
Authority
CN
China
Prior art keywords
circuit board
package module
circuit
connection gasket
metal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210440092.6A
Other languages
English (en)
Other versions
CN103811444A (zh
Inventor
林彦宏
郑宗荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd, Universal Global Scientific Industrial Co Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN201210440092.6A priority Critical patent/CN103811444B/zh
Publication of CN103811444A publication Critical patent/CN103811444A/zh
Application granted granted Critical
Publication of CN103811444B publication Critical patent/CN103811444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

一种系统级封装模块,其包括第一电路板组件、第二电路板组件以及多根金属柱。第一电路板组件具有第一上表面、第一下表面以及多个位于第一下表面的第一连接垫。第二电路板组件具有第二上表面、第二下表面以及多个位于第二上表面的第二连接垫。这些金属柱皆配置在第一下表面与第二上表面之间,并分别电性连接这些第一连接垫与这些第二连接垫。本发明利用金属柱及/或微型电路板中的金属柱来电性连接第一电路板组件与第二电路板组件,可减少系统级封装模块的整体厚度与体积。

Description

电子装置、系统级封装模块及系统级封装模块的制造方法
技术领域
本发明涉及一种电气元件组装件、此电气元件组装件的制造方法以及包含此电气元件组装件的电子装置,特别是有关于一种系统级封装模块(Systemin Package Module,SiP Module)、此系统级封装模块的制造方法以及包含此系统级封装模块的电子装置。
背景技术
现有的移动装置(mobile device),例如手机、平板电脑(tablet)以及笔记本电脑(laptop),通常具有一个或多个系统级封装模块,而上述系统级封装模块例如可用来作为数据存储装置(data storage)、图像处理器(graphicsprocessing unit)或无线模块(wireless module)等。
目前的移动装置已具备网际网络、数据处理以及图像提取等多样化的功能,而这些移动装置大多朝向缩小体积以及厚度减薄的趋势来发展。因此,装设在移动装置内部的系统级封装模块也要朝向缩小体积的趋势来发展,以满足上述移动装置发展的趋势。
发明内容
本发明的目的是提供一种电子装置、系统级封装模块及系统级封装模块的制造方法,以解决现有技术存在的问题。
为实现上述目的,本发明的一实施例提供一种系统级封装模块,包括:第一电路板组件,其包括第一电路板单元以及第一电子元件,其中第一电路板单元具有第一上表面、第一下表面以及多个第一连接垫位于第一下表面;第二电路板组件,包括第二电路板单元以及第二电子元件,其中第二电路板单元具有第二上表面、第二下表面以及多个第二连接垫位于该第二上表面;以及导电柱,配置在第一下表面与第二上表面之间,电性连接相对应的第一连接垫与第二连接垫。其中导电柱可以是金属柱或是由绝缘材料包围金属柱而形成的微型电路板。
本发明的另一实施例提供一种系统级封装模块的制造方法,其用来制造上述系统级封装模块。制造方法包括:提供第一电路板组件与电路联板,再依据此两者之间电性连接需求提供导电柱配置于最短距离的第一电路板组件与电路联板相对应的连接垫,以及切割该电路联板以形成至少一系统级封装模块。其中当导电柱是金属柱时,例如是铜柱,可以借由载具的辅助使上百根金属柱电性连接第一电路板组件与电路联板的工艺同时完成。当导电柱是微型电路板时,可以使用表面粘着技术(SMT)将微型电路板与其它电子元件装设于电路联板。
此外,本发明实施例更提供一种电子装置,其包括一机体,此机体至少包括电子模块、机壳以及电路板;以及至少一个上述系统级封装模块或由上述的制造方法制成的系统级封装模块,其中系统级封装模块的一个电路板组件电性连接机体的电路板。
本发明利用金属柱及/或微型电路板中的金属柱来电性连接第一电路板组件与第二电路板组件,可减少系统级封装模块的整体厚度与体积。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图。
附图说明
图1A是本发明一实施例的系统级封装模块的剖面示意图。
图1B是图1A中的第二电路板组件的俯视示意图。
图1C是图1A中的第一电路板组件的仰视示意图。
图2A至图2H是图1A中的系统级封装模块的一种制造方法的流程示意图。
图3A至图3F是本发明另一实施例的系统级封装模块的制造方法的流程示意图。
图4是本发明一实施例的电子装置的示意图。
其中,附图标记说明如下:
30:载具
30h:孔洞
32:平面
100、200、300:系统级封装模块
110、210、310:第一电路板组件
112、212:第一电路板单元
112b、212b:第一下表面
112u、212u:第一上表面
112p、212p:第一连接垫
114a、114b:第一电子元件
120、220、320:第二电路板组件
122、222:第二电路板单元
122’、222’:电路联板
122b:第二下表面
122u:第二上表面
122u’、222u’:组装平面
122p、222p:第二连接垫
124a、124b:第二电子元件
130、234:金属柱
140:模封
140’:模封材料
150:屏蔽金属层
230:微型电路板
232:绝缘件
330:连接件
400:电子装置
440:机体
442:电子模块
444:机壳
446:电路板
C1:刀具
L1:长度
L2、L3:厚度
S1:容置部
T1:沟槽
具体实施方式
图1A是本发明一实施例的系统级封装模块的剖面示意图。请参阅图1A,系统级封装模块100包括第一电路板组件110、第二电路板组件120以及多根金属柱130,其中这些金属柱130皆配置在第一电路板组件110与第二电路板组件120之间,并电性连接第一电路板组件110与第二电路板组件120,以传递电信号。
第一电路板组件110与第二电路板组件120皆为已装设(mount)电子元件的电路板,而上述电子元件可以是主动元件或被动元件,其中主动元件例如是晶片或电晶体,而被动元件例如是电容、电阻或电感。此外,前述的晶片可以是已经过封装(packaged)的元件,或是尚未封装的裸晶(die)。
第一电路板组件110包括第一电路板单元112与装设于第一电路板单元112的第一电子元件114a与114b,其中第一电子元件114a可为主动元件,而第一电子元件114b则可为被动元件。第一电路板单元112可以是单层电路板(single layer circuit board)、双面电路板(double sided circuit board)或多层电路板(multilayer circuit board)。
第二电路板组件120与第一电路板组件110相似。第二电路板组件120包括第二电路板单元122以及第二电子元件124a与124b。其中第一电子元件114a装设在第一电路板单元112的第一上表面112u,而部分第一电子元件114b装设在第一电路板单元112的第一下表面112b,第二电子元件124a、124b装设在第二电路板单元122的第二上表面122u。上述电子元件可用打线方式(wire bonding)、倒装芯片方式(flip chip)或其他封装方法装设在上表面。
第二电路板单元122可装设在其他电路板上,例如主机板(motherboard)。第二电路板单元122更具有多个位于第二下表面122b的焊垫(未绘示),而此焊垫通常是用来焊接上述电路板(例如主机板)。在其他实施例中,第二电路板单元122不装设在其他电路板上,因此第二电子元件124a或124b能装设在第二下表面122b上。
上述第一电路板单元112更可具有多个位于第一下表面112b的第一连接垫112p,而第二电路板单元122更具有多个位于第二上表面122u的第二连接垫122p。这些金属柱130皆配置在第一电路板单元112的第一下表面112b与第二电路板单元122的第二上表面122u之间,并且分别电性连接这些第一连接垫112p与这些第二连接垫122p。
这些金属柱130可以通过锡膏等焊料来焊接至第一连接垫112p与这些第二连接垫122p。金属柱130的金属材料例如是铜、铝或银。此外,金属柱130的长度L1可大于第二电子元件124a相对于第二上表面122u的厚度L2,且也可大于第二电子元件124b相对于第二上表面122u的厚度L3。
图1B是图1A中的第二电路板组件的俯视示意图,而图1C是图1A中的第一电路板组件的仰视示意图。图1A第二电路板组件120的剖面图可对照至图1B线I-I。当第一电路板组件110堆迭在第二电路板组件120上方时,这些第一连接垫112p能一对一地(one by one)对应到这些第二连接垫122p,以使各根金属柱130连接在相对的第一连接垫112p与第二连接垫122p之间,让第一电路板组件110通过这些金属柱130电性连接第二电路板组件120。
图1B与图1C所示第二连接垫122p与第一连接垫112p的分布在实际运用上可依电子元件的摆设以及第一电路板组件110与第二电路板组件120之间电性联接的需要而设置。并且,在一些实际情况中,系统级封装模块100所包括的金属柱130数量可能大于一百根,因此,图1A至图1C所示数量仅供举例说明,并非限制本发明。
请再次参阅图1A,系统级封装模块100可更包括模封140。模封140整体上会填满位在第一电路板组件110与第二电路板组件120之间的空间(space),并包围这些金属柱130。
另外,如图1A所示,可更包括屏蔽金属层150覆盖模封140的表面以及第二电路板单元122的侧面,以降低电磁干扰对电子元件的不良影响。
图2A至图2H是图1A系统级封装模块的一种制造流程示意图。图2A至图2H是截取单一个系统级封装模块100做为示意与说明,本发明所属技术领域中普通技术人员能了解在本实施例系统级封装模块100的制造方法可以是通过具有多个第一电路板组件110的电路联板进行制造流程或是多个第一电路板组件110通过辅助工具的辅助进行制造流程,从而一次制造出多个系统级封装模块100。
请参阅图2A,首先,提供多个第一电路板组件110(图2A仅绘示一个),其中这些第一电路板组件110可以是从大尺寸的电路联板(circuit substratepanel或circuit substrate strip)切割而成。
接着,请参阅图2A与图2D,提供载具(holder)30以及多根配置在此载具30内的金属柱130,其中图2D绘示载具30的俯视图,载具30具有平面32、多个孔洞30h以及多个容置部S1,其中这些孔洞30h与容置部S1皆裸露于平面32,而这些金属柱130分别配置在这些孔洞30h内。接着,将接合材料涂于金属柱130的一端或是第一连接垫112p。图2A中载具30的剖面是沿图2D线III-III所绘制而成。上述容置部S1可为裸露于平面32的凹槽(如图2A所示),或是贯穿载具30而形成的开口(opening)。容置部S 1的位置可搭配电子元件(例如第一电子元件114a)的分布而决定。
请参阅图2B,移动第一电路板组件110或载具30,通过接合材料使这些金属柱130连接接合于这些第一连接垫112p。
请参阅图2C,再次移动第一电路板组件110或载具30,以使金属柱130从载具30脱离。此外,当金属柱130利用焊料(例如锡膏)来连接第一连接垫112p时,在金属柱130从载具30脱离之后,例如进行回焊以加热上述焊料,以使这些金属柱130分别焊接这些第一连接垫112p。
请参阅图2E与图2F,将这些第一电路板组件110装设在电路联板122’的上方,其中图1A所示的第二电路板单元122是从电路联板122’切割而成,所以电路联板122’具有组装平面122u’以及多个位于组装平面122u’的第二连接垫122p。再者,第一电路板组件110与第二电子元件124a、124b可经由同一道制造流程或同一台制造机台(例如打件机)而装设在组装平面122u’上。
请参阅图2G与图2H,接着,形成模封材料140’,其至少包覆第一电路板组件110、金属柱130以及第二电子元件124a与124b。之后,如图2G所示,可以用刀具C1或激光光束将电路联板122’切割成多个第二电路板单元122,模封材料140’也会被切割成多个模封140(图2H仅绘示一个)。
请参阅图2H与图1A,接着,可形成屏蔽金属层150分别覆盖这些模封140(图1A仅绘示一个)。至此,系统级封装模块100整体上已制造完成。形成屏蔽金属层150的方法例如是物理气相沉积(Physical Vapor Deposition,PVD)或喷涂(spray coating),其中此物理气相沉积可以是蒸镀(evaporation)或溅镀(sputtering)。
在其它应用实施例中,在上述完成第一电路板组件110装设在电路联板122’后(如图2F所示),直接将电路联板122’切割成多个第二电路板单元122,而省略形成模封材料140’与屏蔽金属层150的步骤。假如系统级封装模块100需要电磁遮蔽(EMI),可于此加装金属盖以替代屏蔽金属层150的功能。
另外,以上制造方法是先将金属柱130连接于第一电路板组件110,之后再装设在电路联板122’的上方。然而,也可先将金属柱130连接于电路联板122’,之后再将第一电路板组件110装设在电路联板122’的上方。
图3A至图3F是本发明另一实施例的制造方法流程示意图,其制造方法相似于前述实施例,差异在于前述的金属柱改由微型电路板取代,此微型电路板包含至少一金属柱的功能。首先,请参阅图3A,可通过打件机将多个微型电路板230与第二电子元件124a、124b装设在电路联板222’,其中第二连接垫222p可位于电路联板222’的组装平面222u’或是嵌入电路联板222’。
各个微型电路板230是由至少一根金属柱234(图3A绘示多根)以及绝缘件232环绕金属柱234整合而成,其中微型电路板230可以是切割现有电路板来制成。
接着,请参阅图3B,将多个第一电路板组件210连接于微型电路板230上方(图3B仅绘示一个),其中微型电路板230中的金属柱234电性连接第一电路板组件210与电路联板222’之间相对应的连接垫。
请参阅图3C,接着形成模封材料140’,包覆这些第一电路板组件210、微型电路板230以及第二电子元件124a与124b。
请参阅图3D,可用刀具或激光光束来切割模封材料140’但不切割电路联板222’,以形成多条局部暴露平面222u’的沟槽T1。
请参阅图3E,接着,形成屏蔽金属层150覆盖模封140。之后,可用刀具C1或激光光束切割电路联板222’,以形成独立个别的系统级封装模块200(如图3E所示的虚框区域)。
包括金属柱130的系统级封装模块100也可以采用上述制造方法来制作,上述的第一电路板组件210、第二电路板组件220、电路联板222’以及微型电路板230可以分别更换成第一电路板组件110、第二电路板组件120、电路联板122’以及金属柱130。
另外,系统级封装模块100或200可以同时包括微型电路板230与金属柱130。
图3F是图3E中的第二电路板组件与微型电路板的俯视示意图,部分图3E对应图3F线IV-IV剖面图。请参阅图3E与图3F,这些微型电路板230能支撑第一电路板组件210,且其中四个微型电路板230可位在第二电路板组件220的四个角落处。
图4是本发明一实施例的电子装置的示意图。电子装置400可以是移动装置、桌上型电脑(desktop Computer)或电脑周边设备,其中此移动装置例如是手机、平板电脑或笔记本电脑等,而此电脑周边设备例如是蓝牙收发器、无线基地台或路由器等。
电子装置400包括系统级封装模块300以及机体440,其中系统级封装模块300电性连接机体440。具体而言,系统级封装模块300可以是电子装置400的数据存储装置、图像处理器或无线模块,并包括第一电路板组件310、第二电路板组件320以及多个连接件330。
第一电路板组件310为前述实施例中的第一电路板组件110或210,第二电路板组件320为前述实施例中的第二电路板组件120或220,而各个连接件330为前述实施例中的金属柱130或微型电路板230。系统级封装模块300可为前述实施例的系统级封装模块100或200。
机体440为系统级封装模块300以外的元件,可包括至少一个电子模块442、一机壳444以及一电路板446,其中电子模块442与系统级封装模块300皆装设在电路板446上,而电子模块442、系统级封装模块300及电路板446都配置在机壳444的内部。实务上,电路板446可为主机板,而电子模块442可为控制处理器,例如是中央处理器(Central Processing Unit,CPU),且电子模块442能经由电路板446而电性连接系统级封装模块300。如此,电子模块442能控制系统级封装模块300的运作。在其他应用中,系统级封装模块300可为控制处理器(例如中央处理器),而电子模块442可以是数据存储装置、图像处理器或无线模块等,并且能受系统级封装模块300的控制而运作。此外,电子模块442也可以是一种系统级封装模块300,所以电子装置400所包括的系统级封装模块300的数量可以仅为一个、或是二个或二个以上。
综上所述,本发明利用金属柱及/或微型电路板中的金属柱来电性连接第一电路板组件与第二电路板组件,可减少系统级封装模块的整体厚度与体积。
以上所述仅为本发明的实施例,其并非用以限制本发明的专利保护范围。任何本领域普通技术人员,在不脱离本发明的精神与范围内,所作的更动及润饰的等效替换,仍为本发明的专利保护范围内。

Claims (7)

1.一种系统级封装模块,其特征在于,该系统级封装模块包括:
第一电路板组件,其包括第一电路板单元以及装设于该第一电路板单元的至少一第一电子元件,其中该第一电路板单元具有第一上表面、第一下表面以及位于该第一下表面的多个第一连接垫;
第二电路板组件,包括第二电路板单元以及装设于该第二电路板单元的至少一第二电子元件,其中该第二电路板单元具有第二上表面、第二下表面以及位于该第二上表面的多个第二连接垫;以及
至少一导电柱,配置在该第一下表面与该第二上表面之间,电性连接相对应的该第一连接垫与该第二连接垫,该至少一导电柱的长度大于该至少一第一电子元件或该至少一第二电子元件的厚度,
该导电柱为微型电路板,该微型电路板由绝缘材料包围至少一金属柱整合而成。
2.如权利要求1所述的系统级封装模块,其特征在于,该系统级封装模块还包括模封,该模封包覆该第一电路板组件、该第二电路板组件与该导电柱。
3.如权利要求2所述的系统级封装模块,其特征在于,该系统级封装模块还包括屏蔽金属层,该屏蔽金属层覆盖该模封。
4.如权利要求1所述的系统级封装模块,其特征在于,该系统级封装模块还包括金属盖,该金属盖包覆该第一电路板组件并固定在该第二上表面。
5.一种系统级封装模块的制造方法,其特征在于,该制造方法包括:
提供至少一个第一电路板组件,所述至少一第一电路板组件包括第一电路板单元、至少一第一电子元件以及至少一第一连接垫;
提供电路联板,其包括至少一第二电子元件以及至少一第二连接垫;
提供至少一导电柱依据所述至少一第一电路板组件与该电路联板之间的电性连接需求配置于相对应最短距离的该至少一第一连接垫与该第二连接垫之间,其中该导电柱为金属柱;以及
切割该电路联板以形成至少一系统级封装模块;
将该导电柱配置于该至少一第一连接垫与该至少一第二连接垫之间的步骤进一步包括:
提供载具,该载具具有至少一孔洞,将部分该金属柱置于该至少一孔洞内;
提供接合材料涂于该金属柱的一端或是所述至少一第一连接垫或是所述至少一第二连接垫;
移动该载具以使该金属柱连接于所述至少一第一连接垫或所述至少一第二连接垫;以及
将该金属柱从该载具脱离。
6.如权利要求5所述的制造方法,其特征在于,所述至少一导电柱是由绝缘材料包围至少一金属柱整合而成的微型电路板,且使用表面粘着技术工艺将该微型电路板与所述至少一第二电子元件装设于该电路联板。
7.一种电子装置,其特征在于,该电子装置包括:
机体,其包括至少一电子模块、机壳以及电路板;以及
至少一如权利要求1所述的系统级封装模块或由权利要求6所述的制造方法制成的系统级封装模块,其中第二电路板组件电性连接该电路板。
CN201210440092.6A 2012-11-07 2012-11-07 电子装置、系统级封装模块及系统级封装模块的制造方法 Active CN103811444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210440092.6A CN103811444B (zh) 2012-11-07 2012-11-07 电子装置、系统级封装模块及系统级封装模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210440092.6A CN103811444B (zh) 2012-11-07 2012-11-07 电子装置、系统级封装模块及系统级封装模块的制造方法

Publications (2)

Publication Number Publication Date
CN103811444A CN103811444A (zh) 2014-05-21
CN103811444B true CN103811444B (zh) 2016-11-23

Family

ID=50708013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210440092.6A Active CN103811444B (zh) 2012-11-07 2012-11-07 电子装置、系统级封装模块及系统级封装模块的制造方法

Country Status (1)

Country Link
CN (1) CN103811444B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6727937B2 (ja) * 2016-06-10 2020-07-22 日本電波工業株式会社 電子デバイス
CN109104815A (zh) * 2018-09-28 2018-12-28 北京小米移动软件有限公司 多层印刷电路板及其制备方法
CN109195325A (zh) * 2018-09-29 2019-01-11 维沃移动通信有限公司 一种电路板结构及电子设备
CN110149762A (zh) * 2019-04-28 2019-08-20 华为技术有限公司 一种印刷电路板及其制作方法和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2465329Y (zh) * 2001-01-22 2001-12-12 胜开科技股份有限公司 一种影像感测器
CN101170095A (zh) * 2006-10-27 2008-04-30 新光电气工业株式会社 半导体封装件和叠层式半导体封装件
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
CN101422089A (zh) * 2006-04-13 2009-04-29 松下电器产业株式会社 电路模块以及电力线通信装置
CN102222663A (zh) * 2010-04-14 2011-10-19 海力士半导体有限公司 具有柔性导体的堆叠封装
CN102543970A (zh) * 2011-12-26 2012-07-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2465329Y (zh) * 2001-01-22 2001-12-12 胜开科技股份有限公司 一种影像感测器
CN101422089A (zh) * 2006-04-13 2009-04-29 松下电器产业株式会社 电路模块以及电力线通信装置
CN101170095A (zh) * 2006-10-27 2008-04-30 新光电气工业株式会社 半导体封装件和叠层式半导体封装件
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
CN102222663A (zh) * 2010-04-14 2011-10-19 海力士半导体有限公司 具有柔性导体的堆叠封装
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN102543970A (zh) * 2011-12-26 2012-07-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
CN103811444A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN105321933B (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
CN107887344B (zh) 电子封装结构及其制法
US9859250B2 (en) Substrate and the method to fabricate thereof
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US11588009B2 (en) Semiconductor device having a lid configured as an enclosure and a capacitive structure and method of manufacturing a semiconductor device
US9426935B2 (en) Method for manufacturing circuit board, circuit board, and electronic device
CN103296011B (zh) 具电磁干扰屏蔽的半导体封装体及其制造方法
US10624214B2 (en) Low-profile space-efficient shielding for SIP module
CN103165566A (zh) 基板结构、半导体封装件及半导体封装件的制造方法
CN103811444B (zh) 电子装置、系统级封装模块及系统级封装模块的制造方法
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN108074826A (zh) 电子封装件及其制法
EP4258335A2 (en) Electronic component package body, electronic component assembly structure, and electronic device
CN106711123A (zh) 半导体封装件及其制造方法
CN107689364A (zh) 电子封装件及其制法
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
US20230402399A1 (en) Semiconductor device and method for making the same
CN108695299A (zh) 电子封装件及其承载结构与制法
EP4095902B1 (en) Electronic component package body, electronic component package assembly, and electronic device
CN102479773A (zh) 具有电性屏蔽功能的模块集成电路封装结构及其制作方法
US8742573B2 (en) Package structure and manufacturing method thereof
CN115763435A (zh) 电磁屏蔽的封装单元及方法、基板、电路和电子设备
KR20220008932A (ko) 통신 모듈
CN202423253U (zh) 具有金属屏蔽功能的模块集成电路封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant