CN102479773A - 具有电性屏蔽功能的模块集成电路封装结构及其制作方法 - Google Patents
具有电性屏蔽功能的模块集成电路封装结构及其制作方法 Download PDFInfo
- Publication number
- CN102479773A CN102479773A CN2010105664890A CN201010566489A CN102479773A CN 102479773 A CN102479773 A CN 102479773A CN 2010105664890 A CN2010105664890 A CN 2010105664890A CN 201010566489 A CN201010566489 A CN 201010566489A CN 102479773 A CN102479773 A CN 102479773A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- conducting element
- circuit substrate
- terminal part
- metal screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
一种具有电性屏蔽功能的模块集成电路封装结构,其包括:基板单元、电子单元、导电单元、封装单元及屏蔽单元。基板单元具有至少一电路基板,其中电路基板具有至少一接地焊垫。电子单元具有多个设置且电性连接于电路基板上的电子元件。导电单元具有至少一设置于电路基板上的导电元件,其中导电元件的第一末端部电性连接于接地焊垫。封装单元具有一设置于电路基板上且覆盖上述多个电子元件与导电元件的一部分的封装胶体,其中导电元件的第二末端部被裸露。屏蔽单元具有一披覆在封装胶体的外表面上的金属屏蔽层,其中金属屏蔽层与导电元件的第二末端部两者彼此电性接触。本发明提出的模块集成电路封装结构,可以具有电性屏蔽功能。
Description
技术领域
本发明涉及一种模块集成电路(module IC)封装结构及其制作方法,尤其涉及一种具有电性屏蔽功能的模块集成电路封装结构及其制作方法。
背景技术
近几年来,科技的快速成长,使得各种产品纷纷朝向结合科技的应用,并且亦不断地在进步发展当中。此外由于产品的功能越来越多,使得目前大多数的产品都是采用模块化的方式来整合设计。然而,在产品中整合多种不同功能的模块,虽然得以使产品的功能大幅增加,但是在现今讲究产品小型化及精美外观的需求之下,要如何设计出兼具产品体积小且多功能的产品,便是目前各行各业都在极力研究的目标。
而在半导体制造方面,便是不断地通过工艺技术的进步以越来越高级的技术来制造出体积较小的芯片或元件,以使应用的模块厂商相对得以设计出较小的功能模块,进而可以让终端产品作出更有效的利用及搭配。而目前的公知技术来看,大部分的应用模块仍是以印刷电路板(PCB)、环氧树脂(FR-4)基板或BT(Bismaleimide Triazine)基板等不同材质的基板来作为模块的主要载板,而所有芯片、元件等零件再通过表面黏着技术(Surface MountedTechnology,SMT)等打件方式来黏着于载板的表面。于是载板纯粹只是用以当载具而形成电路连接之用,其中的结构也只是用以作为线路走线布局的分层结构。
再者,随着射频通讯技术的发展,意味着无线通讯元件在电路设计上必须更严谨与效能最佳化。无线通讯产品大都要求重量轻、体积小、高品质、低价位、低消耗功率及高可靠度等特点,这些特点促进了射频/微波集成电路的技术开发与市场成长。而无线通讯产品中无线模块的电磁屏蔽功能及品质要求相对显得重要,以确保信号不会彼此干扰而影响到通讯品质。
公知无线模块或其他需要作电磁屏蔽的电路模块,其必须依据所需应用而加设电磁屏蔽的结构,例如电磁屏蔽金属盖体设计。而电磁屏蔽结构的尺寸大小又必须配合不同的模块,以使得线路中的信号源能被隔离及隔绝。但此种公知的电磁屏蔽金属盖体必须针对不同的模块或装置进行设计制作,使公知电磁屏蔽金属盖体需耗费较多的工时、人力与成本。
此外,上述公知电磁屏蔽金属盖体的另一缺点为需要作电磁屏蔽的电子电路或装置的大小、形状、区块不一,如需针对每一个不同大小、形状、区块的模块予以制作手工模具、进行冲压加工及逐步元件封装,则使得电磁屏蔽金属盖体的制作困难且无法适用于快速生产的生产线上,而得使公知电磁屏蔽金属盖体生产的经济效益与产业利用性降低。
发明内容
本发明实施例在于提供一种模块集成电路封装结构,其可以具有电性屏蔽功能。
本发明实施例在于提供一种模块集成电路封装结构的制作方法,其能够产生电性屏蔽功能。
本发明实施例提供一种具有电性屏蔽功能的模块集成电路封装结构,其包括:一基板单元、一电子单元、一导电单元、一封装单元、及一屏蔽单元。基板单元具有至少一电路基板,其中电路基板具有至少一接地焊垫。电子单元具有多个设置且电性连接于电路基板上的电子元件。导电单元具有至少一设置于电路基板上的导电元件,其中导电元件的第一末端部电性连接于接地焊垫。封装单元具有一设置于电路基板上且覆盖上述多个电子元件与导电元件的一部分的封装胶体,其中导电元件的第二末端部被裸露。屏蔽单元具有一披覆在封装胶体的外表面上的金属屏蔽层,其中金属屏蔽层与导电元件的第二末端部两者彼此电性接触。
本发明实施例提供一种具有电性屏蔽功能的模块集成电路封装结构的制作方法,其包括下列步骤:首先,提供至少一电路基板,其中电路基板具有至少一接地焊垫;接着,将多个电子元件设置且电性连接于电路基板上;然后,将至少一导电元件设置于电路基板上,其中导电元件的第一末端部电性连接于接地焊垫;接下来,成形一封装胶体于电路基板上,以覆盖上述多个电子元件与导电元件;紧接着,切割封装胶体及电路基板,以使得导电元件被切割,以形成一被裸露的切割面于导电元件的第二末端部上;最后,成形一金属屏蔽层于封装胶体的外表面上及上述被裸露的切割面上,以使得金属屏蔽层与导电元件的第二末端部两者彼此电性接触。
本发明实施例提供一种具有电性屏蔽功能的模块集成电路封装结构的制作方法,其包括下列步骤:首先,提供至少一电路基板,其中电路基板具有至少一接地焊垫;接着,将多个电子元件设置且电性连接于电路基板上;然后,将至少一导电元件设置于电路基板上,其中导电元件的第一末端部电性连接于接地焊垫;接下来,成形一封装胶体于电路基板上,以覆盖上述多个电子元件与导电元件;切割封装胶体及电路基板,以使得导电元件的第二末端部的侧面被裸露;最后,成形一金属屏蔽层于封装胶体的外表面上及导电元件的第二末端部的侧面上,以使得金属屏蔽层与导电元件的第二末端部两者彼此电性接触。
综上所述,本发明实施例所提供的模块集成电路封装结构及其制作方法,其可通过至少一电性连接且设置于电路基板上的导电元件,以将一由任何成形方式制成的金属屏蔽层电性连接于至少一电性连接且设置于电路基板上的接地焊垫,进而使得金属屏蔽层自然能够产生用于保护多个电子元件的电性屏蔽功能。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所附图式仅提供参考与说明用,并非用来对本发明加以限制者。
附图说明
图1为本发明具有电性屏蔽功能的模块集成电路封装结构的制作方法的第一实施例的流程图;
图1A显示图1中步骤S100至步骤S104的制作流程立体示意图;
图1B为图1A中的1B-1B剖面示意图;
图1C显示图1中步骤S106的制作流程立体示意图;
图1D为图1C中的1D-1D剖面示意图;
图1E显示图1中步骤S108的制作流程立体示意图;
图1F为图1E中的1F-1F剖面示意图;
图1G显示图1中步骤S110的制作流程立体示意图;
图1H为图1G中的1H-1H剖面示意图;
图2A为本发明具有电性屏蔽功能的模块集成电路封装结构的制作方法的第二实施例的流程图;以及
图2B为本发明具有电性屏蔽功能的模块集成电路封装结构的制作方法的第二实施例的制作流程剖面示意图。
其中,附图标记说明如下:
模块集成电路封装结构 Z
基板单元 1
电路基板 10
接地焊垫 100
电子单元 2
电子元件 20
导电单元 3
导电元件 30
第一末端部 30A
第二末端部 30B
切割面 300’
侧面 300
封装单元 4
封装胶体 40
开口 400
表面 401
屏蔽单元 5
金属屏蔽层 50
具体实施方式
请参阅图1、图1A至图1H所示,其中图1为第一实施例制作方法的流程图,图1A、图1C、图1E及图1G显示第一实施例的制作流程立体示意图,图1B、图1D、图1F及图1H显示第一实施例的制作流程剖面示意图,且图1G为第一实施例完成品的立体示意图,图1H为第一实施例完成品的剖面示意图。由上述图中可知,本发明第一实施例提供一种具有电性屏蔽功能的模块集成电路封装结构Z的制作方法,其至少包括下列几个步骤(从步骤S100至步骤S110):
步骤S100:首先,配合图1、图1A与图1B所示,提供至少一电路基板10,其中电路基板10具有两个接地焊垫100。举例来说,设计者可于电路基板10的上表面预先成形一具有一特定图案的电路(图未示)及两个接地焊垫100。当然,上述两个接地焊垫100的界定并非用以限定本发明,举凡至少一个或超过两个以上的接地焊垫100皆可应用于本发明。
步骤S102:接着,配合图1、图1A与图1B所示,将多个电子元件20设置且电性连接于电路基板10上。举例来说,上述多个电子元件20可为电阻、电容、电感、具有一特定功能的功能芯片、具有一特定功能的半导体芯片等等。然而,上述对于多个电子元件20的描述只是用来举例而已,其并非用以限定本发明,举凡任何种类或型式的电子元件20皆可应用于本发明。
步骤S104:然后,配合图1、图1A与图1B所示,将两个导电元件30设置于电路基板10上,其中每一个导电元件30的第一末端部30A电性连接于每一个接地焊垫100。举例来说,由于接地焊垫100设置于电路基板10的上表面,所以导电元件30的第一末端部30A的底面可与接地焊垫100两者彼此电性接触。另外,每一个导电元件30可为导电金属或任何具导电性质的电子零件。当然,上述两个导电元件30的界定并非用以限定本发明,举凡至少一个或超过两个以上的导电元件30皆可应用于本发明。
步骤S106:然后,配合图1、图1C与图1D所示,成形一封装胶体40于电路基板10上,以覆盖上述多个电子元件20与每一个导电元件30。
步骤S108:接下来,配合图1、图1E与图1F所示,沿着图1D的A-A切割线,切割封装胶体40与电路基板10,以使得每一个导电元件30被切割,以形成一被裸露的切割面300’于每一个导电元件30的第二末端部30B上。举例来说,封装胶体40具有两个开口400,每一个导电元件30的第二末端部30B被每一个开口400所裸露,且每一个导电元件30的第二末端部30B的切割面300’与封装胶体40的其中一表面401齐平。
步骤S110:最后,配合图1、图1G与图1H所示,成形一金属屏蔽层50于封装胶体40的外表面上及每一个被裸露的切割面300’上,以使得金属屏蔽层50与每一个导电元件30的第二末端部30B两者彼此电性接触。举例来说,金属屏蔽层50可覆盖每一个开口400,且金属屏蔽层50覆盖且电性接触每一个导电元件30的第二末端部30B的切割面300’。此外,依据不同的设计需求,金属屏蔽层50可为一通过喷涂方式(spraying)而形成的导电喷涂层、一通过溅镀方式(sputtering)而形成的导电溅镀层、一通过印刷方式(printing)而形成的导电印刷层、一通过电镀方式(electroplating)而形成的导电电镀层等等。
因此,配合上述图1G与图1H所示,本发明第一实施例提供一种具有电性屏蔽功能的模块集成电路封装结构Z,其包括:一基板单元1、一电子单元2、一导电单元3、一封装单元4、及一屏蔽单元5。基板单元1具有至少一电路基板10,其中电路基板10具有至少一接地焊垫100(第一实施例显示两个接地焊垫100为例子说明)。电子单元2具有多个设置且电性连接于电路基板10上的电子元件20。导电单元3具有至少一设置于电路基板10上的导电元件30(第一实施例显示两个导电元件30为例子说明),其中导电元件30的第一末端部30A电性连接于接地焊垫100。封装单元4具有一设置于电路基板10上且覆盖上述多个电子元件20与导电元件30的一部分的封装胶体40,其中导电元件30的第二末端部30B被裸露。屏蔽单元5具有一披覆在封装胶体40的外表面上的金属屏蔽层50,其中金属屏蔽层50与导电元件30的第二末端部30B两者彼此电性接触。
举例来说,接地焊垫100设置于电路基板10的上表面,且导电元件30的第一末端部30A的底面与接地焊垫100两者彼此电性接触。封装胶体40具有至少一开口400,且导电元件30的第二末端部30B被开口400所裸露。导电元件30的第二末端部30B的切割面300’与封装胶体40的其中一表面401齐平,金属屏蔽层50覆盖开口400,且金属屏蔽层50覆盖且电性接触导电元件30的第二末端部30B的切割面300’。再者,依据不同的设计需求,金属屏蔽层50可为一导电喷涂层、一导电溅镀层、一导电印刷层、一导电电镀层等等。
请参阅图2A与图2B所示,其中图2A为第二实施例制作方法的流程图,且图2B显示第二实施例的制作流程剖面示意图,且图2B中的第四个图(最下面的图式)为第二实施例完成品的剖面示意图。由上述图中可知,本发明第二实施例提供一种具有电性屏蔽功能的模块集成电路封装结构Z的制作方法,其至少包括下列几个步骤(从步骤S200至步骤S210):
步骤S200:首先,配合图2A与图2B中的步骤(A)所示,提供至少一电路基板10,其中电路基板10具有两个接地焊垫100。举例来说,设计者可于电路基板10的上表面预先成形一具有一特定图案的电路及两个接地焊垫100。当然,上述两个接地焊垫100的界定并非用以限定本发明,举凡至少一个或超过两个以上的接地焊垫100皆可应用于本发明。
步骤S202:接着,配合图2A与图2B中的步骤(A)所示,将多个电子元件20设置且电性连接于电路基板10上。举例来说,上述多个电子元件20可为电阻、电容、电感、具有一特定功能的功能芯片、具有一特定功能的半导体芯片等。然而,上述对于多个电子元件20的描述只是用来举例而已,其并非用以限定本发明,举凡任何种类或型式的电子元件20皆可应用于本发明。
步骤S204:然后,配合图2A与图2B中的步骤(A)所示,将两个导电元件30设置于电路基板10上,其中每一个导电元件30的第一末端部30A电性连接于每一个接地焊垫100。举例来说,由于接地焊垫100设置于电路基板10的上表面,所以导电元件30的第一末端部30A的底面可与接地焊垫100两者彼此电性接触。另外,每一个导电元件30可为导电金属或任何具导电性质的电子零件。当然,上述两个导电元件30的界定并非用以限定本发明,举凡至少一个或超过两个以上的导电元件30皆可应用于本发明。
步骤S206:然后,配合图2A与图2B中的步骤(B)所示,成形一封装胶体40于电路基板10上,以覆盖上述多个电子元件20与每一个导电元件30。
步骤S208:然后,配合图2A与图2B中的步骤(C)所示,沿着图2B中的步骤(B)的A-A切割线,切割封装胶体40及电路基板10,以使得每一个导电元件30的第二末端部30B的侧面300被裸露。举例来说,封装胶体40具有两个开口400,每一个导电元件30的第二末端部30B被每一个开口400所裸露,且每一个导电元件30的第二末端部30B的侧面300与封装胶体40的其中一表面401齐平。
步骤S210:最后,配合图2A与图2B中步骤(D)所示,成形一金属屏蔽层50于封装胶体40的外表面上及每一个导电元件30的第二末端部30B的侧面300上,以使得金属屏蔽层50与每一个导电元件30的第二末端部30B两者彼此电性接触。举例来说,金属屏蔽层50可覆盖每一个开口400,且金属屏蔽层50覆盖且电性接触每一个导电元件30的第二末端部30B的侧面300。此外,依据不同的设计需求,金属屏蔽层50可为一通过喷涂方式(spraying)而形成的导电喷涂层、一通过溅镀方式(sputtering)而形成的导电溅镀层、一通过印刷方式(printing)而形成的导电印刷层、一通过电镀方式(electroplating)而形成的导电电镀层…等等。
因此,如同上述图2B中步骤(D)所示,本发明第二实施例提供一种具有电性屏蔽功能的模块集成电路封装结构Z,其包括:一基板单元1、一电子单元2、一导电单元3、一封装单元4、及一屏蔽单元5。基板单元1具有至少一电路基板10,其中电路基板10具有至少一接地焊垫100(第二实施例显示两个接地焊垫100为例子说明)。电子单元2具有多个设置且电性连接于电路基板10上的电子元件20。导电单元3具有至少一设置于电路基板10上的导电元件30(第二实施例显示两个导电元件30为例子说明),其中导电元件30的第一末端部30A电性连接于接地焊垫100。封装单元4具有一设置于电路基板10上且覆盖上述多个电子元件20与导电元件30的一部分的封装胶体40,其中导电元件30的第二末端部30B被裸露。屏蔽单元5具有一披覆在封装胶体40的外表面上的金属屏蔽层50,其中金属屏蔽层50与导电元件30的第二末端部30B两者彼此电性接触。
举例来说,接地焊垫100设置于电路基板10的上表面,且导电元件30的第一末端部30A的底面与接地焊垫100两者彼此电性接触。封装胶体40具有至少一开口400,且导电元件30的第二末端部30B被开口400所裸露。导电元件30的第二末端部30B的侧面300与封装胶体40的其中一表面401齐平,金属屏蔽层50覆盖开口400,且金属屏蔽层50覆盖且电性接触导电元件30的第二末端部30B的侧面300。再者,依据不同的设计需求,金属屏蔽层50可为一导电喷涂层、一导电溅镀层、一导电印刷层、一导电电镀层…等等。
换言之,本发明第二实施例与第一实施例最大的差别在于:在第二实施例中,每一个导电元件30被设计成刚好的尺寸大小,因此每一个导电元件30不需要额外进行切割步骤,即可被应用于具有电性屏蔽功能的模块集成电路封装结构Z内。
综上所述,本发明可通过至少一电性连接且设置于电路基板上的导电元件,以将一由任何成形方式制成的金属屏蔽层电性连接于至少一电性连接且设置于电路基板上的接地焊垫,进而使得金属屏蔽层自然能够产生用于保护多个电子元件的电性屏蔽功能。
以上所述仅为本发明的优选可行实施例,非因此局限本发明的专利范围,故举凡运用本发明说明书及图式内容所为的等效技术变化,均包含于本发明的范围内。
Claims (10)
1.一种具有电性屏蔽功能的模块集成电路封装结构,其特征在于,包括:
一基板单元,其具有至少一电路基板,其中上述至少一电路基板具有至少一接地焊垫;
一电子单元,其具有多个设置且电性连接于上述至少一电路基板上的电子元件;
一导电单元,其具有至少一设置于上述至少一电路基板上的导电元件,其中上述至少一导电元件的第一末端部电性连接于上述至少一接地焊垫;
一封装单元,其具有一设置于上述至少一电路基板上且覆盖上述多个电子元件与上述至少一导电元件的一部分的封装胶体,其中上述至少一导电元件的第二末端部被裸露;以及
一屏蔽单元,其具有一披覆在该封装胶体的外表面上的金属屏蔽层,其中该金属屏蔽层与上述至少一导电元件的第二末端部两者彼此电性接触。
2.根据权利要求1所述的具有电性屏蔽功能的模块集成电路封装结构,其特征在于,上述至少一接地焊垫设置于上述至少一电路基板的上表面,且上述至少一导电元件的第一末端部的底面与上述至少一接地焊垫两者彼此电性接触;其中该封装胶体具有至少一开口,且上述至少一导电元件的第二末端部被上述至少一开口所裸露。
3.根据权利要求1所述的具有电性屏蔽功能的模块集成电路封装结构,其特征在于,上述至少一导电元件的第二末端部的侧面或切割面与该封装胶体的其中一表面齐平,该金属屏蔽层覆盖上述至少一开口,且该金属屏蔽层覆盖且电性接触上述至少一导电元件的第二末端部的侧面或切割面。
4.根据权利要求1所述的具有电性屏蔽功能的模块集成电路封装结构,其特征在于,该金属屏蔽层为一导电喷涂层、一导电溅镀层、一导电印刷层、或一导电电镀层。
5.一种具有电性屏蔽功能的模块集成电路封装结构的制作方法,其特征在于,包括下列步骤:
提供至少一电路基板,其中上述至少一电路基板具有至少一接地焊垫;
将多个电子元件设置且电性连接于上述至少一电路基板上;
将至少一导电元件设置于上述至少一电路基板上,其中上述至少一导电元件的第一末端部电性连接于上述至少一接地焊垫;
成形一封装胶体于上述至少一电路基板上,以覆盖上述多个电子元件与上述至少一导电元件;
切割该封装胶体及上述至少一电路基板,以使得上述至少一导电元件被切割,以形成一被裸露的切割面于上述至少一导电元件的第二末端部上;以及
成形一金属屏蔽层于该封装胶体的外表面上及上述被裸露的切割面上,以使得该金属屏蔽层与上述至少一导电元件的第二末端部两者彼此电性接触。
6.根据权利要求5所述的具有电性屏蔽功能的模块集成电路封装结构的制作方法,其特征在于,上述至少一接地焊垫设置于上述至少一电路基板的上表面,且上述至少一导电元件的第一末端部的底面与上述至少一接地焊垫两者彼此电性接触;其中该封装胶体具有至少一开口,且上述至少一导电元件的第二末端部被上述至少一开口所裸露;其中上述至少一导电元件的第二末端部的切割面与该封装胶体的其中一表面齐平,该金属屏蔽层覆盖上述至少一开口,且该金属屏蔽层覆盖且电性接触上述至少一导电元件的第二末端部的切割面。
7.根据权利要求5所述的具有电性屏蔽功能的模块集成电路封装结构的制作方法,其特征在于,该金属屏蔽层为一通过喷涂方式而形成的导电喷涂层、一通过溅镀方式而形成的导电溅镀层、一通过印刷方式而形成的导电印刷层、或一通过电镀方式而形成的导电电镀层。
8.一种具有电性屏蔽功能的模块集成电路封装结构的制作方法,其特征在于,包括下列步骤:
提供至少一电路基板,其中上述至少一电路基板具有至少一接地焊垫;
将多个电子元件设置且电性连接于上述至少一电路基板上;
将至少一导电元件设置于上述至少一电路基板上,其中上述至少一导电元件的第一末端部电性连接于上述至少一接地焊垫;
成形一封装胶体于上述至少一电路基板上,以覆盖上述多个电子元件与上述至少一导电元件;
切割该封装胶体及上述至少一电路基板,以使得上述至少一导电元件的第二末端部的侧面被裸露;以及
成形一金属屏蔽层于该封装胶体的外表面上及上述至少一导电元件的第二末端部的侧面上,以使得该金属屏蔽层与上述至少一导电元件的第二末端部两者彼此电性接触。
9.根据权利要求8所述的具有电性屏蔽功能的模块集成电路封装结构的制作方法,其特征在于,上述至少一接地焊垫设置于上述至少一电路基板的上表面,且上述至少一导电元件的第一末端部的底面与上述至少一接地焊垫两者彼此电性接触;其中该封装胶体具有至少一开口,且上述至少一导电元件的第二末端部被上述至少一开口所裸露;其中上述至少一导电元件的第二末端部的侧面与该封装胶体的其中一表面齐平,该金属屏蔽层覆盖上述至少一开口,且该金属屏蔽层覆盖且电性接触上述至少一导电元件的第二末端部的侧面。
10.根据权利要求8所述的具有电性屏蔽功能的模块集成电路封装结构的制作方法,其特征在于,该金属屏蔽层为一通过喷涂方式而形成的导电喷涂层、一通过溅镀方式而形成的导电溅镀层、一通过印刷方式而形成的导电印刷层、或一通过电镀方式而形成的导电电镀层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105664890A CN102479773A (zh) | 2010-11-26 | 2010-11-26 | 具有电性屏蔽功能的模块集成电路封装结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105664890A CN102479773A (zh) | 2010-11-26 | 2010-11-26 | 具有电性屏蔽功能的模块集成电路封装结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102479773A true CN102479773A (zh) | 2012-05-30 |
Family
ID=46092338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105664890A Pending CN102479773A (zh) | 2010-11-26 | 2010-11-26 | 具有电性屏蔽功能的模块集成电路封装结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102479773A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014040230A1 (zh) * | 2012-09-11 | 2014-03-20 | 华为终端有限公司 | 电子器件及电子器件制造方法 |
CN105848458A (zh) * | 2015-01-29 | 2016-08-10 | Lg伊诺特有限公司 | 电磁波屏蔽结构 |
CN106816420A (zh) * | 2015-11-30 | 2017-06-09 | 讯芯电子科技(中山)有限公司 | 一种声波元件封装结构及其制造方法 |
CN105637635B (zh) * | 2014-09-23 | 2018-08-17 | 杰纳森株式会社 | 半导体封装器件的电磁干扰屏蔽处理工艺 |
CN108461456A (zh) * | 2017-02-22 | 2018-08-28 | 乾坤科技股份有限公司 | 电子封装构件及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1855451A (zh) * | 2005-04-28 | 2006-11-01 | 新光电气工业株式会社 | 半导体装置及其制造方法 |
CN101188225A (zh) * | 2006-12-26 | 2008-05-28 | 日月光半导体制造股份有限公司 | 半导体封装结构 |
CN101236945A (zh) * | 2007-02-01 | 2008-08-06 | 精材科技股份有限公司 | 具有电磁干扰屏蔽作用的电子元件及其封装方法 |
-
2010
- 2010-11-26 CN CN2010105664890A patent/CN102479773A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1855451A (zh) * | 2005-04-28 | 2006-11-01 | 新光电气工业株式会社 | 半导体装置及其制造方法 |
CN101188225A (zh) * | 2006-12-26 | 2008-05-28 | 日月光半导体制造股份有限公司 | 半导体封装结构 |
CN101236945A (zh) * | 2007-02-01 | 2008-08-06 | 精材科技股份有限公司 | 具有电磁干扰屏蔽作用的电子元件及其封装方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014040230A1 (zh) * | 2012-09-11 | 2014-03-20 | 华为终端有限公司 | 电子器件及电子器件制造方法 |
CN105637635B (zh) * | 2014-09-23 | 2018-08-17 | 杰纳森株式会社 | 半导体封装器件的电磁干扰屏蔽处理工艺 |
CN105848458A (zh) * | 2015-01-29 | 2016-08-10 | Lg伊诺特有限公司 | 电磁波屏蔽结构 |
CN106816420A (zh) * | 2015-11-30 | 2017-06-09 | 讯芯电子科技(中山)有限公司 | 一种声波元件封装结构及其制造方法 |
CN108461456A (zh) * | 2017-02-22 | 2018-08-28 | 乾坤科技股份有限公司 | 电子封装构件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058714B2 (en) | Overmolded semiconductor package with an integrated antenna | |
CN100485921C (zh) | 具有集成emi和rfi屏蔽的包覆成型半导体封装 | |
US8039930B2 (en) | Package structure for wireless communication module | |
US20180197824A1 (en) | Anti-emi shielding package and method of making same | |
CN106847771B (zh) | 具有天线的半导体封装及其制作方法 | |
US8841759B2 (en) | Semiconductor package and manufacturing method thereof | |
CN108695300A (zh) | 电子部件组件 | |
US20110221046A1 (en) | Semiconductor assembly package having shielding layer and method therefor | |
CN102479773A (zh) | 具有电性屏蔽功能的模块集成电路封装结构及其制作方法 | |
US11929542B2 (en) | Sputtered SiP antenna | |
CN108807360A (zh) | 半导体封装设备和制造半导体封装设备的方法 | |
CN108933121A (zh) | 半导体封装装置 | |
CN106711123B (zh) | 半导体封装件及其制造方法 | |
CN112271165A (zh) | 半导体封装结构及其制造方法和半导体器件 | |
CN105280624A (zh) | 电子装置模块及其制造方法 | |
CN104576616B (zh) | 模块集成电路封装结构及其制作方法 | |
CN102543904A (zh) | 模块集成电路封装结构及其制作方法 | |
CN103811444B (zh) | 电子装置、系统级封装模块及系统级封装模块的制造方法 | |
CN101501842B (zh) | 半导体封装及其制造方法 | |
TWI523186B (zh) | 具有電性屏蔽功能的模組積體電路封裝結構及其製作方法 | |
CN202423253U (zh) | 具有金属屏蔽功能的模块集成电路封装结构 | |
US9704812B1 (en) | Double-sided electronic package | |
US10068882B2 (en) | High-frequency module | |
CN108735677B (zh) | 电子封装件及其制法 | |
TWM493753U (zh) | 具有電性屏蔽功能之模組積體電路封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120530 |