CN102543904A - 模块集成电路封装结构及其制作方法 - Google Patents

模块集成电路封装结构及其制作方法 Download PDF

Info

Publication number
CN102543904A
CN102543904A CN2010105974577A CN201010597457A CN102543904A CN 102543904 A CN102543904 A CN 102543904A CN 2010105974577 A CN2010105974577 A CN 2010105974577A CN 201010597457 A CN201010597457 A CN 201010597457A CN 102543904 A CN102543904 A CN 102543904A
Authority
CN
China
Prior art keywords
mentioned
elastic conductive
conductive component
side end
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105974577A
Other languages
English (en)
Inventor
黄忠谔
郭明泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AzureWave Technologies Inc
Original Assignee
AzureWave Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AzureWave Technologies Inc filed Critical AzureWave Technologies Inc
Priority to CN2010105974577A priority Critical patent/CN102543904A/zh
Publication of CN102543904A publication Critical patent/CN102543904A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种模块集成电路封装结构及其制作方法，该模块集成电路封装结构包括：基板单元、电子单元、导电单元、封装单元及屏蔽单元。基板单元具有至少一电路基板，其中电路基板具有至少一接地焊垫。电子单元具有多个设置且电性连接于电路基板上的电子元件。导电单元具有至少一设置于电路基板上的弹性导电元件，其中弹性导电元件的第一侧端部电性连接于接地焊垫。封装单元具有一设置于电路基板上且覆盖上述多个电子元件与弹性导电元件的一部分的封装胶体，其中弹性导电元件的第二侧端部被裸露。屏蔽单元具有一披覆在封装胶体的外表面上的金属屏蔽层，其中金属屏蔽层与弹性导电元件的第二侧端部两者彼此电性接触。

Description

模块集成电路封装结构及其制作方法
技术领域
本发明涉及一种模块集成电路(module IC)封装结构及其制作方法，尤指一种具有电性屏蔽功能的模块集成电路封装结构及其制作方法。
背景技术
近几年来，科技的快速成长，使得各种产品纷纷朝向结合科技的应用，并且亦不断地在进步发展当中。此外由于产品的功能越来越多，使得目前大多数的产品都是采用模块化的方式来整合设计。然而，在产品中整合多种不同功能的模块，虽然得以使产品的功能大幅增加，但是在现今讲究产品小型化及精美外观的需求之下，要如何设计出兼具产品体积小且多功能的产品，便是目前各行各业都在极力研究的目标。
而在半导体制造方面，便是不断地通过制程技术的演进以越来越高阶的技术来制造出体积较小的芯片或元件，以使应用的模块厂商相对得以设计出较小的功能模块，进而可以让终端产品做为更有效的利用及搭配。而目前的公知技术来看，大部分的应用模块仍是以印刷电路板(PCB)、环氧树脂(FR-4)基板或BT(Bismaleimide Triazine)基板等不同材质的基板来作为模块的主要载板，而所有芯片、元件等零件再通过表面黏着技术(Surface MountedTechnology，SMT)等打件方式来黏着于载板的表面。于是载板纯粹只是用以当载具而形成电路连接，其中的结构也只是用以作为线路走线布局的分层结构。
再者，随着射频通讯技术的发展，意味着无线通讯元件于电路设计上必须更严谨与效能最佳化。无线通讯产品大都要求重量轻、体积小、高质量、低价位、低消耗功率及高可靠度等特点，这些特点促进了射频/微波集成电路的技术开发与市场成长。而无线通讯产品中无线模块的电磁屏蔽功能及质量要求相对显得重要，以确保信号不会彼此干扰而影响到通讯质量。
公知无线模块或其它需要作电磁屏蔽的电路模块，其必须依据所需应用而加设电磁屏蔽的结构，例如电磁屏蔽金属盖体设计。而电磁屏蔽结构的尺寸大小又必须配合不同的模块，以使得线路中的信号源能被隔离及隔绝。但此种公知的电磁屏蔽金属盖体必须针对不同的模块或装置进行设计制作，使公知电磁屏蔽金属盖体需耗费较多的工时、人力与成本。
此外，上述公知电磁屏蔽金属盖体的另一缺点为需要作电磁屏蔽的电子电路或装置的大小、形状、区块不一，如需针对每一个不同大小、形状、区块的模块予以制作手工模具、进行冲压加工及逐步元件封装，则使得电磁屏蔽金属盖体的制作困难且无法适用于快速生产的生产在线，而得使公知电磁屏蔽金属盖体生产的经济效益与产业利用性降低。
发明内容
本发明的一个目的在于提供一种模块集成电路封装结构，其可以具有电性屏蔽功能。
本发明的另一目的在于提供一种模块集成电路封装结构的制作方法，其能够产生电性屏蔽功能。
本发明实施例提供一种模块集成电路封装结构，其包括：一基板单元、一电子单元、一导电单元、一封装单元、及一屏蔽单元。基板单元具有至少一电路基板，其中电路基板具有至少一接地焊垫。电子单元具有多个设置且电性连接于电路基板上的电子元件。导电单元具有至少一设置于电路基板上的弹性导电元件，其中弹性导电元件的第一侧端部电性连接于接地焊垫。封装单元具有一设置于电路基板上且覆盖上述多个电子元件与弹性导电元件的一部分的封装胶体，其中弹性导电元件的第二侧端部被裸露。屏蔽单元具有一披覆在封装胶体的外表面上的金属屏蔽层，其中金属屏蔽层与弹性导电元件的第二侧端部两者彼此电性接触。
本发明实施例提供一种模块集成电路封装结构的制作方法，其包括下列步骤：首先，提供至少一电路基板，其中电路基板具有至少一接地焊垫；接着，将多个电子元件设置且电性连接于电路基板上；然后，将至少一弹性导电元件设置于电路基板上，其中弹性导电元件的第一侧端部电性连接于接地焊垫；接下来，于电路基板上成形一封装胶体，以覆盖上述多个电子元件与弹性导电元件；紧接着，移除弹性导电元件的一部分或封装胶体的一部分，以形成一被裸露的顶面于弹性导电元件的第二侧端部上；最后，于封装胶体的外表面上及上述被裸露的顶面上成形一金属屏蔽层，以使得金属屏蔽层与弹性导电元件的第二侧端部两者彼此电性接触。
本发明实施例提供一种模块集成电路封装结构的制作方法，其包括下列步骤：首先，提供至少一电路基板，其中电路基板具有至少一接地焊垫；接着，将多个电子元件设置且电性连接于电路基板上；然后，将至少一弹性导电元件设置于电路基板上，其中弹性导电元件的第一侧端部电性连接于接地焊垫；接下来，于电路基板上成形一封装胶体，以覆盖上述多个电子元件与弹性导电元件的一部分，其中弹性导电元件的第二侧端部的顶面被裸露；最后，于封装胶体的外表面上及弹性导电元件的第二侧端部的顶面上成形一金属屏蔽层，以使得金属屏蔽层与弹性导电元件的第二侧端部两者彼此电性接触。
综上所述，本发明实施例所提供的模块集成电路封装结构及其制作方法，其可通过至少一电性连接且设置于电路基板的任何位置上的弹性导电元件，以将一由任何成形方式制成的金属屏蔽层电性连接于至少一电性连接且设置于电路基板的任何位置上的接地焊垫，进而使得金属屏蔽层自然能够产生用于保护多个电子元件的电性屏蔽功能。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明模块集成电路封装结构的制作方法的第一实施例的流程图；
图1A显示图1中步骤S100至步骤S104的制作流程立体示意图；
图1B为图1A中的1B-1B剖面示意图；
图1C显示图1中步骤S106的制作流程立体示意图；
图1D为图1C中的1D-1D剖面示意图；
图1E显示图1中步骤S108的制作流程立体示意图；
图1F为图1E中的1F-1F剖面示意图；
图1G显示图1中步骤S110的制作流程立体示意图；
图1H为图1G中的1H-1H剖面示意图；
图2A为本发明模块集成电路封装结构的制作方法的第二实施例的流程图；
图2B为本发明模块集成电路封装结构的制作方法的第二实施例的制作流程剖面示意图；
图3A为本发明模块集成电路封装结构的制作方法的第三实施例的流程图；
图3B为本发明模块集成电路封装结构的制作方法的第三实施例的制作流程剖面示意图；
图4A为本发明螺旋型导电元件的立体示意图；以及
图4B为本发明螺旋型导电元件的前视示意图。
其中，附图标记说明如下：
模块集成电路封装结构    Z
封装单元                P
基板单元                1        电路基板        10
接地焊垫                100
电子单元                2        电子元件        20
导电单元                3        弹性导电元件    30
第一侧端部              30A
第二侧端部              30B
顶面                    300
螺旋型导电元件          30’
封装单元                4        封装胶体        40
开口                    400
上表面                  401
屏蔽单元                5        金属屏蔽层      50
具体实施方式
〔第一实施例〕
请参阅图1、图1A至图1H所示，其中图1为第一实施例制作方法的流程图，图1A、图1C、图1E及图1G显示第一实施例的制作流程立体示意图，图1B、图1D、图1F及图1H显示第一实施例的制作流程剖面示意图，且图1G为第一实施例完成品的立体示意图，图1H为第一实施例完成品的剖面示意图。由上述图中可知，本发明第一实施例提供一种模块集成电路封装结构Z的制作方法，其至少包括下列几个步骤(从步骤S100至步骤S110)：
步骤S100：首先，配合图1、图1A与图1B(图1B为图1A中的1B-1B剖面示意图)所示，提供至少一电路基板10，其中电路基板10具有四个接地焊垫100。举例来说，设计者可于电路基板10的上表面预先成形一具有一预定图案的电路(图未示)及四个接地焊垫100。当然，上述四个接地焊垫100的界定并非用以限定本发明，举凡至少一个或超过两个以上的接地焊垫100皆可应用于本发明。
步骤S102：接着，配合图1、图1A与图1B所示，将多个电子元件20设置且电性连接于电路基板10上。举例来说，上述多个电子元件20可为电阻、电容、电感、具有一预定功能的功能芯片、具有一预定功能的半导体芯片等等。然而，上述对于多个电子元件20的描述只是用来举例而已，其并非用以限定本发明，举凡任何种类或型式的电子元件20皆可应用于本发明。
步骤S104：然后，配合图1、图1A与图1B所示，将四个弹性导电元件30(例如图式中的弹片型导电元件30)设置于电路基板10上，其中每一个弹性导电元件30的第一侧端部30A电性连接于每一个接地焊垫100。举例来说，由于接地焊垫100设置于电路基板10的上表面，所以弹性导电元件30的第一侧端部30A的底面可与接地焊垫100两者彼此电性接触。另外，每一个弹性导电元件30可为导电金属或任何具导电性质的电子零件，且以接触电路基板10的方式，每一个弹性导电元件30可为单脚式或双脚式。当然，上述四个弹性导电元件30的界定并非用以限定本发明，举凡至少一个或超过两个以上的弹性导电元件30皆可应用于本发明。
步骤S106：紧接着，配合图1、图1C与图1D(图1D为图1C中的1D-1D剖面示意图)所示，于电路基板10上成形一封装胶体40，以覆盖上述多个电子元件20与每一个弹性导电元件30的一部分，其中每一个弹性导电元件30的第二侧端部30B的顶面300被裸露。
步骤S108：接下来，配合图1、图1E与图1F(图1F为图1E中的1F-1F剖面示意图)所示，沿着图1D的A-A切割线，切割封装胶体40及电路基板10，以形成两个封装单元P，其中每一个封装单元P包括一电路基板10、多个设置且电性连接于电路基板10上的电子元件20、及两个设置于电路基板10上的弹性导电元件30，且电路基板10具有两个分别电性连接于上述两个弹性导电元件30的接地焊垫100。举例来说，封装胶体40具有两个开口400，每一个弹性导电元件30的第二侧端部30B的顶面300被每一个开口400所裸露，且每一个弹性导电元件30的第二侧端部30B的顶面300与封装胶体40的上表面401齐平。
步骤S110：最后，配合图1、图1G与图1H(图1H为图1G中的1H-1H剖面示意图)所示，于封装胶体40的外表面上及每一个被裸露的顶面300上成形一金属屏蔽层50，以使得金属屏蔽层50与每一个弹性导电元件30的第二侧端部30B两者彼此电性接触。举例来说，金属屏蔽层50可覆盖每一个开口400，且金属屏蔽层50覆盖且电性接触每一个弹性导电元件30的第二侧端部30B的顶面300。此外，依据不同的设计需求，金属屏蔽层50可为一通过喷涂方式(spraying)而形成的导电喷涂层、一通过溅镀方式(sputtering)而形成的导电溅镀层、一通过印刷方式(printing)而形成的导电印刷层、一通过电镀方式(electroplating)而形成的导电电镀层…等等。然而，上述对于金属屏蔽层50的成形方式只是用来举例而已，其并非用以限定本发明。
因此，配合上述图1G与图1H所示，本发明第一实施例提供一种模块集成电路封装结构Z，其包括：一基板单元1、一电子单元2、一导电单元3、一封装单元4、及一屏蔽单元5。基板单元1具有至少一电路基板10，其中电路基板10具有至少一接地焊垫100(第一实施例显示两个接地焊垫100为例子说明)。电子单元2具有多个设置且电性连接于电路基板10上的电子元件20。导电单元3具有至少一设置于电路基板10上的弹性导电元件30(第一实施例显示两个弹性导电元件30为例子说明)，其中弹性导电元件30的第一侧端部30A电性连接于接地焊垫100。封装单元4具有一设置于电路基板10上且覆盖上述多个电子元件20与弹性导电元件30的一部分的封装胶体40，其中弹性导电元件30的第二侧端部30B被裸露。屏蔽单元5具有一披覆在封装胶体40的外表面上的金属屏蔽层50，其中金属屏蔽层50与弹性导电元件30的第二侧端部30B两者彼此电性接触。
举例来说，接地焊垫100设置于电路基板10的上表面，且弹性导电元件30的第一侧端部30A的底面与接地焊垫100两者彼此电性接触。封装胶体40的上表面具有至少一开口400，且弹性导电元件30的第二侧端部30B被开口400所裸露。弹性导电元件30的第二侧端部30B的顶面300与封装胶体40的上表面401齐平，金属屏蔽层50覆盖开口400，且金属屏蔽层50覆盖且电性接触弹性导电元件30的第二侧端部30B的顶面300。再者，依据不同的设计需求，金属屏蔽层50可为一导电喷涂层、一导电溅镀层、一导电印刷层、一导电电镀层等等。
〔第二实施例〕
请参阅图2A与图2B所示，其中图2A为第二实施例制作方法的流程图，且图2A显示第二实施例的制作流程剖面示意图，且图2B中的步骤(D)为第二实施例完成品的剖面示意图。由上述图中可知，本发明第二实施例提供一种模块集成电路封装结构Z的制作方法，其至少包括下列几个步骤(从步骤S200至步骤S212)：
步骤S200：首先，配合图2A与图2B中的步骤(A)所示，提供至少一电路基板10，其中电路基板10具有四个接地焊垫100。
步骤S202：接着，配合图2A与图2B中的步骤(A)所示，将多个电子元件20设置且电性连接于电路基板10上。
步骤S204：然后，配合图2A与图2B中的步骤(A)所示，将四个弹性导电元件30设置于电路基板10上，其中每一个弹性导电元件30的第一侧端部30A电性连接于每一个接地焊垫100。
步骤S206：接下来，配合图2A与图2B中的步骤(A)所示，于电路基板10上成形一封装胶体40，以覆盖上述多个电子元件20与每一个弹性导电元件30的一部分。
步骤S208：紧接着，配合图2A与图2B中的步骤(B)，移除每一个弹性导电元件30的一部分，以于每一个弹性导电元件30的第二侧端部30B上形成一被裸露的顶面300。
步骤S210：接续，配合图2A与图2B中的步骤(C)，沿着图2B中的步骤(B)的A-A切割线，切割封装胶体40及电路基板10，以形成两个封装单元P，其中每一个封装单元P包括一电路基板10、多个设置且电性连接于电路基板10上的电子元件20、及两个设置于电路基板10上的弹性导电元件30，且电路基板10具有两个分别电性连接于上述两个弹性导电元件30的接地焊垫100。举例来说，封装胶体40具有两个开口400，每一个弹性导电元件30的第二侧端部30B被每一个开口400所裸露，且每一个弹性导电元件30的第二侧端部30B的顶面300与封装胶体40的上表面401齐平。
步骤S212：最后，配合图2A与图2B中的步骤(D)所示，于封装胶体40的外表面上及每一个弹性导电元件30的第二侧端部30B的顶面300上成形一金属屏蔽层50，以使得金属屏蔽层50与每一个弹性导电元件30的第二侧端部30B两者彼此电性接触。举例来说，金属屏蔽层50可覆盖每一个开口400，且金属屏蔽层50覆盖且电性接触每一个弹性导电元件30的第二侧端部30B的顶面300。
因此，如同上述图2A中的步骤(D)所示，本发明第二实施例提供一种模块集成电路封装结构Z，其包括：一基板单元1、一电子单元2、一导电单元3、一封装单元4、及一屏蔽单元5。基板单元1具有至少一电路基板10，其中电路基板10具有至少一接地焊垫100(第二实施例显示两个接地焊垫100为例子说明)。电子单元2具有多个设置且电性连接于电路基板10上的电子元件20。导电单元3具有至少一设置于电路基板10上的弹性导电元件30(第二实施例显示两个弹性导电元件30为例子说明)，其中弹性导电元件30的第一侧端部30A电性连接于接地焊垫100。封装单元4具有一设置于电路基板10上且覆盖上述多个电子元件20与弹性导电元件30的一部分的封装胶体40，其中弹性导电元件30的第二侧端部30B被裸露。屏蔽单元5具有一披覆在封装胶体40的外表面上的金属屏蔽层50，其中金属屏蔽层50与弹性导电元件30的第二侧端部30B两者彼此电性接触。
举例来说，接地焊垫100设置于电路基板10的上表面，且弹性导电元件30的第一侧端部30A的底面与接地焊垫100两者彼此电性接触。封装胶体40的上表面具有至少一开口400，且弹性导电元件30的第二侧端部30B被开口400所裸露。弹性导电元件30的第二侧端部30B的顶面300与封装胶体40的上表面401齐平，金属屏蔽层50覆盖开口400，且金属屏蔽层50覆盖且电性接触弹性导电元件30的第二侧端部30B的顶面300。再者，依据不同的设计需求，金属屏蔽层50可为一导电喷涂层、一导电溅镀层、一导电印刷层、一导电电镀层等等。
〔第三实施例〕
请参阅图3A与图3B所示，其中图3A为第三实施例制作方法的流程图，且图3A显示第三实施例的制作流程剖面示意图，且图3B中的步骤(D)为第三实施例完成品的剖面示意图。由上述图中可知，本发明第三实施例提供一种模块集成电路封装结构Z的制作方法，其至少包括下列几个步骤(从步骤S300至步骤S312)：
步骤S300：首先，配合图3A与图3B中的步骤(A)所示，提供至少一电路基板10，其中电路基板10具有四个接地焊垫100。
步骤S302：接着，配合图3A与图3B中的步骤(A)所示，将多个电子元件20设置且电性连接于电路基板10上。
步骤S304：然后，配合图3A与图3B中的步骤(A)所示，将四个弹性导电元件30设置于电路基板10上，其中每一个弹性导电元件30的第一侧端部30A电性连接于每一个接地焊垫100。
步骤S306：接下来，配合图3A与图3B中的步骤(A)所示，成形一封装胶体40于电路基板10上，以覆盖上述多个电子元件20与每一个弹性导电元件30。
步骤S308：紧接着，配合图3A与图3B中的步骤(B)，移除封装胶体40的一部分，以于每一个弹性导电元件30的第二侧端部30B上形成一被裸露的顶面300。
步骤S310：接续，配合图3A与图3B中的步骤(C)，沿着图3B中的步骤(B)的A-A切割线，切割封装胶体40及电路基板10，以形成两个封装单元P，其中每一个封装单元P包括一电路基板10、多个设置且电性连接于电路基板10上的电子元件20、及两个设置于电路基板10上的弹性导电元件30，且电路基板10具有两个分别电性连接于上述两个弹性导电元件30的接地焊垫100。举例来说，封装胶体40具有两个开口400，每一个弹性导电元件30的第二侧端部30B被每一个开口400所裸露，且每一个弹性导电元件30的第二侧端部30B的顶面300与封装胶体40的上表面401齐平。
步骤S312：最后，配合图3A与图3B中的步骤(D)所示，成形一金属屏蔽层50于封装胶体40的外表面上及每一个弹性导电元件30的第二侧端部30B的顶面300上，以使得金属屏蔽层50与每一个弹性导电元件30的第二侧端部30B两者彼此电性接触。举例来说，金属屏蔽层50可覆盖每一个开口400，且金属屏蔽层50覆盖且电性接触每一个弹性导电元件30的第二侧端部30B的顶面300。
因此，如同上述图3A中的步骤(D)所示，本发明第三实施例提供一种模块集成电路封装结构Z，其包括：一基板单元1、一电子单元2、一导电单元3、一封装单元4、及一屏蔽单元5。基板单元1具有至少一电路基板10，其中电路基板10具有至少一接地焊垫100(第三实施例显示两个接地焊垫100为例子说明)。电子单元2具有多个设置且电性连接于电路基板10上的电子元件20。导电单元3具有至少一设置于电路基板10上的弹性导电元件30(第三实施例显示两个弹性导电元件30为例子说明)，其中弹性导电元件30的第一侧端部30A电性连接于接地焊垫100。封装单元4具有一设置于电路基板10上且覆盖上述多个电子元件20与弹性导电元件30的一部分的封装胶体40，其中弹性导电元件30的第二侧端部30B被裸露。屏蔽单元5具有一披覆在封装胶体40的外表面上的金属屏蔽层50，其中金属屏蔽层50与弹性导电元件30的第二侧端部30B两者彼此电性接触。
举例来说，接地焊垫100设置于电路基板10的上表面，且弹性导电元件30的第一侧端部30A的底面与接地焊垫100两者彼此电性接触。封装胶体40的上表面具有至少一开口400，且弹性导电元件30的第二侧端部30B被开口400所裸露。弹性导电元件30的第二侧端部30B的顶面300与封装胶体40的上表面401齐平，金属屏蔽层50覆盖开口400，且金属屏蔽层50覆盖且电性接触弹性导电元件30的第二侧端部30B的顶面300。再者，依据不同的设计需求，金属屏蔽层50可为一导电喷涂层、一导电溅镀层、一导电印刷层、一导电电镀层等等。
当然，如图4A与图4B所示，上述导电单元3所使用的多个弹片型导电元件30亦可替换为螺旋型导电元件30’。换言之，只是要具有弹性且导电的任何结构皆可应用于本发明中，而不局限于上述所举的弹片型导电元件30或螺旋型导电元件30’。
〔实施例的可能功效〕
综上所述，本发明可通过至少一电性连接且设置于电路基板的任何位置上的弹性导电元件，以将一由任何成形方式制成的金属屏蔽层电性连接于至少一电性连接且设置于电路基板的任何位置上的接地焊垫，进而使得金属屏蔽层自然能够产生用于保护多个电子元件的电性屏蔽功能。
以上所述仅为本发明的较佳可行实施例，并非因此局限本发明的专利范围，故举凡运用本发明说明书及附图内容所为的等效技术变化，均包含于本发明的范围内。

Claims (10)

1.一种模块集成电路封装结构，其特征在于，包括：
一基板单元，其具有至少一电路基板，其中上述至少一电路基板具有至少一接地焊垫；
一电子单元，其具有多个设置且电性连接于上述至少一电路基板上的电子元件；
一导电单元，其具有至少一设置于上述至少一电路基板上的弹性导电元件，其中上述至少一弹性导电元件的第一侧端部电性连接于上述至少一接地焊垫；
一封装单元，其具有一设置于上述至少一电路基板上且覆盖上述多个电子元件与上述至少一弹性导电元件的一部分的封装胶体，其中上述至少一弹性导电元件的第二侧端部被裸露；以及
一屏蔽单元，其具有一披覆在该封装胶体的外表面上的金属屏蔽层，其中该金属屏蔽层与上述至少一弹性导电元件的第二侧端部两者彼此电性接触。
2.如权利要求1所述的模块集成电路封装结构，其特征在于，上述至少一接地焊垫设置于上述至少一电路基板的上表面，且上述至少一弹性导电元件的第一侧端部的底面与上述至少一接地焊垫两者彼此电性接触；其中该封装胶体的上表面具有至少一开口，且上述至少一弹性导电元件的第二侧端部被上述至少一开口所裸露。
3.如权利要求1所述的模块集成电路封装结构，其特征在于，上述至少一弹性导电元件的第二侧端部的顶面与该封装胶体的上表面齐平，该金属屏蔽层覆盖上述至少一开口，且该金属屏蔽层覆盖且电性接触上述至少一弹性导电元件的第二侧端部的顶面。
4.如权利要求1所述的模块集成电路封装结构，其特征在于，该金属屏蔽层为一导电喷涂层、一导电溅镀层、一导电印刷层、或一导电电镀层。
5.一种模块集成电路封装结构的制作方法，其特征在于，包括下列步骤：
提供至少一电路基板，其中上述至少一电路基板具有至少一接地焊垫；
将多个电子元件设置且电性连接于上述至少一电路基板上；
将至少一弹性导电元件设置于上述至少一电路基板上，其中上述至少一弹性导电元件的第一侧端部电性连接于上述至少一接地焊垫；
于上述至少一电路基板上成形一封装胶体，以覆盖上述多个电子元件与上述至少一弹性导电元件；
移除上述至少一弹性导电元件的一部分或该封装胶体的一部分，以形成一被裸露的顶面于上述至少一弹性导电元件的第二侧端部上；以及
于该封装胶体的外表面上及上述被裸露的顶面上成形一金属屏蔽层，以使得该金属屏蔽层与上述至少一弹性导电元件的第二侧端部两者彼此电性接触。
6.如权利要求5所述的模块集成电路封装结构的制作方法，其特征在于，上述至少一接地焊垫设置于上述至少一电路基板的上表面，且上述至少一弹性导电元件的第一侧端部的底面与上述至少一接地焊垫两者彼此电性接触；其中该封装胶体的上表面具有至少一开口，且上述至少一弹性导电元件的第二侧端部被上述至少一开口所裸露；其中上述至少一弹性导电元件的第二侧端部的顶面与该封装胶体的上表面齐平，该金属屏蔽层覆盖上述至少一开口，且该金属屏蔽层覆盖且电性接触上述至少一弹性导电元件的第二侧端部的顶面。
7.如权利要求5所述的模块集成电路封装结构的制作方法，其特征在于，该金属屏蔽层为一通过喷涂方式而形成的导电喷涂层、一通过溅镀方式而形成的导电溅镀层、一通过印刷方式而形成的导电印刷层、或一通过电镀方式而形成的导电电镀层。
8.一种模块集成电路封装结构的制作方法，其特征在于，包括下列步骤：
提供至少一电路基板，其中上述至少一电路基板具有至少一接地焊垫；
将多个电子元件设置且电性连接于上述至少一电路基板上；
将至少一弹性导电元件设置于上述至少一电路基板上，其中上述至少一弹性导电元件的第一侧端部电性连接于上述至少一接地焊垫；
于上述至少一电路基板上成形一封装胶体，以覆盖上述多个电子元件与上述至少一弹性导电元件的一部分，其中上述至少一弹性导电元件的第二侧端部的顶面被裸露；以及
于该封装胶体的外表面上及上述至少一弹性导电元件的第二侧端部的顶面上成形一金属屏蔽层，以使得该金属屏蔽层与上述至少一弹性导电元件的第二侧端部两者彼此电性接触。
9.如权利要求8所述的模块集成电路封装结构的制作方法，其特征在于，上述至少一接地焊垫设置于上述至少一电路基板的上表面，且上述至少一弹性导电元件的第一侧端部的底面与上述至少一接地焊垫两者彼此电性接触；其中该封装胶体的上表面具有至少一开口，且上述至少一弹性导电元件的第二侧端部被上述至少一开口所裸露；其中上述至少一弹性导电元件的第二侧端部的顶面与该封装胶体的上表面齐平，该金属屏蔽层覆盖上述至少一开口，且该金属屏蔽层覆盖且电性接触上述至少一弹性导电元件的第二侧端部的顶面。
10.如权利要求8所述的模块集成电路封装结构的制作方法，其特征在于，该金属屏蔽层为一通过喷涂方式而形成的导电喷涂层、一通过溅镀方式而形成的导电溅镀层、一通过印刷方式而形成的导电印刷层、或一通过电镀方式而形成的导电电镀层。
CN2010105974577A 2010-12-16 2010-12-16 模块集成电路封装结构及其制作方法 Pending CN102543904A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105974577A CN102543904A (zh) 2010-12-16 2010-12-16 模块集成电路封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105974577A CN102543904A (zh) 2010-12-16 2010-12-16 模块集成电路封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN102543904A true CN102543904A (zh) 2012-07-04

Family

ID=46350435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105974577A Pending CN102543904A (zh) 2010-12-16 2010-12-16 模块集成电路封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102543904A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733887A (zh) * 2013-12-20 2015-06-24 爱信精机株式会社 电子部件的电连接结构
CN106910519A (zh) * 2015-12-31 2017-06-30 中山市江波龙电子有限公司 一种固态硬盘存储模块及固态硬盘
WO2020206625A1 (en) * 2019-04-10 2020-10-15 Intel Corporation Resilient electrical connectors for electromagnetic interference shielding structures in integrated circuit assemblies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855451A (zh) * 2005-04-28 2006-11-01 新光电气工业株式会社 半导体装置及其制造方法
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855451A (zh) * 2005-04-28 2006-11-01 新光电气工业株式会社 半导体装置及其制造方法
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733887A (zh) * 2013-12-20 2015-06-24 爱信精机株式会社 电子部件的电连接结构
CN106910519A (zh) * 2015-12-31 2017-06-30 中山市江波龙电子有限公司 一种固态硬盘存储模块及固态硬盘
CN106910519B (zh) * 2015-12-31 2022-12-16 中山市江波龙电子有限公司 一种固态硬盘存储模块及固态硬盘
WO2020206625A1 (en) * 2019-04-10 2020-10-15 Intel Corporation Resilient electrical connectors for electromagnetic interference shielding structures in integrated circuit assemblies

Similar Documents

Publication Publication Date Title
US11450945B2 (en) Wireless handheld devices, radiation systems and manufacturing methods
CN106847771B (zh) 具有天线的半导体封装及其制作方法
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
EP2873112B1 (en) Wireless handheld devices, radiation systems and manufacturing methods
US8039930B2 (en) Package structure for wireless communication module
US20170154854A1 (en) Anti-emi shielding package and method of making same
US9899341B2 (en) Antenna on integrated circuit package
US10383265B2 (en) Electromagnetic-interference shielding device
US20120139089A1 (en) Module ic package structure and method for making the same
CN102479773A (zh) 具有电性屏蔽功能的模块集成电路封装结构及其制作方法
CN106711123A (zh) 半导体封装件及其制造方法
CN102543904A (zh) 模块集成电路封装结构及其制作方法
CN104576616A (zh) 模块集成电路封装结构及其制作方法
TWI523186B (zh) 具有電性屏蔽功能的模組積體電路封裝結構及其製作方法
US9704812B1 (en) Double-sided electronic package
US20180145397A1 (en) High-frequency module
CN107046777B (zh) 一种电路基板内埋无源器件的集成方法
CN202423253U (zh) 具有金属屏蔽功能的模块集成电路封装结构
CN101374403B (zh) 电子装置的屏蔽结构及其制造方法
CN201789073U (zh) 天线模块结构
CN104576617A (zh) 模块集成电路封装结构及其制作方法
US20120162930A1 (en) Module ic package structure with electrical shield function and method for making the same
CN202196777U (zh) 模块集成电路封装结构
TWM493753U (zh) 具有電性屏蔽功能之模組積體電路封裝結構
CN218525585U (zh) 电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704