CN107046777B - 一种电路基板内埋无源器件的集成方法 - Google Patents

一种电路基板内埋无源器件的集成方法 Download PDF

Info

Publication number
CN107046777B
CN107046777B CN201611188568.6A CN201611188568A CN107046777B CN 107046777 B CN107046777 B CN 107046777B CN 201611188568 A CN201611188568 A CN 201611188568A CN 107046777 B CN107046777 B CN 107046777B
Authority
CN
China
Prior art keywords
passive device
pattern
circuit substrate
layer medium
burying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611188568.6A
Other languages
English (en)
Other versions
CN107046777A (zh
Inventor
周建政
曾敏慧
李坤
姚宗影
项玮
马涛
李平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 43 Research Institute
Original Assignee
CETC 43 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 43 Research Institute filed Critical CETC 43 Research Institute
Priority to CN201611188568.6A priority Critical patent/CN107046777B/zh
Publication of CN107046777A publication Critical patent/CN107046777A/zh
Application granted granted Critical
Publication of CN107046777B publication Critical patent/CN107046777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种电路基板内埋无源器件的集成方法，包括：选取多层介质，在电磁场仿真环境中，建立无源器件三维模型；对无源器件三维模型进行电磁场仿真与优化，导出无源器件的各层二维图案与过孔数据；在各层介质图案上进行无源器件的位置标定；将标定位置进行挖空，在挖空位置用需要内埋无源器件的相应图案或过孔数据进行填充或替换；依据各层介质上形成的过孔数据进行开孔，并对过孔进行金属化；将完成图案填充或替换的各层介质上的二维图案进行金属化；将已完成过孔及金属化图案的基板进行堆叠；将堆叠后的多层基板进行固化。本发明采用多层基板内埋方式来实现特定无源器件的内埋式集成，减少基板的占用空间，降低成本，提高电路的电特性。

Description

一种电路基板内埋无源器件的集成方法
技术领域
本发明涉及电路集成技术领域，具体涉及一种电路基板内埋无源器件的集成方法。
背景技术
随着微电子技术应用的发展，电子系统小型化，集成化，轻重化等要求显得越来越迫切。相应的各个层级的措施与手段也不断涌现，如无源元件，如电阻/电感/电容(R/L/C)的封装尺寸越来越小，由1206，0805，到0402，再到0201，01005等等；有源器件由分立器件到单一功能的ASIC或MMIC到MCM，再到SoC，其集成度的提升遵循着摩尔定律或所谓的超摩尔定律；基板技术也从最初的单面板，到双面板，到多层基板技术等，这些技术的发展无疑不断提升了各种电子产品或系统的集成度。
但是对于射频/微波组件或系统而言，出于电性能的要求，通常需要很多无源元件如R/L/C等，和无源器件如滤波器、功分器、耦合器等来实现某些特定的功能，如滤波、功分、衰减等。从目前的技术发展来看，多层电路基板在实现射频/微波模块或系统的小型化及高密度集成方面得到了越来越广泛的应用。但目前的多层电路基板主要用于多层布线，或内埋少量的无源元件如R/L/C等，更多的无源元件和无源器件还只能是采用表贴的方式来实现集成。同时，由于射频/微波电路的特点，此类无源器件的集成度的提升又相当困难，更不用说满足摩尔定律或超摩尔定律，从而成为了制约射频/微波组件或系统集成度提升的主要瓶颈。通常情况下，无源元件与器件占有整个射频/微波产品基板空间的50%，甚至70%以上。因此，在射频/微波组件中如何有效提高无源器件的集成度具有非常重要的意义。
同时，正因为目前的无源器件还只能是采用表贴方式来实现系统集成，因此，不可避免的存在以下问题：（1）无源器件表贴方式，占用基板空间；（2）需要另行采购，增加元器件采购成本；（3）需要另行组装，增加了组装难度与组装成本；（4）对于小尺寸的表贴式无源器件，由于不方便采用高效的电磁隔离措施，通常还会因为空间辐射等因素，导致其很难发挥出应有的电特性。
发明内容
本发明的目的在于提供一种电路基板内埋无源器件的集成方法，采用多层基板内埋方式来实现特定无源器件的内埋式集成，减少基板的占用空间，降低成本，提高电路的电特性。
为实现上述目的，本发明采用了以下技术方案：
一种电路基板内埋无源器件的集成方法，包括以下步骤：
（1）根据设计要求，选取多层介质；
（2）在电磁场仿真环境中，建立与所选多层介质相符合的无源器件三维模型；
（2）对无源器件三维模型进行电磁场仿真与优化，导出各层介质的二维图案与过孔数据；
（4）在各层介质的二维图案上进行无源器件的位置标定；
（5）将标定位置进行挖空，在挖空位置用需要内埋无源器件的相应图案或过孔数据进行填充或替换；
（6）依据已完成图案填充或替换的各层介质上形成的过孔数据进行开孔，并对过孔进行金属化；
（7）将完成图案填充或替换的各层介质上的二维图案进行金属化；
（8）将已完成过孔及金属化图案的介质进行堆叠，形成电路基板；
（9）将电路基板进行固化。
所述的电路基板内埋无源器件的集成方法，所述步骤（6）中，通过金属浆料填充或化学沉积方式对过孔进行金属化。
所述的电路基板内埋无源器件的集成方法，所述步骤（7）中，通过浆料印刷或化学腐蚀方式，对各层介质上的二维图案进行金属化。
所述的电路基板内埋无源器件的集成方法，所述步骤（9）中，通过层压或高温烧结方法，对电路基板进行固化。
由上述技术方案可知，本发明不需要额外的采购与组装成本，由于整个器件采用全屏蔽结构，因此，不会对基板上的其它电路产生影响；其次，不存在因为空间辐射而降低该器件性能的问题。同时，该集成方式较表贴方式具有更高的可靠性。
附图说明
图1是本发明的制作流程示意图。
具体实施方式
下面结合附图对本发明做进一步说明：
第一步，先根据应用场合与设计要求，选用多层介质，如LTCC介质或多层微波板介质；根据所选多层介质的现有材料体系，选择合适的材料体系，如介电常数，单层厚度，所用金属导体等材料；
第二步，根据所选材料体系及设计要求，在电磁场仿真环境如HFSS中，建立相应的无源器件三维模型，进行电磁场仿真与优化，从而获得一个满足工艺生产要求与设计指标要求的三维无源器件结构。该结构必须包括以下三个部分：1）无源器件核心；2）输入/出50Ω端口；3）外围的通过金属化过孔与上下金属地层构成的电磁屏蔽结构。
第三步，依据无源器件三维模型，导出其对应的各层介质的导体图案与介质过孔数据，如m01，d01，m02，d02，……dx-1，mx,其中mx表示第x层介质上的二维图案，dx表示第x层介质上的过孔。根据主电路的三维版图，输出主基板各层的导体图案与介质过孔数据，如M01，D01，M02，D02，……Dx-1，Mx,其中Mx表示第x层介质上的二维图案，Dx表示第x层介质上的过孔。
第四步，在各层介质的二维图案上进行无源器件的位置标定；
第五步，将标定位置进行挖空，在挖空位置用需要内埋无源器件的相应图案或过孔数据进行填充或替换，从而实现与各层介质的结合或内埋；
第六步，将完成过图案填充或替换的各层介质过孔数据，通过冲孔机等设备，在各层介质中实现打孔，并通过金属浆料填充或化学沉积等方式实现过孔的金属化；
第七步，将完成过图案填充或替换的各层介质图案数据，通过浆料印刷或化学腐蚀等方法，在各层介质上表面形成指定的金属化图案；
第八步，将已经完成过孔、与导带成型的各层介质，通过特定的对位标记与方法，进行堆叠，形成电路基板；
第九步，将电路基板，通过层压，甚至高温烧结等工艺，来实现电路基板的固化。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (4)

1.一种电路基板内埋无源器件的集成方法，其特征在于，具体包括以下步骤：
（1）根据设计要求，选取多层介质；
（2）在电磁场仿真环境中，建立与所选多层介质相符合的无源器件三维模型；
（3）对无源器件三维模型进行电磁场仿真与优化，导出各层介质的二维图案与过孔数据；
（4）在各层介质的二维图案上进行无源器件的位置标定；
（5）将标定位置进行挖空，在挖空位置用需要内埋无源器件的相应图案进行填充或替换，并对过孔数据进行填充或替换；
（6）依据已完成图案填充或替换的各层介质上形成的过孔数据进行开孔，并对过孔进行金属化；
（7）将完成图案填充或替换的各层介质上的二维图案进行金属化；
（8）将已完成过孔及金属化图案的介质进行堆叠，形成电路基板；
（9）将电路基板进行固化。
2.根据权利要求1所述的电路基板内埋无源器件的集成方法，其特征在于：所述步骤（6）中，通过金属浆料填充或化学沉积方式对过孔进行金属化。
3.根据权利要求1所述的电路基板内埋无源器件的集成方法，其特征在于：所述步骤（7）中，通过浆料印刷或化学腐蚀方式，对各层介质上的二维图案进行金属化。
4.根据权利要求1所述的电路基板内埋无源器件的集成方法，其特征在于：所述步骤（9）中，通过层压或高温烧结方法，对电路基板进行固化。
CN201611188568.6A 2016-12-20 2016-12-20 一种电路基板内埋无源器件的集成方法 Active CN107046777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611188568.6A CN107046777B (zh) 2016-12-20 2016-12-20 一种电路基板内埋无源器件的集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611188568.6A CN107046777B (zh) 2016-12-20 2016-12-20 一种电路基板内埋无源器件的集成方法

Publications (2)

Publication Number Publication Date
CN107046777A CN107046777A (zh) 2017-08-15
CN107046777B true CN107046777B (zh) 2019-05-10

Family

ID=59542914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611188568.6A Active CN107046777B (zh) 2016-12-20 2016-12-20 一种电路基板内埋无源器件的集成方法

Country Status (1)

Country Link
CN (1) CN107046777B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947752A (zh) * 2017-12-29 2018-04-20 中国电子科技集团公司第四十三研究所 一种带通滤波器
CN111031727B (zh) * 2019-12-26 2021-07-06 中国电子科技集团公司第四十四研究所 一种平行缝焊封装点频源组件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609587A (zh) * 2012-02-13 2012-07-25 苏州芯禾电子科技有限公司 使用三维快速电磁场仿真技术设计射频集成电路的方法
CN103049616A (zh) * 2012-12-28 2013-04-17 成都泰格微电子研究所有限责任公司 表面贴装微波器件仿真设计方法
CN103414447A (zh) * 2013-08-15 2013-11-27 电子科技大学 一种低温共烧陶瓷ltcc限幅滤波器
CN105824995A (zh) * 2016-03-10 2016-08-03 无锡飞谱电子信息技术有限公司 一种基于物理版图的三维电磁场模型生成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609587A (zh) * 2012-02-13 2012-07-25 苏州芯禾电子科技有限公司 使用三维快速电磁场仿真技术设计射频集成电路的方法
CN103049616A (zh) * 2012-12-28 2013-04-17 成都泰格微电子研究所有限责任公司 表面贴装微波器件仿真设计方法
CN103414447A (zh) * 2013-08-15 2013-11-27 电子科技大学 一种低温共烧陶瓷ltcc限幅滤波器
CN105824995A (zh) * 2016-03-10 2016-08-03 无锡飞谱电子信息技术有限公司 一种基于物理版图的三维电磁场模型生成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
低温共烧陶瓷多层微波无源滤波器技术研究;任辉;《中国优秀硕士学位论文全文数据库（信息科技辑）》;20061215;第15-18、53-80页

Also Published As

Publication number Publication date
CN107046777A (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
US10490887B2 (en) Printed circuit board product with antenna structure and method for its production
He et al. Additively manufactured mm-wave multichip modules with fully printed “smart” encapsulation structures
CN108074878A (zh) 复合磁性密封材料及使用其的电子电路封装体
Deffenbaugh 3D printed electromagnetic transmission and electronic structures fabricated on a single platform using advanced process integration techniques
US11929542B2 (en) Sputtered SiP antenna
CN104716102B (zh) 电子封装模块及其制造方法
CN107046777B (zh) 一种电路基板内埋无源器件的集成方法
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
WO2017105659A1 (en) Through-mold structures
CN106653700B (zh) 一种具有新型叠层结构的ltcc基板
CN105518856B (zh) 具有选择性地修改的电气性质的引线的电子器件
CN104798087B (zh) 具有三维通信接口的电子模块
CN102479773A (zh) 具有电性屏蔽功能的模块集成电路封装结构及其制作方法
CN104576616A (zh) 模块集成电路封装结构及其制作方法
Church et al. Printed electronic processes for flexible hybrid circuits and antennas
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
CN106341945B (zh) 一种柔性线路板及其制作方法
US20170208683A1 (en) Substrate Structure and Manufacturing Method Thereof
CN102543904A (zh) 模块集成电路封装结构及其制作方法
CN209029360U (zh) 一种硅刻蚀通孔的扇出型晶圆级封装结构
CN103378386A (zh) 双工器
CN204836787U (zh) Hdi十层板迭构
CN103887272B (zh) 电子模块以及其制造方法
CN201336359Y (zh) 基于ltcc技术的蓝牙天线以及蓝牙模块
CN104576617B (zh) 模块集成电路封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant