CN209029360U - 一种硅刻蚀通孔的扇出型晶圆级封装结构 - Google Patents

Abstract

本实用新型公开了一种硅刻蚀通孔的扇出型晶圆级封装结构，包括：芯片；介质材料块，所述介质材料块与所述芯片相邻；塑封材料，所述塑封材料包封所述芯片和所述介质材料块，其中所述芯片具有第一表面和第二表面，所述第一表面上具有有源区以及至少两个焊盘，每个焊盘上具有凸点，所述凸点的顶面、介质材料块的顶面以及塑封材料的顶面齐平，构成一个平面，所述凸点的顶面和塑封材料的顶面上设置有第一导电线路，介质材料块的顶面上设置有第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接。

Description

一种硅刻蚀通孔的扇出型晶圆级封装结构

技术领域

本实用新型的实施例涉及半导体封装技术。具体而言，本实用新型涉及一种硅刻蚀通孔的扇出型晶圆级封装结构。

背景技术

随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型板级封装技术(Fanout Panel Level Package, F0PLP)的出现，作为扇出型晶圆级封装技术(Fanout Wafer Level Package, F0WLP)的升级技术，拥有更广阔的发展前景。

在高频电子设备中，电路上一段特殊形状的铜皮也可以构成一个电感、电容、或电阻等，通常把这种器件称为无源器件。在智能系列产品的接受度和使用度大幅提高的现代社会，高频无源器件的产能也随之高涨。随着电子产品小型化的发展，电感、电容、天线等无源器件的体积已减小到物理极限。未来无源器件的发展方向是集成化，为客户提供便于使用的完整系统。小型化将会是大部分电子设备的方向，我们已经看到了触屏手机、液晶电视、平板电脑的轻薄化趋势，因此，无源器件作为电路系统中不可缺少的组件，轻薄小型、高效集成是必然走向。

现有的集成扇出型InFO(Integrated Fan-Out)封装方案，封装多在单面进行封装布线，信号线路都只在封装的单面。低频信号及高频信号都通过一个平面布线，往往信号之前的相互串扰比较严重，信号的完整性比较难以保证。

此外，InFO封装方案，布线多在塑封有机材料之上，塑封材料做为介质材料。受限于有机材料的材料特性，如电导率、介电常数、损耗角等，往往在某些应用中受限较大。无法实现某些电器特性。如高的Q值电感、电容，天线设计等。

因此，本领域需要一种适用于高频信号的扇出型晶圆级封装结构

实用新型内容

针对现有技术中存在的问题，本实用新型提出一种基于TSV的RDL布线，将部分非高频信号引导到封装的背部，实现高频信号与低频信号的分开布置，减小信号串扰。

根据本实用新型的一个方面，提供一种硅刻蚀通孔的扇出型晶圆级封装结构，包括：

芯片；

介质材料块，所述介质材料块与所述芯片相邻；

塑封材料，所述塑封材料包封所述芯片和所述介质材料块，

其中所述芯片具有第一表面和第二表面，所述第一表面上具有有源区以及至少两个焊盘，每个焊盘上具有凸点，所述凸点的顶面、介质材料块的顶面以及塑封材料的顶面齐平，构成一个平面，所述凸点的顶面和塑封材料的顶面上设置有第一导电线路，介质材料块的顶面上设置有第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接，

所述第二表面与所述第一表面相对，所述第二表面与塑封材料的背面齐平，且重布线层和外接焊盘分布在第二表面和塑封材料的背面上，重布线层通过一个或多个TSV孔与所述凸点中的一个或多个形成电连接，其中TSV孔从所述第二表面延伸到对应凸点的焊盘，并且TSV孔内部填充有导电金属。

在本实用新型的一个实施例中，所述凸点包括用于高频信号传输的凸点和用于低频信号传输的凸点。

在本实用新型的一个实施例中，硅刻蚀通孔的扇出型晶圆级封装结构还包括设置在所述外接焊盘上的焊球。

在本实用新型的一个实施例中，所述第二导电线路是高频信号线。

在本实用新型的一个实施例中，所述器件是电感、电容或天线。

在本实用新型的一个实施例中，介质材料块是低导电率材料。

根据本实用新型的另一个实施例，提供一种硅刻蚀通孔的扇出型晶圆级封装结构的制造方法，包括：

提供待封装芯片，所述芯片具有第一表面和第二表面，第一表面上具有有源区以及至少两个凸点；

在所述凸点中的一个或多个的背面形成TSV孔，所述TSV孔从第二表面延伸到对应凸点背面的焊盘；

在所述TSV孔内填充金属；

将所述芯片和介质材料块固定在第一载板上，其中芯片的凸点与载板接触；

将所述芯片及介质材料块进行整体塑封操作，形成塑封体；

将所述塑封体从第一载板分离；

将塑封体的背面键合到第二载板上，对包含芯片的凸点的正面进行研磨，露出凸点的金属面；

在塑封体的研磨后的正面上形成导电线路和/或器件；

在导电线路和/或器件上面覆盖第一介质层；

将塑封体从所述第二载板分离；

将塑封体的正面键合到第三载板上，对背面进行研磨，露出TSV孔金属；

在TSV孔金属上形成重布线层和外接焊盘。

在本实用新型的另一个实施例中，该方法还包括在外接焊盘上形成焊球。

在本实用新型的另一个实施例中，在塑封体的研磨后的正面上形成导电线路和/或器件包括：在所述凸点的顶面和塑封材料的顶面上形成第一导电线路，在介质材料块的顶面上形成第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接。

在本实用新型的另一个实施例中，所述介质材料块的材料与塑封材料不同。

本实用新型的实施例采用封装正反面双面布线，大大降低了封装的布线难度，提高了封装的输入输出焊盘的数量。本实用新型的实施例利用事先放置的其他介质材料作为基底材料，将关键信号布置在其上面，用以提升特定结构的性能，如电感电容的Q值，天线性能等。本实用新型采用晶圆级的封装形式，其生产效率更高，成本优势更大。本实用新型基于InFO扇出封装技术，相比于嵌入式晶圆级球栅阵列EWLB扇出方案，其RDL布线的工艺可实现性更高，可靠性更好。

附图说明

为了进一步阐明本实用新型的各实施例的以上和其它优点和特征，将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解，这些附图只描绘本实用新型的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出根据本实用新型的一个实施例的硅刻蚀通孔的高频扇出型晶圆级封装结构100的剖面示意图。

图2示出示出根据本实用新型的一个实施例形成硅刻蚀通孔的高频扇出型晶圆级封装结构的流程图。

图3A至3R示出根据本实用新型的一个实施例形成硅刻蚀通孔的高频扇出型晶圆级封装结构过程的剖面示意图。

具体实施方式

在以下的描述中，参考各实施例对本实用新型进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/ 或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本实用新型的实施例的全面理解。然而，本实用新型可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。

本实用新型基于传统的扇出封装InFO工艺，提出基于TSV孔的双面布线。不但降低了整体封装的布线难度，同时将高频与低频信号彼此分离，降低了信号之间的彼此串扰。

另外，本实用新型的实施例中，应用与塑封材料不同的介质材料作为特定器件布线层的基底材料。解决塑封材料作为介质材料的弊病。提高了整个封装的电器性能。

图1示出根据本实用新型的一个实施例的硅刻蚀通孔的高频扇出型晶圆级封装结构100的剖面示意图。

如图1所示，高频扇出型晶圆级封装结构100包括第一芯片110、与第一芯片110相邻的介质材料块120以及包封第一芯片110和介质材料块120的塑封材料130。

第一芯片110具有第一表面111和第二表面112。第一表面111上具有有源区以及至少两个焊盘(未示出)，每个焊盘上具有凸点113和114。凸点113 可以是用于高频信号传输的凸点，而凸点114可以是用于低频信号传输的凸点。

本领域的技术人员应该清楚，上述凸点113和114仅仅是示意性的，在具体封装结构中，第一芯片可包含更多的凸点，其中一部分凸点可用于低频信号传输，而另一部分凸点用于高频信号传输。

第一芯片110的第二表面112与第一表面111相对，且具有重布线层115 和外接焊盘116。重布线层115通过一个或多个TSV通孔117与一个或多个凸点形成电连接，其中TSV通孔117从第一芯片110的第二面延伸到对应凸点的焊盘，并且通孔内部填充有导电金属。

在本实用新型的实施例中，可在外接焊盘116上设置焊球118。

凸点113和114的顶面与介质材料块120的顶面基本齐平。凸点113和 114的顶面、介质材料块120的顶面以及塑封材料构成一个平面。

在介质材料块120的顶面上形成有导电线路和/或器件140。在本实用新型的实施例中，器件可以是电感、电容、天线等器件。导电线路可以是具有特定要求的信号线，如，高频信号线。根据不同的电器性能应用，可选择不同的介质材料快。例如，当器件时高Q值的电感时，介质材料块选择低导电率的材料。

凸点113和114和塑封材料的顶面上形成有导电线路，该导电线路与介质材料块120顶面上的导电线路和/或器件140形成电连接。

导线线路和/或器件的表面覆盖有介质层，用于保护导线线路和/或器件，在特定位置，可对介质层进行开口，露出下面的导电线路层作为焊盘。

图1所示的封装结构基于TSV孔实现双面布线，不但降低了整体封装的布线难度，同时可将高频与低频信号彼此分离，降低了信号之间的彼此串扰。

图2示出示出根据本实用新型的一个实施例形成硅刻蚀通孔的高频扇出型晶圆级封装结构的流程图。图3A至3R示出根据本实用新型的一个实施例形成硅刻蚀通孔的高频扇出型晶圆级封装结构过程的剖面示意图。下面结合图 2和图3A至3R详细描述形成硅刻蚀通孔的高频扇出型晶圆级封装结构的具体过程。

首先，在步骤201提供待封装芯片。单颗芯片排列分布在整个晶圆的各个区域，如图3A所示。图3B进一步详细示出了单颗芯片的截面图。芯片310 具有第一表面311和第二表面312。第一表面311上具有有源区以及至少两个凸点313和314。凸点313可以是用于高频信号传输的凸点，而凸点314可以是用于低频信号传输的凸点。本领域的技术人员应该清楚，上述凸点313和314 仅仅是示意性的，在具体封装结构中，芯片可包含更多的凸点，其中一部分凸点可用于低频信号传输，而另一部分凸点用于高频信号传输。

在步骤202，在凸点314的焊盘背面形成TSV孔315。具体而言，将芯片 310旋转180度，将第一面向下。在低频信号的凸点314背面进行TSV刻蚀孔工艺，如图3C所示。

在步骤203，在TSV孔内填充金属，将信号从第一面焊盘引到第二面，如图3D所示。可通过电镀、化学镀、蒸发、溅射等工艺进行金属填充。

在步骤204，将芯片310和介质材料块320固定在载板330上，其中芯片 310的凸点与载板接触，如图3E所示。载板330作为后续工艺的支撑结构，具有一定的机械强度。载板330的材料可以是硅、二氧化硅、陶瓷、玻璃、金属、合金、有机材料等成分的方片、圆片或其他形状的板材，也可以是可以进行加热和控温的平板装置。其上面分布有很多上述的芯片贴装结构。图3F示出根据本实用新型的一个实施例的晶圆形状的载板上分布有很多的单元封装结构体，形成扇出拼版结构。图3G示出图3F所示的扇出拼版结构的局部放大图。

芯片310和介质材料块320可通过临时键合层(图中未示出)固定在载板上。首先，使用滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式在载板上覆盖临时键合层。该临时键合层可以是热塑或热固型有机材料，也可以是含有Cu、Ni、Cr、Co等成分的无机材料。临时键合层可以通过加热、机械、化学、激光、冷冻等方式拆除。

在步骤205，将芯片及介质材料块进行整体塑封操作。利用塑封材料，将芯片及介质材料整体包裹起来，如图3H所示。塑封材料可以是有机绝缘树脂或含有填料的有机绝缘树脂。

在步骤206，将塑封完毕的塑封体从载板分离。根据临时键合层的材料，可以选择通过加热、机械、化学、激光、冷冻等方式拆除载板。

在步骤207，将塑封体翻转180度，使包含芯片的凸点的正面向上，将塑封体的背面键合到第二载板340上，如图3I所示。第二载板340作为后续工艺的支撑结构，具有一定的机械强度。第二载板340的材料可以是硅、二氧化硅、陶瓷、玻璃、金属、合金、有机材料等成分的方片、圆片或其他形状的板材，也可以是可以进行加热和控温的平板装置。同样，可通过临时键合层将塑封体的背面键合到第二载板上。

在步骤208，对塑封体的正面进行研磨。可选用化学机械研磨CMP工艺使塑封体减薄一定的厚度，将芯片的凸点研磨出，露出相应的金属面，如图3J 所示。同时，将介质材料块研磨一定的厚度，保证介质材料的表面平整性。经过研磨后的结构表面非常平整，有利于后期进行RDL布线处理。

在步骤209，在研磨后的平坦表面上形成导电线路和/或器件，如图3K所示。在本实用新型的实施例中，可将具有特殊要求的器件和/或导电线路设置在介质材料块上。例如，器件可以是电感、电容、天线等器件。图3L示出根据本实用新型的一个实施例的天线的俯视图。导电线路可以是具有特定要求的信号线，如，高频信号线。根据不同的电器性能应用，可选择不同的介质材料快。例如，当器件时高Q值的电感时，介质材料块选择低导电率的材料。

导电线路和或器件可包括由一层或多层金属，可以通过电镀、化学镀、蒸发、溅射等工艺形成。

导电线路与器件和芯片凸点形成电连接。

在步骤210，在导电线路和/或器件上面覆盖介质层，用于保护芯片、介质材料块、导电线路层和/或器件，如图3M所示。介质层可以通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式覆盖。

在步骤211，将塑封体从第二载板分离，并翻转180度，使包含芯片凸点的正面向下，通过临时键合层将正面键合到第三载板350上，如图3N所示。塑封体的分离和临时键合方法与上文中描述的方法类似，因此不再详细描述。

在步骤212，对塑封体的背面进行研磨。可选用化学机械研磨CMP工艺使塑封体减薄一定的厚度，露出芯片第二面上的TSV孔金属，如图3J所示。经过研磨后的结构表面非常平整，有利于后期进行RDL布线处理。

在步骤213，在TSV孔金属上形成导电线路和介质层315，并在特定位置通过光刻工艺在介质层中开口，露出导电线路层作为外接焊盘，如图3P所示。与芯片焊盘层的RDL布线相比，此层线路都是普通信号，没有严苛的高速、阻抗匹配等要求。介质层为感光树脂或者可以通过干法或湿法刻蚀等工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)。介质层可以通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式覆盖。

在步骤214，在外接焊盘处形成凸点或焊球318，如图3Q所示。可通过电镀或植球工艺实现。

在步骤215，将整体拼版结构进行切割，分割成独立的单个封装体，然后后去除第三载板，最终形成一个完整的封装，如图3R所示。

本实用新型的实施例采用封装正反面双面布线，大大降低了封装的布线难度，提高了封装的输入输出焊盘的数量。本实用新型的实施例利用事先放置的其他介质材料作为基底材料，将关键信号布置在其上面，用以提升特定结构的性能，如电感电容的Q值，天线性能等。本实用新型采用晶圆级的封装形式，其生产效率更高，成本优势更大。本实用新型基于InFO扇出封装技术，相比于嵌入式晶圆级球栅阵列EWLB扇出方案，其RDL布线的工艺可实现性更高，可靠性更好。

尽管上文描述了本实用新型的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本实用新型的精神和范围。因此，此处所公开的本实用新型的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (6)

1.一种硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，包括：

芯片；

介质材料块，所述介质材料块与所述芯片相邻；

塑封材料，所述塑封材料包封所述芯片和所述介质材料块，

其中所述芯片具有第一表面和第二表面，所述第一表面上具有有源区以及至少两个焊盘，每个焊盘上具有凸点，所述凸点的顶面、介质材料块的顶面以及塑封材料的顶面齐平，构成一个平面，所述凸点的顶面和塑封材料的顶面上设置有第一导电线路，介质材料块的顶面上设置有第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接，

所述第二表面与所述第一表面相对，所述第二表面与塑封材料的背面齐平，且重布线层和外接焊盘分布在第二表面和塑封材料的背面上，所述重布线层通过一个或多个TSV孔与所述凸点中的一个或多个形成电连接，其中TSV孔从所述第二表面延伸到对应凸点的焊盘，并且TSV孔内部填充有导电金属。

2.如权利要求1所述的硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，所述凸点包括用于高频信号传输的凸点和用于低频信号传输的凸点。

3.如权利要求1所述的硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，还包括设置在所述外接焊盘上的焊球。

4.如权利要求1所述的硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，所述第二导电线路是高频信号线。

5.如权利要求1所述的硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，所述器件是电感、电容或天线。

6.如权利要求4或5所述的硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，介质材料块是低导电率材料。