CN114141637A - 扇出型芯片封装方法和扇出型芯片封装结构 - Google Patents

扇出型芯片封装方法和扇出型芯片封装结构 Download PDF

Info

Publication number
CN114141637A
CN114141637A CN202111451064.XA CN202111451064A CN114141637A CN 114141637 A CN114141637 A CN 114141637A CN 202111451064 A CN202111451064 A CN 202111451064A CN 114141637 A CN114141637 A CN 114141637A
Authority
CN
China
Prior art keywords
layer
metal
substrate
dielectric layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111451064.XA
Other languages
English (en)
Inventor
徐玉鹏
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202111451064.XA priority Critical patent/CN114141637A/zh
Publication of CN114141637A publication Critical patent/CN114141637A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明的实施例提供了一种扇出型芯片封装方法和扇出型芯片封装结构，涉及半导体封装技术领域，本发明在基底载具上贴装芯片，同时在基底载具上贴装具有端脚的保护载具，保护载具盖设在芯片外，端脚分设在芯片的两侧，从而起到支撑作用。并且，在包封体远离基底载具的一侧表面溅射形成金属屏蔽层。相较于现有技术，本发明通过设置保护载具，能够有效地对芯片进行保护，在封装结构转运过程中避免外部落尘落在芯片表面及周围，避免了ESD击穿现象或者封装中产生缺陷。同时，通过设置保护载具，结合基底载具能够在塑封过程中起到良好的支撑作用，避免包封体发生翘曲。并且能够实现扇出型封装结构的电磁屏蔽效果，且电磁屏蔽效果好。

Description

扇出型芯片封装方法和扇出型芯片封装结构
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型芯片封装方法和扇出型芯片封装结构。
背景技术
随着半导体行业的快速发展，扇出型晶圆级封装结构广泛应用于半导体行业中。一般的封装结构采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，fan-out(扇出型封装)技术主要是实现多引脚输出以及输出引脚间距较小，更有利于产品的集成。
然而，在高度集成的电路板中，需要电子产品实现电磁屏蔽效果，在扇出型封装结构中，通常采用屏蔽盖板直接对芯片进行盖设，这种方式精确度低，并且电磁屏蔽效果差。此外，在屏蔽盖板盖设之前，芯片直接暴露在外部空间中，容易由于外部落尘对芯片造成影响(如ESD击穿或封装缺陷)。此外，采用扇出型芯片封装过程中，由于各种层级材料的CTE不匹配，容易存在塑封翘曲的问题。
发明内容
本发明的目的包括，例如，提供了一种扇出型芯片封装方法和扇出型芯片封装结构，其能够实现良好的电磁屏蔽效果，并且能够避免塑封翘曲，并有效防护芯片，避免外部落尘对芯片造成影响。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇出型芯片封装方法，包括：
在基底载具的一侧表面贴装芯片；
在所述基底载具的一侧表面贴装具有端脚的保护载具，所述保护载具盖设在所述芯片外，所述端脚分设在所述芯片的两侧；
在所述基底载具的一侧表面塑封形成包封体，所述包封体设置在所述保护载具的内侧和外侧，并包覆在所述芯片外；
在所述包封体远离所述基底载具的一侧表面溅射形成金属屏蔽层；
在所述包封体远离所述金属屏蔽层的一侧表面形成组合布线层；
在所述组合布线层远离所述金属屏蔽层的一侧形成焊球。
在可选的实施方式中，所述端脚呈中空状，所述包封体远离所述基底载具的一侧表面形成金属屏蔽层的步骤，包括：
研磨所述包封体和所述保护载具，直至将所述端脚暴露出来，以使所述芯片两侧的所述包封体上形成有贯通至所述基底载具的导通孔；
在所述包封体的表面和至少部分所述导通孔中溅射形成所述金属屏蔽层。
在可选的实施方式中，在所述包封体远离所述金属屏蔽层的一侧形成组合布线层的步骤，包括：
在所述基底载具远离所述金属屏蔽层的一侧表面开槽形成基底凹槽，所述基底凹槽贯穿所述基底载具，并贯通至所述芯片和所述端脚；
在所述基底凹槽内形成基底金属层，所述基底金属层同时与所述金属屏蔽层和所述芯片电连接；
在所述基底载具远离所述金属屏蔽层的一侧表面形成第一介质层，所述第一介质层覆盖所述基底金属层；
在所述第一介质层上开槽形成第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述基底金属层；
在所述第一凹槽内形成第一金属层，所述第一金属层与所述基底金属层电连接；
在所述第一介质层远离所述金属屏蔽层的一侧表面形成第二介质层，所述第二介质层覆盖所述第一金属层；
在所述第二介质层上开槽形成第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层；
在所述第二凹槽内形成第二金属层，所述第二金属层与所述第一金属层电连接；
其中，所述焊球设置在所述第二金属层上。
在可选的实施方式中，在所述包封体远离所述金属屏蔽层的一侧形成组合布线层的步骤之前，所述方法还包括：
剥离所述基底载具，并暴露出所述芯片和所述包封体；
在所述包封体远离所述金属屏蔽层的一侧表面形成基底介质层，所述基底介质层覆盖所述芯片。
在可选的实施方式中，所述包封体远离所述金属屏蔽层的一侧形成组合布线层的步骤，包括：
在所述基底介质层远离所述金属屏蔽层的一侧表面开槽形成基底凹槽，所述基底凹槽贯穿所述基底介质层，并贯通至所述芯片和所述端脚；
在所述基底凹槽内形成基底金属层，所述基底金属层同时与所述金属屏蔽层和所述芯片电连接；
在所述基底介质层远离所述金属屏蔽层的一侧表面形成第一介质层，所述第一介质层覆盖所述基底金属层；
在所述第一介质层上开槽形成第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述基底金属层；
在所述第一凹槽内形成第一金属层，所述第一金属层与所述基底金属层电连接；
在所述第一介质层远离所述金属屏蔽层的一侧表面形成第二介质层，所述第二介质层覆盖所述第一金属层；
在所述第二介质层上开槽形成第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层；
在所述第二凹槽内形成第二金属层，所述第二金属层与所述第一金属层电连接；
其中，所述焊球设置在所述第二金属层上。
在可选的实施方式中，在所述第二凹槽内形成第二金属层的步骤，包括：
在所述第二凹槽内电镀形成导电金属层；
在所述导电金属层上电镀形成导电柱。
在可选的实施方式中，在基底载具的一侧表面贴装芯片的步骤之前，所述方法还包括：
在所述基底载具的一侧表面贴附粘附胶层。
在可选的实施方式中，在所述导电柱上植球的步骤之后，所述方法还包括：
沿所述导通孔的中线切割所述包封体和所述组合布线层。
第二方面，本发明提供一种扇出型芯片封装结构，其采用如前述实施方式任一项所述的扇出型芯片封装方法制备而成，包括：
基底介质层；
贴设在所述基底介质层上的芯片；
设置在所述基底介质层上，并包覆在所述芯片外的包封体，所述芯片两侧的所述包封体上设置有导通孔；
设置在所述包封体远离所述基底介质层的一侧表面的金属屏蔽层；
设置在所述基底介质层远离所述金属屏蔽层的一侧表面的组合布线层；
设置在所述组合布线层远离所述金属屏蔽层一侧表面的焊球。
所述基底介质层上设置有基底凹槽，所述基底凹槽贯穿所述基底介质层，并贯通至所述芯片和所述导通孔，所述基底凹槽内设置有基底金属层，所述基底金属层同时与所述金属屏蔽层和所述芯片电连接；
所述第一介质层覆盖所述基底金属层，且所述第一介质层上设置有第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述基底金属层，所述第一凹槽内设置有第一金属层，所述第一金属层与所述基底金属层电连接；
所述第二介质层覆盖所述第一金属层，且所述第二介质层上设置有第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层，所述第二凹槽内设置有第二金属层，所述第二金属层与所述第一金属层电连接；
其中，所述焊球设置在所述第二金属层上。
本发明实施例的有益效果包括，例如：
本发明实施例提供的扇出型芯片封装方法和扇出型芯片封装结构，在基底载具上贴装芯片，同时在基底载具上贴装具有端脚的保护载具，保护载具盖设在芯片外，端脚分设在芯片的两侧，从而起到支撑作用。在贴好保护载具后，在基底载具上塑封形成包封体，包封体同时位于保护载具的内侧和外侧，并包覆在芯片外。并且，在包封体远离基底载具的一侧表面溅射形成金属屏蔽层，包封体作为溅射基底。然后再在包封体远离金属屏蔽层的一侧表面形成组合布线层，并在组合布线层远离金属屏蔽层的一侧形成焊球。相较于现有技术，本发明通过设置保护载具，能够有效地对芯片进行保护，在封装结构转运过程中避免外部落尘落在芯片表面及周围，避免了ESD击穿现象或者封装中产生缺陷(例如：空洞、芯片表面碎裂等)。同时，通过设置保护载具，结合基底载具能够在塑封过程中起到良好的支撑作用，避免包封体发生翘曲。并且，在包封体的表面进行溅射形成金属屏蔽层，能够实现扇出型封装结构的电磁屏蔽效果，且电磁屏蔽效果好。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的扇出型芯片封装方法的步骤框图；
图2至图13为本发明第一实施例提供的扇出型芯片封装方法的工艺流程图；
图14为本发明第一实施例提供的扇出型芯片封装结构的示意图。
图标：100-扇出型芯片封装结构；110-基底载具；111-基底凹槽；113-基底金属层；120-芯片；121-焊盘；122-粘附胶层；130-包封体；140-金属屏蔽层；150-组合布线层；151-第一介质层；152-第一凹槽；153-第一金属层；154-第二介质层；155-第二凹槽；156-第二金属层；160-焊球；170-保护载具；171-端脚；173-导通孔。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的扇出型封装结构，其为了实现电磁屏蔽效果，通常采用的是屏蔽盖板，这种方式无疑精确度较差，难以覆盖芯片，并且屏蔽效果差。此外，采用扇出型晶圆芯片封装过程中，由于各种材料的CTE不配备，容易存在塑封翘曲问题。并且，采用扇出型晶圆级芯片封装对落尘管控苛刻，微小的落尘在芯片上极其容易导致ESD击穿或者封装中产生缺陷(例如：空洞、芯片表面碎裂等)。
为了解决上述问题，本发明实施例提供了一种扇出型芯片封装方法和扇出型芯片封装结构，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1和图14，本实施例提供的扇出型芯片封装方法，用于制备扇出型芯片封装结构100，其能够实现良好的电磁屏蔽效果，并且能够避免塑封翘曲，并有效防护芯片120，避免外部落尘对芯片120造成影响。
本实施例提供的扇出型芯片封装方法，包括以下步骤：
S1：在基底载具110的一侧表面贴装芯片120。
结合参见图2，具体而言，取一载具，该基底载具110上可以同时贴装多个芯片120，并且在基底载具110表面需要涂覆一层粘附胶层122，方便将多个芯片120粘接在基底载具110上。其中多个芯片120上设均设置有焊盘121，焊盘121朝下放置，即芯片120上的焊盘121贴合在基底载具110上。此时粘附胶层122还可以起到缓冲作用，保证芯片120的表面和焊盘121均能够粘接在基底载具110上。该粘附胶层122可以是UV胶层、粘合胶、环氧树脂(Epoxy)、聚酰亚胺(PI)中的至少一种。
在本实施例中，基底载具110可以选用一衬底，该衬底可以采用玻璃、氧化硅等常规的衬底材料。
S2：在基底载具110的一侧表面贴装具有端脚171的保护载具170。
结合参见图3，具体而言，保护载具170盖设在芯片120外，端脚171分设在芯片120的两侧。在完成芯片120的贴装后，再次贴装保护载具170，其中保护载具170的端脚171贴在基底载具110的表面，保护载具170覆盖芯片120的上部，可以有效减少芯片120周围落尘对芯片120的污染，避免落尘带来的ESD问题以及制程问题(芯片120压伤隐裂、塑封空洞等)。其中保护载具170的材料可以与基底载具110一致。
S3：在基底载具110的一侧表面塑封形成包封体130。
结合参见图4，具体而言，包封体130设置在保护载具170的内侧和外侧，并包覆在芯片120外。在贴装保护载具170后，利用包封体130保护底部结构，具体可以采用真空塑封工艺在保护载具170的内外侧均填充塑封料，并在固化后形成完全填充的包封体130。当然，此处也可以采用常规的注塑工艺，并在保护载具170的顶侧开设若干流通孔，以使得塑封料能够顺利地流入到保护载具170的内侧。
需要说明的是，本实施例中由于采用了保护载具170，结合基底载具110，在塑封过程中能够起到良好的支撑效果，从而可以有效避免包封体130发生翘曲。
还需要说明的是，在本发明其他较佳的实施例中，也可以省去塑封步骤，并通过直接在贴装保护载具170之前，在保护载具170内涂满粘接胶，然后将带有粘接胶的保护170贴装在基底载具110上，使得芯片120周围布满胶水，固化后即形成胶层，其同样能够实现本实施例中包封体130的作用，关于其具体方案，在此不再详细描述。
S4：在包封体130远离基底载具110的一侧表面溅射形成金属屏蔽层140。
结合参见图5和图6，具体地，在形成包封体130后，首先研磨包封体130和保护载具170，直至将端脚171暴露出来，使得芯片120两侧的包封体130上形成有贯通至基底载具110的导通孔173。然后在包封体130的表面和至少部分导通孔173中溅射形成金属屏蔽层140。
在本实施例中，保护载具170的顶侧可以作为研磨截止层，即研磨到保护载具170的顶侧，优选可以将保护载具170的顶侧研磨掉，从而将端脚171露出。此处端脚171采用的是空心设计，并形成有导通孔173。在溅射形成金属屏蔽层140的过程中金属液会至少部分填充导通孔173，从而在包封体130的表面形成金属屏蔽层140，且金属屏蔽层140通过导通孔173延伸至基底载具110的表面。
需要说明的是，本实施例中导通孔173可以采用金属化通孔工艺，即在溅射金属屏蔽层140的侧壁溅射形成金属屏蔽层140，保留了导通孔173结构，在外观上也能够识别。此处导通孔173可以起到标识作用，方便后续的切割工艺。
在本发明其他较佳的实施例中，端脚171也可以采用实心设置或者填充有缓冲料，在溅射金属屏蔽层140之前，需要将部分端脚171做掏空处理，从而实现在芯片120两侧的包封体130上形成导通孔173，方便后续工艺实现金属屏蔽层140接地。
需要说明的是，在溅射时可以采用整个晶圆进行金属溅射以形成金属屏蔽层140，溅射效率更高，并且避免了单颗产品进行金属溅射导致的不均匀性。
S5：在包封体130远离金属屏蔽层140的一侧表面形成组合布线层150。
具体地，在形成金属屏蔽层140后，翻转载具，并在载具远离金属屏蔽层140的一侧表面形成组合布线层150，其中组合布线层150与芯片120电连接。
在本实施例中，在执行步骤S5时，具体可以采用以下步骤：
S51：在基底载具110远离金属屏蔽层140的一侧表面开槽形成基底凹槽111。
结合参见图7，具体而言，基底凹槽111贯穿基底载具110，并贯通至芯片120和端脚171。本实施例中基底载具110采用衬底结构，在基底载具110上利用蚀刻工艺开槽，形成了基底凹槽111，其中基底凹槽111的部分区域贯通至芯片120上的焊盘121，部分区域贯通至端脚171。
S52：在基底凹槽111内形成基底金属层113。
结合参见图8，具体而言，基底金属层113同时与金属屏蔽层140和芯片120电连接。在形成基底凹槽111后，再次利用电镀工艺，在基底凹槽111内电镀一层铜层，从而形成基底金属层113。其中基底金属层113也可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射或化学镀中的一种方法制备得到。
需要说明的是，本实施例中由于导通孔173的存在，并且基底凹槽111延伸至端脚171，即延伸至导通孔173，可以减少在蚀刻过程中蚀刻液堆积在边缘焊盘121区域，避免产生氧化物对边缘焊盘121造成影响，使得边缘焊盘121接地电阻不稳定。同时，基底金属层113与端脚171内的金属屏蔽层140接触，从而方便实现电磁屏蔽功能。
还需要说明的是，此处由于导通孔173的存在，且导通孔173中同时存在金属屏蔽层140，在实际进行电镀工艺时，导通孔173内暴露在基底凹槽111中的金属屏蔽层140可以作为电镀引线，也就是说端脚171处的金属屏蔽层140能够作为电镀引线，方便进行电镀工艺，并保证布线效果。此外，由于利用了端脚171处的金属屏蔽层140作为电镀引线，能够避免传统布线工艺后需要进行的微蚀刻电镀引线工艺，进一步简化了工艺步骤。其中，微蚀刻工艺容易存在过蚀刻的风险，直接蚀刻到焊盘上造成电阻过高等问题，不利于产品的性能提高。
S53：在基底载具110远离金属屏蔽层140的一侧表面形成第一介质层151。
具体而言，第一介质层151覆盖基底金属层113。可以通过旋转涂覆介质材料的方式形成第一介质层151。当然，此处也可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺得到。其中第一介质层151的材料可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。
S54:在第一介质层151上开槽形成第一凹槽152。
结合参见图9，具体而言，第一凹槽152贯穿第一介质层151，并贯通至基底金属层113。在形成第一介质层151后，可以在第一介质层151上进行图案化，并利用曝光显影工艺形成图案化开口，完成导电层图案的制备。当然，此处也可以采用激光开槽工艺形成第一凹槽152。需要说明的是，此处由于端脚171采用空心设计并形成有导通孔173，可以起到一定的缓冲作用，使得在进行图案化或者激光开槽过程中第一介质层151产生的位移。
S55：在第一凹槽152内形成第一金属层153。
结合参见图10，具体而言，第一金属层153与基底金属层113电连接。通过电镀方式形成第一金属层153，即形成了线路层。当然，此处第一金属层153也可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射或化学镀中的一种方式制备得到。优选地，第一金属层153和基底金属层113均为铜层，具备良好的电学性能。
S56：在第一介质层151远离金属屏蔽层140的一侧表面形成第二介质层154。
具体地，可以再次旋转涂覆介质材料形成第二介质层154，其中第二介质层154覆盖第一金属层153。此处第二介质层154也可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺得到。同时第二介质层154的材料与第一介质层151的材料一致。
S57：在第二介质层154上开槽形成第二凹槽155。
结合参见图11，其中，第二凹槽155贯穿第二介质层154，并贯通至第一金属层153。具体地，在形成第二介质层154后，再次在第二介质层154上进行激光开槽或开孔工艺，形成第二凹槽155。当然，此处第二凹槽155也可以采用常规的蚀刻工艺形成。其中由于端脚171呈空心设计，可以减少开槽工艺时产生的位移，使得激光开槽更加精准。
S58：在第二凹槽155内形成第二金属层156。
结合参见图12，其中，第二金属层156与第一金属层153电连接。具体地，在形成第二凹槽155后，可以再次利用电镀工艺，在第二凹槽155内电镀一层金属。优选地，在第二凹槽155内电镀形成导电金属层，在导电金属层上电镀形成导电柱，即第二金属层156为铜柱，并凸出于第二介质层154设置。
需要说明的是，在本发明其他较佳的实施例中，也可以在执行步骤S58时一并形成金属屏蔽层140，也就是说，步骤S4与步骤S5一并执行，利用电镀槽药水的氧化还原反应生成铜柱时一并形成金属屏蔽层140，故此时无需进行金属溅射工艺，进一步简化了工艺步骤。
S6：在组合布线层150远离金属屏蔽层140的一侧形成焊球160。
结合参见图13，具体地，在形成组合布线层150后，通过钢网印刷方式或植球方式形成焊球160，其中焊球160材料可以是SnAg、SnAgCu等。此处可以在第二金属层156上设置焊球160，本实施例中，焊球160设置在第二金属层156上，同时铜柱底部设置有导电金属层(UBM)，通过UBM层提升焊球160的焊接性能。
S7：沿导通孔173的中线切割包封体130和组合布线层150。
结合参见图14，具体地，在形成焊球160后，可以在包封体130上设置多个切割轨迹线，其中切割轨迹线可以沿多个导通孔173的中线设置，即每个切割轨迹线均经过导通孔173的中线，从而将导通孔173分为两部分，保证每个结构中的金属屏蔽层140均能够通过导通孔173接地。
请继续参见图14，本实施例还提供了一种扇出型芯片封装结构100，其采用上述方法制备形成，该扇出型芯片封装结构100包括基底载具110、包封体130、芯片120、金属屏蔽层140、组合布线层150和焊球160，芯片120贴装在基底载具110的一侧表面，包封体130设置在基底载具110的一侧表面并包覆在芯片120外，组合布线层150设置在基底载具110的另一侧表面并与芯片120电连接，焊球160设置在组合布线层150上。金属屏蔽层140设置在包封体130的表面，并与组合布线层150电连接，从而实现接地，优选地，金属屏蔽层140为铜层。
在本实施例中，芯片120上用于贴装的一侧表面设置有焊盘121，芯片两侧的包封体上设置有导通孔173，组合布线层150包括第一介质层151和第二介质层154，基底载具110上设置有基底金属层113，基底金属层113与焊盘121电连接，同时第一介质层151上设置有第一金属层153，第一金属层153与基底金属层113电连接，第二介质层154上设置有第二金属层156，第二金属层156与第一金属层153电连接。需要说明的是，本实施例中芯片120两侧的包封体130上设置有延伸至基底载具110的导通孔173，金属屏蔽层140延伸至导通孔173，并与基底载具110上的基底金属层113电连接，从而使得金属屏蔽层140实现接地功能。
在本实施例中，基底介质层上设置有基底凹槽111，基底凹槽111贯穿基底介质层，并贯通至芯片120和导通孔173，基底凹槽111内设置有基底金属层113，基底金属层113同时与金属屏蔽层140和芯片120电连接；第一介质层151覆盖基底金属层113，且第一介质层151上设置有第一凹槽152，第一凹槽152贯穿第一介质层151，并贯通至基底金属层113，第一凹槽152内设置有第一金属层153，第一金属层153与基底金属层113电连接；第二介质层154覆盖第一金属层153，且第二介质层154上设置有第二凹槽155，第二凹槽155贯穿第二介质层154，并贯通至第一金属层153，第二凹槽155内设置有第二金属层156，第二金属层156与第一金属层153电连接；其中，焊球160设置在第二金属层156上。
综上所述，本实施例提供了一种扇出型芯片封装方法和扇出型芯片封装结构，在基底载具110上贴装芯片120，同时在基底载具110上贴装具有端脚171的保护载具170，保护载具170盖设在芯片120外，端脚171分设在芯片120的两侧，从而起到支撑作用。在贴好保护载具170后，在基底载具110上塑封形成包封体130，包封体130同时位于保护载具170的内侧和外侧，并包覆在芯片120外。并且，在包封体130远离基底载具110的一侧表面溅射形成金属屏蔽层140，包封体130作为溅射基底。然后再在包封体130远离金属屏蔽层140的一侧表面形成组合布线层150，并在组合布线层150远离金属屏蔽层140的一侧形成焊球160。本实施例通过设置保护载具170，能够有效地对芯片120进行保护，在封装结构转运过程中避免外部落尘落在芯片120表面及周围，避免了ESD击穿现象或者封装中产生缺陷(例如：空洞、芯片120表面碎裂等)。同时，通过设置保护载具170，结合基底载具110能够在塑封过程中起到良好的支撑作用，避免包封体130发生翘曲。并且，在包封体130的表面进行溅射形成金属屏蔽层140，能够实现扇出型封装结构的电磁屏蔽效果，且电磁屏蔽效果好。
第二实施例
请继续参见图1至图14，本实施例提供了一种扇出型芯片封装方法，用于制备扇出型芯片封装结构100，其基本步骤和工艺方法与第一实施例相同，本实施例中未提及之处，具体可参考第一实施例中的相关内容。
本实施例与第一实施例的不同之处，在于步骤S5，在本实施例中，在执行步骤S5前，还需要执行以下步骤：
S5a：剥离基底载具110，并暴露出芯片120和包封体130。
具体地，本实施例中在执行步骤S1之前，还需要在基底载具110上贴粘附胶层122，该粘附胶层122为UV胶层，在执行完步骤S4后，将基底载具110翻转，并在UV光的照射下，使得粘附胶层122作为分离层，使得基底载具110能够从包封体130上分离。
需要说明的是，此处由于需要剥离基底载具110，则基底载具110可以采用结构强度更高的载具，无需如第一实施例中考虑后续的开槽电镀工艺。
S5b：在包封体130远离金属屏蔽层140的一侧表面形成基底介质层。
具体地，基底介质层(图未示)覆盖芯片120。可以通过旋转涂覆介质材料的方式形成基底介质层。当然，此处也可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺得到。其中基底介质层的材料可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。
也就是说，本实施例中利用基底介质层取代基底载具110，好处是能够选用性能更好的介质层作为基底，并且基底载具110的选用也更加广泛，例如可以选用金属载具，其结构强度更好。
在本实施例中，执行步骤S5，具体可以采取以下步骤：
S51：在基底介质层远离金属屏蔽层140的一侧表面开槽形成基底凹槽111。
具体而言，基底凹槽111贯穿基底介质层，并贯通至芯片120和端脚171。本实施例中可以利用蚀刻工艺或者激光开槽工艺形成基底凹槽111，其中基底凹槽111的部分区域贯通至芯片120上的焊盘121，部分区域贯通至端脚171。
需要说明的是，后续的步骤S52-步骤S58与第一实施例相同，具体可参考第一实施例。
步骤S52：在基底凹槽111内形成基底金属层113。
具体地，基底金属层113同时与金属屏蔽层140和芯片120电连接。即基底金属层113通过导通孔173与金属屏蔽层140电连接，基底金属层113通过焊盘121与芯片120电连接。
步骤S53：在基底介质层远离金属屏蔽层140的一侧表面形成第一介质层151。
具体而言，第一介质层151覆盖基底金属层113。
S54：在第一介质层151上开槽形成第一凹槽152。
具体而言，第一凹槽152贯穿第一介质层151，并贯通至基底金属层113。
S55：在第一凹槽152内形成第一金属层153。
具体而言，第一金属层153与基底金属层113电连接。
S56：在第一介质层151远离金属屏蔽层140的一侧表面形成第二介质层154。
具体而言，第二介质层154覆盖第一金属层153。
S57：在第二介质层154上开槽形成第二凹槽155。
具体而言，第二凹槽155贯穿第二介质层154，并贯通至第一金属层153。
S58：在第二凹槽155内形成第二金属层156。
具体而言，第二金属层156与第一金属层153电连接，其中，焊球160设置在第二金属层156上。
本实施例提供了一种扇出型芯片封装结构100，其采用上述方法制备形成，该扇出型芯片封装结构100包括基底介质层、包封体130、芯片120、金属屏蔽层140、组合布线层150和焊球160，芯片120贴装在基底介质层的一侧表面，包封体130设置在基底介质层的一侧表面并包覆在芯片120外，组合布线层150设置在基底介质层的另一侧表面并与芯片120电连接，焊球160设置在组合布线层150上。金属屏蔽层140设置在包封体130的表面，并与组合布线层150电连接，从而实现接地。
在本实施例中，芯片120上用于贴装的一侧表面设置有焊盘121，组合布线层150包括第一介质层151和第二介质层154，基底介质层上设置有基底金属层113，基底金属层113与焊盘121电连接，同时第一介质层151上设置有第一金属层153，第一金属层153与基底金属层113电连接，第二介质层154上设置有第二金属层156，第二金属层156与第一金属层153电连接。需要说明的是，本实施例中芯片120两侧的包封体130上设置有延伸至基底介质层的导通孔173，金属屏蔽层140延伸至导通孔173，并与基底介质层上的基底金属层113电连接，从而使得金属屏蔽层140实现接地功能。
综上所述，本实施例提供了一种扇出型芯片封装方法和扇出型芯片封装结构，在基底载具110上贴装芯片120，同时在基底载具110上贴装具有端脚171的保护载具170，保护载具170盖设在芯片120外，端脚171分设在芯片120的两侧，从而起到支撑作用。在贴好保护载具170后，在基底载具110上塑封形成包封体130，包封体130同时位于保护载具170的内侧和外侧，并包覆在芯片120外。并且，在包封体130远离基底载具110的一侧表面溅射形成金属屏蔽层140，包封体130作为溅射基底。然后剥离基底载具110并形成基底介质层，并在基底介质层上形成组合布线层150，并在组合布线层150远离金属屏蔽层140的一侧形成焊球160。本实施例通过设置保护载具170，能够有效地对芯片120进行保护，在封装结构转运过程中避免外部落尘落在芯片120表面及周围，避免了ESD击穿现象或者封装中产生缺陷(例如：空洞、芯片120表面碎裂等)。同时，通过设置保护载具170，结合基底载具110能够在塑封过程中起到良好的支撑作用，避免包封体130发生翘曲。并且，在包封体130的表面进行溅射形成金属屏蔽层140，能够实现扇出型封装结构的电磁屏蔽效果，且电磁屏蔽效果好。
本发明实施例提供的扇出型芯片封装方法和扇出型芯片封装结构，在基底载具110上贴装芯片120，同时在基底载具110上贴装具有端脚171的保护载具170，保护载具170盖设在芯片120外，端脚171分设在芯片120的两侧，从而起到支撑作用。在贴好保护载具170后，在基底载具110上塑封形成包封体130，包封体130同时位于保护载具170的内侧和外侧，并包覆在芯片120外。并且，在包封体130远离基底载具110的一侧表面溅射形成金属屏蔽层140，包封体130作为溅射基底。然后再在包封体130远离金属屏蔽层140的一侧表面形成组合布线层150，并在组合布线层150远离金属屏蔽层140的一侧形成焊球160。相较于现有技术，本发明通过设置保护载具170，能够有效地对芯片120进行保护，在封装结构转运过程中避免外部落尘落在芯片120表面及周围，避免了ESD击穿现象或者封装中产生缺陷(例如：空洞、芯片120表面碎裂等)。同时，通过设置保护载具170，结合基底载具110能够在塑封过程中起到良好的支撑作用，避免包封体130发生翘曲。并且，在包封体130的表面进行溅射形成金属屏蔽层140，能够实现扇出型封装结构的电磁屏蔽效果，且电磁屏蔽效果好。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种扇出型芯片封装方法，其特征在于，包括：
在基底载具的一侧表面贴装芯片；
在所述基底载具的一侧表面贴装具有端脚的保护载具，所述保护载具盖设在所述芯片外，所述端脚分设在所述芯片的两侧；
在所述基底载具的一侧表面塑封形成包封体，所述包封体设置在所述保护载具的内侧和外侧，并包覆在所述芯片外；
在所述包封体远离所述基底载具的一侧表面溅射形成金属屏蔽层；
在所述包封体远离所述金属屏蔽层的一侧表面形成组合布线层；
在所述组合布线层远离所述金属屏蔽层的一侧形成焊球。
2.根据权利要求1所述的扇出型芯片封装方法，其特征在于，所述端脚呈中空状，所述包封体远离所述基底载具的一侧表面形成金属屏蔽层的步骤，包括：
研磨所述包封体和所述保护载具，直至将所述端脚暴露出来，以使所述芯片两侧的所述包封体上形成有贯通至所述基底载具的导通孔；
在所述包封体的表面和至少部分所述导通孔中溅射形成所述金属屏蔽层。
3.根据权利要求2所述的扇出型芯片封装方法，其特征在于，在所述包封体远离所述金属屏蔽层的一侧形成组合布线层的步骤，包括：
在所述基底载具远离所述金属屏蔽层的一侧表面开槽形成基底凹槽，所述基底凹槽贯穿所述基底载具，并贯通至所述芯片和所述端脚；
在所述基底凹槽内形成基底金属层，所述基底金属层同时与所述金属屏蔽层和所述芯片电连接；
在所述基底载具远离所述金属屏蔽层的一侧表面形成第一介质层，所述第一介质层覆盖所述基底金属层；
在所述第一介质层上开槽形成第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述基底金属层；
在所述第一凹槽内形成第一金属层，所述第一金属层与所述基底金属层电连接；
在所述第一介质层远离所述金属屏蔽层的一侧表面形成第二介质层，所述第二介质层覆盖所述第一金属层；
在所述第二介质层上开槽形成第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层；
在所述第二凹槽内形成第二金属层，所述第二金属层与所述第一金属层电连接；
其中，所述焊球设置在所述第二金属层上。
4.根据权利要求2所述的扇出型芯片封装方法，其特征在于，在所述包封体远离所述金属屏蔽层的一侧形成组合布线层的步骤之前，所述方法还包括：
剥离所述基底载具，并暴露出所述芯片和所述包封体；
在所述包封体远离所述金属屏蔽层的一侧表面形成基底介质层，所述基底介质层覆盖所述芯片。
5.根据权利要求4所述的扇出型芯片封装方法，其特征在于，所述包封体远离所述金属屏蔽层的一侧形成组合布线层的步骤，包括：
在所述基底介质层远离所述金属屏蔽层的一侧表面开槽形成基底凹槽，所述基底凹槽贯穿所述基底介质层，并贯通至所述芯片和所述端脚；
在所述基底凹槽内形成基底金属层，所述基底金属层同时与所述金属屏蔽层和所述芯片电连接；
在所述基底介质层远离所述金属屏蔽层的一侧表面形成第一介质层，所述第一介质层覆盖所述基底金属层；
在所述第一介质层上开槽形成第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述基底金属层；
在所述第一凹槽内形成第一金属层，所述第一金属层与所述基底金属层电连接；
在所述第一介质层远离所述金属屏蔽层的一侧表面形成第二介质层，所述第二介质层覆盖所述第一金属层；
在所述第二介质层上开槽形成第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层；
在所述第二凹槽内形成第二金属层，所述第二金属层与所述第一金属层电连接；
其中，所述焊球设置在所述第二金属层上。
6.根据权利要求3或5所述的扇出型芯片封装方法，其特征在于，在所述第二凹槽内形成第二金属层的步骤，包括：
在所述第二凹槽内电镀形成导电金属层；
在所述导电金属层上电镀形成导电柱。
7.根据权利要求2所述的扇出型芯片封装方法，其特征在于，在所述组合布线层远离所述金属屏蔽层的一侧形成焊球的步骤之后，所述方法还包括：
沿所述导通孔的中线切割所述包封体和所述组合布线层。
8.根据权利要求1所述的扇出型芯片封装方法，其特征在于，在基底载具的一侧表面贴装芯片的步骤之前，所述方法还包括：
在所述基底载具的一侧表面贴附粘附胶层。
9.一种扇出型芯片封装结构，其采用如权利要求1-8任一项所述的扇出型芯片封装方法制备而成，其特征在于，包括：
基底介质层；
贴设在所述基底介质层上的芯片；
设置在所述基底介质层上，并包覆在所述芯片和所述保护载具外的包封体，所述芯片两侧的所述包封体上设置有导通孔；
设置在所述包封体远离所述基底介质层的一侧表面的金属屏蔽层；
设置在所述基底介质层远离所述金属屏蔽层的一侧表面的组合布线层；
设置在所述组合布线层远离所述金属屏蔽层一侧表面的焊球。
10.根据权利要求9所述的扇出型芯片封装结构，其特征在于，所述组合布线层包括第一介质层和第二介质层，所述第一介质层设置在所述基底介质层远离所述金属屏蔽层的一侧，所述第二介质层设置在所述第一介质层远离所述金属屏蔽层的一侧；
所述基底介质层上设置有基底凹槽，所述基底凹槽贯穿所述基底介质层，并贯通至所述芯片和所述导通孔，所述基底凹槽内设置有基底金属层，所述基底金属层同时与所述金属屏蔽层和所述芯片电连接；
所述第一介质层覆盖所述基底金属层，且所述第一介质层上设置有第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述基底金属层，所述第一凹槽内设置有第一金属层，所述第一金属层与所述基底金属层电连接；
所述第二介质层覆盖所述第一金属层，且所述第二介质层上设置有第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层，所述第二凹槽内设置有第二金属层，所述第二金属层与所述第一金属层电连接；
其中，所述焊球设置在所述第二金属层上。
CN202111451064.XA 2021-12-01 2021-12-01 扇出型芯片封装方法和扇出型芯片封装结构 Pending CN114141637A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111451064.XA CN114141637A (zh) 2021-12-01 2021-12-01 扇出型芯片封装方法和扇出型芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111451064.XA CN114141637A (zh) 2021-12-01 2021-12-01 扇出型芯片封装方法和扇出型芯片封装结构

Publications (1)

Publication Number Publication Date
CN114141637A true CN114141637A (zh) 2022-03-04

Family

ID=80386783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111451064.XA Pending CN114141637A (zh) 2021-12-01 2021-12-01 扇出型芯片封装方法和扇出型芯片封装结构

Country Status (1)

Country Link
CN (1) CN114141637A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300932A (zh) * 2021-12-01 2022-04-08 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备
CN114334672A (zh) * 2022-03-08 2022-04-12 上海泰矽微电子有限公司 一种扇出型封装结构及封装方法
WO2024027405A1 (zh) * 2022-07-30 2024-02-08 华为技术有限公司 芯片封装结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300932A (zh) * 2021-12-01 2022-04-08 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备
CN114300932B (zh) * 2021-12-01 2024-04-26 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备
CN114334672A (zh) * 2022-03-08 2022-04-12 上海泰矽微电子有限公司 一种扇出型封装结构及封装方法
WO2024027405A1 (zh) * 2022-07-30 2024-02-08 华为技术有限公司 芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
US20220320010A1 (en) Semiconductor device and manufacturing method thereof
US20090072357A1 (en) Integrated shielding process for precision high density module packaging
CN114141637A (zh) 扇出型芯片封装方法和扇出型芯片封装结构
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
US7981730B2 (en) Integrated conformal shielding method and process using redistributed chip packaging
US8299610B1 (en) Semiconductor device having RF shielding and method therefor
US9287157B2 (en) Semiconductor element for package miniaturization
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
US20130337648A1 (en) Method of making cavity substrate with built-in stiffener and cavity
US20080157342A1 (en) Package with a marking structure and method of the same
US20110205720A1 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US11784129B2 (en) Semiconductor package and method of fabricating the same
US20080315376A1 (en) Conformal EMI shielding with enhanced reliability
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
US20080157398A1 (en) Semiconductor device package having pseudo chips
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
KR102637567B1 (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
KR102058247B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
CN114256170A (zh) 扇出型封装结构及其制备方法
CN114649286A (zh) 扇出型封装结构和扇出型封装方法
KR102040171B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
CN112466829A (zh) 芯片封装结构及其制备方法
CN116387169B (zh) 封装方法和封装结构
US20240145373A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination