CN114256170A - 扇出型封装结构及其制备方法 - Google Patents

扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN114256170A
CN114256170A CN202111503517.9A CN202111503517A CN114256170A CN 114256170 A CN114256170 A CN 114256170A CN 202111503517 A CN202111503517 A CN 202111503517A CN 114256170 A CN114256170 A CN 114256170A
Authority
CN
China
Prior art keywords
chip
layer
conductive
fan
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111503517.9A
Other languages
English (en)
Inventor
何正鸿
徐玉鹏
李利
张超
钟磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202111503517.9A priority Critical patent/CN114256170A/zh
Publication of CN114256170A publication Critical patent/CN114256170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的实施例提供了一种扇出型封装结构及其制备方法，涉及半导体封装技术领域，将主体芯片设置在第一塑封体内，同时在第一塑封体的第一表面开设第一凹槽，将第一贴装芯片贴装在第一凹槽内，并且在第一塑封体内设置第一导电柱，以实现主体芯片的电连接。相较于常规技术，本发明通过将主体芯片和第一贴装芯片堆叠嵌设在第一塑封体内，第一贴装芯片在空间上堆叠于主体芯片上方，从而相较于平铺型的扇出型结构能够大幅减小封装尺寸，缩小封装面积，有利于产品的小型化。同时主体芯片通过第一导电柱与第一布线组合层连接，能够大幅减小传输速率，使得其扇出型产品堆叠性能更加卓越。

Description

扇出型封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型封装结构及其制备方法。
背景技术
着半导体行业的快速发展，扇出型晶圆级封装(Fan-out wafer level package，FOWLP)封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，fan out技术主要是实现多引脚输出以及输出引脚间距越小，在满足多芯片封装时，往往需要占据更大尺寸的封装面积，无法完成堆叠结构，不利于产品的小型化。
发明内容
本发明的目的包括，例如，提供了一种扇出型封装结构及其制备方法，其能够完成扇出型封装的堆叠结构，缩小封装面积，有利于产品的小型化。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇出型封装结构，包括：
第一塑封体，所述第一塑封体具有相对的第一表面和第二表面；
设置在所述第一塑封体内的主体芯片；
设置在所述第一塑封体内，并外露于所述第一表面的第一贴装芯片；
设置在所述第一表面的第一布线组合层；
设置在所述第一布线组合层上的第一焊球；
其中，所述第一塑封体内还设置有第一导电柱，所述第一导电柱贯通至所述主体芯片，并外露于所述第一表面，所述第一布线组合层通过所述第一导电柱与所述主体芯片电连接，所述第一表面开设有第一凹槽，所述第一贴装芯片贴装在所述第一凹槽内，所述主体芯片和所述第一贴装芯片间隔设置，所述第一布线组合层与所述第一贴装芯片电连接。
在可选的实施方式中，所述扇出型封装结构还包括第二塑封体，所述主体芯片外露于所述第二表面，所述第二塑封体设置在所述第二表面，并覆盖所述主体芯片。
在可选的实施方式中，所述主体芯片靠近所述第一表面的一侧设置有第一导电焊盘，所述第一导电柱与所述第一导电焊盘连接。
在可选的实施方式中，所述第一凹槽内设置有导电层，所述导电层延伸至所述第一表面，并与所述第一布线组合层电连接，所述第一凹槽内还设置有第二贴装芯片，所述第二贴装芯片贴设在所述导电层上，并与所述导电层电连接，所述第一贴装芯片相背贴设在所述第二贴装芯片上，并在远离所述第二贴装芯片的一侧设置有第三导电焊盘。
在可选的实施方式中，所述第一贴装芯片和所述第二贴装芯片之间设置有粘胶层。
在可选的实施方式中，所述导电层朝向所述第一凹槽的两侧延伸，并与所述第一导电柱连接。
在可选的实施方式中，所述第二塑封体远离所述第一塑封体的一侧表面设置有第二凹槽，所述第二凹槽内设置有第三贴装芯片，且所述第二塑封体远离所述第一塑封体的一侧表面还设置有第二布线组合层，所述第二布线组合层与所述第三贴装芯片电连接。
在可选的实施方式中，所述第一塑封体内还设置有第二导电柱，所述第二导电柱的两端分别贯通至所述第一布线组合层和所述第二布线组合层，所述第一布线组合层通过所述第二导电柱与所述第二布线组合层电连接。
在可选的实施方式中，所述第一布线组合层包括第一介质层和第二介质层，所述第一介质层设置在第一表面，且所述第一介质层中设置有第一金属层，所述第一金属层与所述第一贴装芯片和所述第一导电柱电连接，所述第二介质层设置在所述第一介质层上，且所述第二介质层中设置有第二金属层，所述第二金属层与所述第一金属层电连接，所述焊球设置在所述第二金属层上。
第二方面，本发明提供一种扇出型封装结构的制备方法，用于制备如前述实施方式任一项所述的扇出型封装结构，所述方法包括：
在载具上贴装主体芯片；
在所述载具上塑封形成包覆所述主体芯片的第一塑封体，所述第一塑封体具有相对的第一表面和第二表面；
去除所述载具，以使所述主体芯片外露于所述第二表面；
在所述第一表面开槽形成第一凹槽；
在所述第一凹槽内贴装第一贴装芯片；
在所述第一表面形成布线组合层；
在所述布线组合层上植球，以形成焊球；
其中，所述第一塑封体内还设置有第一导电柱，所述第一导电柱贯通至所述主体芯片，并外露于所述第一表面，所述第一布线组合层通过所述第一导电柱与所述主体芯片电连接，所述主体芯片和所述第一贴装芯片间隔设置，所述第一布线组合层与所述第一贴装芯片电连接。
在可选的实施方式中，在去除所述载具的步骤之后，所述方法还包括：
在所述第二表面塑封形成包覆所述主体芯片的第二塑封体。
本发明实施例的有益效果包括，例如：
本发明提供的扇出型封装结构及其制备方法，将主体芯片设置在第一塑封体内，同时在第一塑封体的第一表面开设第一凹槽，将第一贴装芯片贴装在第一凹槽内，并且在第一塑封体内设置第一导电柱，第一导电柱贯通至主体芯片，并外露于第一表面，使得主体芯片能够电性外露，最后在第一塑封体的第一表面设置第一布线层，并完成植球，从而完成了主体芯片和第一贴装芯片的扇出型封装。相较于常规技术，本发明通过将主体芯片和第一贴装芯片堆叠嵌设在第一塑封体内，第一贴装芯片在空间上堆叠于主体芯片上方，从而相较于平铺型的扇出型结构能够大幅减小封装尺寸，缩小封装面积，有利于产品的小型化。同时主体芯片通过第一导电柱与第一布线组合层连接，能够大幅减小传输速率，使得其扇出型产品堆叠性能更加卓越。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的扇出型封装结构的示意图；
图2至图10为本发明第一实施例提供的扇出型封装结构的制备方法的工艺流程图；
图11为本发明第二实施例提供的扇出型封装结构的示意图；
图12为本发明第三实施例提供的扇出型封装结构的示意图。
图标：100-扇出型封装结构；110-第一塑封体；111-第一凹槽；113-第一导电柱；115-第二导电柱；120-主体芯片；121-第一导电焊盘；130-第一贴装芯片；131-第二导电焊盘；140-第一布线组合层；141-第一介质层；143-第二介质层；145-第一金属层；147-第二金属层；150-第一焊球；160-第二塑封体；161-第二凹槽；170-第二贴装芯片；171-导电层；173-粘胶层；180-第三贴装芯片；190-第二布线组合层；191-第二焊球；200-载具；210-胶膜层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的扇出型封装结构，针对多芯片的情况，其通常是采用平铺式封装结构，往往需要占据更大尺寸的封装面积，无法完成堆叠结构，不利于产品的小型化此外。
并且，常规封装结构中，通常采用硅片作为芯片承载基底，利用刻蚀开槽的方式完成芯片的容置，然而一方面刻蚀工艺复杂，另一方面在进行蚀刻工艺时，容易产生氧化物对边缘焊盘造成接地电阻不稳定问题。而且硅片基底与塑封体之间材料不一致，热膨胀系数(CTE)不配备，容易存在塑封翘曲问题。
为了解决上述问题，本发明提供了一种扇出型封装结构及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参加图1，本实施例提供了一种扇出型封装结构100，其能够完成扇出型封装的堆叠结构，缩小封装面积，有利于产品的小型化。且无需进行刻蚀工艺，工艺简单，并且能够有效缓解塑封翘曲问题，有效地提升了产品性能。
本实施例提供了一种扇出型封装结构100，包括第一塑封体110、主体芯片120、第一贴装芯片130、第一布线组合层140和第一焊球150，第一塑封体110具有相对的第一表面和第二表面，主体芯片120设置在第一塑封体110内，并外露于第二表面，第一贴装芯片130设置在第一塑封体110内，并外露于第一表面，第一布线组合层140设置在第一表面，第一焊球150设置在第一布线组合层140上，其中，第一塑封体110内还设置有第一导电柱113，第一导电柱113贯通至主体芯片120，并外露于第一表面，第一布线组合层140通过第一导电柱113与主体芯片120电连接，第一表面开设有第一凹槽111，第一贴装芯片130贴装在第一凹槽111内，主体芯片120和第一贴装芯片130间隔设置，第一布线组合层140与第一贴装芯片130电连接。
在本实施例中，在实际制备时，可以首先形成包覆主体芯片120的第一塑封体110，然后在第一塑封体110的第一表面通过激光开槽的方式形成第一凹槽111，然后贴装第一贴装芯片130，最后完成布线植球操作。需要说明的是，本实施例中第一凹槽111的深度与第一贴装芯片130的厚度相适配，使得第一贴装芯片130贴装在第一凹槽111中时，第一贴装芯片130的表面与第一表面相平齐，方便后续直接在第一表面形成第一布线组合层140。
进一步地，本实施例提供的扇出型封装结构100还包括第二塑封体160，主体芯片120外露于第二表面，第二塑封体160设置在第二表面，并覆盖主体芯片120。具体地，可以首先在载具200上贴装主体芯片120，塑封形成第一塑封体110后去除载具200，并在第一塑封体110的第二表面再次塑封形成第二塑封体160，第二塑封体160能够对芯片的外露部分进行有效的包覆和保护作用，并且提升了整体封装结构的强度。
需要说明的是，此处第一塑封体110的第二表面也可以不设置第二塑封体160，从而将主体芯片120的背面外露，利用主体芯片120自身的壳体结构来实现保护。
在本实施例中，第一塑封体110和第二塑封体160采用同种塑封料，例如环氧树脂等，由于第一塑封体110和第二塑封体160采用了同种塑封料，能够有效避免材料的热膨胀系数不匹配导致的塑封翘曲问题。
在本实施例中，主体芯片120靠近第一表面的一侧设置有第一导电焊盘121，第一导电柱113与第一导电焊盘121连接。具体地，主体芯片120采用焊盘朝上安装方式，在完成第一塑封体110或者在完成第一贴装芯片130的贴装后，通过激光开槽工艺在第一表面开设贯通至主体芯片120上的第一导电焊盘121的过孔，然后在过孔内填充导电胶完成第一导电柱113的制备。当然，此处也可以在形成过孔后，在过孔内以第一导电焊盘121为基底完成电镀铜柱操作，从而形成金属柱，并外露于第一表面。
在本实施例中，第一凹槽111采用激光开槽工艺形成，第一贴装芯片130也采用焊盘朝上的安装方式，在贴装第一贴装芯片130之前，可以在第一凹槽111内或者第一贴装芯片130的背面涂覆粘接胶，利用粘接胶将第一贴装芯片130粘接在第一凹槽111内，实现固定。其中，第一贴装芯片130上设置有第二导电焊盘131，在贴装第一贴装芯片130时，将第二导电焊盘131朝上设置，并将第一贴装芯片130的背面贴附在第一凹槽111内。
在本实施例中，第一布线组合层140包括第一介质层141和第二介质层143，第一介质层141设置在第一表面，且第一介质层141中设置有第一金属层145，第一金属层145与第一贴装芯片130和第一导电柱113电连接，第二介质层143设置在第一介质层141上，且第二介质层143中设置有第二金属层147，第二金属层147与第一金属层145电连接，焊球设置在第二金属层147上。具体地，在完成第一导电柱113的制备后，在第一塑封体110的第一表面旋涂一层介质材料，形成第一介质层141，第一介质层141覆盖在第一凹槽111上，并且还可以将第一贴装芯片130和第一凹槽111侧壁之间的间隙填满，以保证第一贴装芯片130的固定效果。在形成第一介质层141后，可以通过曝光显影/激光开槽工艺形成图案化开口，开口槽内电镀铜层以形成第一金属层145，其中开口槽贯通至第一贴装芯片130的焊盘和第一导电柱113，从而使得第一金属层145能够直接与第一导电柱113和第一贴装芯片130的焊盘电性接触。在形成第一金属层145后，再次旋涂一层介质材料，以形成第二介质层143，再次在第二介质层143上利用曝光显影/激光开槽工艺形成图案化开口，并在开口槽内电镀铜层形成第二金属层147，完成布线操作，最后再在第二金属层147上完成植球动作。
值得注意的是，本实施例中第一金属层145同时与第一贴装芯片130的焊盘和第一导电柱113电性接触，通过第一导电柱113实现讯号传递，能够大幅减小传输速率，使得其扇出型产品堆叠性能更加卓越。
在本实施例中，第一介质层141和第二介质层143可以采用同种介质材料，例如氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等，同时第一金属层145和第二金属层147均为铜层，具备良好的电性导通功能。
需要说明的是，为了更好地完成焊球的制作，可以在第二金属层147上再次利用电镀工艺，形成导电凸起结构，其可以作为UBM层，提升焊球的焊接性能。其中UBM层材料可以是钛、钨中的至少一种。
在完成第一布线组合层140的制备后，可以通过钢网印刷方式或植球方式，在第二金属层147/导电凸起上形成焊球，其中焊球材料可以是SnAg、SnAgCu等。最后进行切割工艺，形成最终产品。
结合参见图2至图10，本实施例还提供了一种扇出型封装结构的制备方法，其用于制备如前述的扇出型封装结构100，该方法包括以下步骤：
S1：在载具200上贴装主体芯片120。
参见图2，具体而言，提供一载具200，并且在载具200上贴装胶膜层210后，再次贴装主体芯片120，其中主体芯片120的焊盘朝上放置。其中载具200可以采用玻璃、氧化硅、金属等材料，其中胶膜层210的材质可以采用UV胶层，能够通过照射UV光起到分离作用，方便后续剥离载具200。其中胶膜层210也可以采用粘合胶、环氧树脂(Epoxy)、聚酰亚胺(PI)中的一种。也就是说，胶膜层210可以通过UV(紫外)固化或热固化，用于作为和后续形成的芯片封装结构之间的分离层，方便地将载具200去除。
S2：在载具200上塑封形成包覆主体芯片120的第一塑封体110。
参见图3，具体而言，在贴装完成主体芯片120后，利用塑封工艺，形成第一塑封体110，其中第一塑封体110具有相对的第一表面和第二表面，其中，第二表面贴合在载具200上。
S3：去除载具200。
参见图4，具体地，采用照射UV光的方式，使得胶膜层210脱落，从而剥离载具200，并使得主体芯片120外露于第二表面。
S4：在第二表面塑封形成第二塑封体160。
参见图5，具体地，在去除载具200后，旋转第一塑封体110，针对第一塑封体110的第二表面进行塑封工艺，形成第二塑封体160，利用第二塑封体160保护底部结构，即保护主体芯片120，其中第一塑封体110和第二塑封体160使用的材料一致，可以有效避免材料的热膨胀系数不匹配导致的塑封翘曲问题。
S5：在第一表面开槽形成第一凹槽111。
参见图6，具体地，利用激光开槽工艺，在第一塑封体110的第一表面开槽形成第一凹槽111，其开槽深度可以根据待装的第一贴装芯片130的厚度决定。
S6：在第一凹槽111内贴装第一贴装芯片130。
参见图7，具体地，可以在第一凹槽111内或第一贴装芯片130的背面涂布粘接胶，并利用粘接胶将第一贴装芯片130粘接固定在第一凹槽111中，完成扇出型芯片堆叠。其中第一凹槽111的尺寸可以根据第一贴装芯片130的尺寸设计。
S7：形成贯通至主体芯片120的第一导电柱113。
参见图8，具体地，在完成第一贴装芯片130的贴装后，再次利用激光开槽工艺针对第一塑封体110的第一表面进行开槽，形成贯通至主体芯片120的过孔，该过孔与第一导电焊盘121对应，并使得第一导电焊盘121外露，然后在该过孔内填充导电胶，固化后即形成了第一导电柱113，第一导电柱113外露于第一表面。
当然，此处第一导电柱113也可以采用其他工艺制成，例如在形成过孔后，在过孔内通过电镀铜层的方式形成金属柱，从而形成了第一导电柱113。
S8：在第一表面形成布线组合层。
参见图9，具体地，在完成第一导电柱113的制备后，在第一塑封体110的第一表面旋涂一层介质材料，形成第一介质层141，第一介质层141覆盖在第一凹槽111上，并且还可以将第一贴装芯片130和第一凹槽111侧壁之间的间隙填满，以保证第一贴装芯片130的固定效果。在形成第一介质层141后，可以通过曝光显影/激光开槽工艺形成图案化开口，开口槽内电镀铜层以形成第一金属层145，其中开口槽贯通至第一贴装芯片130的焊盘和第一导电柱113，从而使得第一金属层145能够直接与第一导电柱113和第一贴装芯片130的焊盘电性接触。在形成第一金属层145后，再次旋涂一层介质材料，以形成第二介质层143，再次在第二介质层143上利用曝光显影/激光开槽工艺形成图案化开口，并在开口槽内电镀铜层形成第二金属层147，完成布线操作。
S9：在布线组合层上植球，以形成焊球。
参见图10，具体地，在完成第二金属层147的制备后，再在第二金属层147上完成植球动作。可以通过钢网印刷方式或植球方式，在第二金属层147/导电凸起上形成焊球，其中焊球材料可以是SnAg、SnAgCu等。最后进行切割工艺，形成最终产品。
综上所述，本实施例提供了一种扇出型封装结构100及其制备方法，其将主体芯片120设置在第一塑封体110内，同时在第一塑封体110的第一表面开设第一凹槽111，将第一贴装芯片130贴装在第一凹槽111内，并且在第一塑封体110内设置第一导电柱113，第一导电柱113贯通至主体芯片120，并外露于第一表面，使得主体芯片120能够电性外露，最后在第一塑封体110的第一表面设置第一布线层，并完成植球，从而完成了主体芯片120和第一贴装芯片130的扇出型封装。相较于常规技术，本实施例通过将主体芯片120和第一贴装芯片130堆叠嵌设在第一塑封体110内，第一贴装芯片130在空间上堆叠于主体芯片120上方，从而相较于平铺型的扇出型结构能够大幅减小封装尺寸，缩小封装面积，有利于产品的小型化。同时主体芯片120通过第一导电柱113与第一布线组合层140连接，能够大幅减小传输速率，使得其扇出型产品堆叠性能更加卓越。并且第一塑封体110和第二塑封体160采用同种材料制备，能够有效减缓塑封翘曲现象，保证封装质量。
第二实施例
参见图11，本实施例提供了一种扇出型封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，扇出型封装结构100包括第一塑封体110、主体芯片120、第一贴装芯片130、第一布线组合层140和第一焊球150，第一塑封体110具有相对的第一表面和第二表面，主体芯片120设置在第一塑封体110内，并外露于第二表面，第一贴装芯片130设置在第一塑封体110内，并外露于第一表面，第一布线组合层140设置在第一表面，第一焊球150设置在第一布线组合层140上，其中，第一塑封体110内还设置有第一导电柱113，第一导电柱113贯通至主体芯片120，并外露于第一表面，第一布线组合层140通过第一导电柱113与主体芯片120电连接，第一表面开设有第一凹槽111，第一贴装芯片130贴装在第一凹槽111内，主体芯片120和第一贴装芯片130间隔设置，第一布线组合层140与第一贴装芯片130电连接。
在本实施例中，第一凹槽111内设置有导电层171，导电层171延伸至第一表面，并与第一布线组合层140电连接，第一凹槽111内还设置有第二贴装芯片170，第二贴装芯片170贴设在导电层171上，并与导电层171电连接，第一贴装芯片130相背贴设在第二贴装芯片170上，并在远离第二贴装芯片170的一侧设置有第三导电焊盘。具体地，第二贴装芯片170采用倒装结构，其底部焊盘直接与导电层171电性接触，第一贴装芯片130和第二贴装芯片170相背贴合，并共同设置在第一凹槽111内，能够进一步提升堆叠数量。
需要说明的是，此处第一凹槽111的深度需要与第一贴装芯片130和第二贴装芯片170的厚度之和相适配，并且导电层171由第一凹槽111的底部侧爬至外部，能够实现第二贴装芯片170的电连接。优选地，本实施例中第一贴装芯片130和第二贴装芯片170的尺寸规格一致，方便二者贴合，也便于制备第一凹槽111。
在本实施例中，第一贴装芯片130和第二贴装芯片170之间设置有粘胶层173。具体地，在形成第一凹槽111后，继续在第一凹槽111内形成导电层171，然后将第二贴装芯片170贴装在导电层171上，然后再在第二贴装芯片170或第一贴装芯片130的背面涂覆粘接胶，使得第一贴装芯片130能够通过粘胶层173固定粘附在第二贴装芯片170上。
在本实施例中，导电层171朝向第一凹槽111的两侧延伸，并与第一导电柱113连接。具体地，在形成第一凹槽111后，可以利用溅射或电镀工艺形成导电层171，导电层171可以覆盖在第一导电柱113上，从而实现与第一导电柱113的电连接。
需要说明的是，在后续形成的第一布线组合层140时，第一金属层145能够同时与第一贴装芯片130的焊盘和导电层171电性接触，从而能够将主体芯片120、第一贴装芯片130和第二贴装芯片170电连接为一体。
在本实施例中，在形成第一布线组合层140时，由于提前制备了第一导电柱113，且第一导电柱113裸露于塑封体110，使得在布线时第一导电柱113能够起到布线识别定位的作用，方便精确布线。同时，在形成导电层171和贴装第二贴装芯片170时，第一导电柱113同样能够起到定位识别作用，从而能够准确地划定导电层171的设置范围，并且准确地将第二贴装芯片170贴设在第一凹槽111内，保证了第二贴装芯片170的贴装精确性。
本实施例提供的扇出型封装结构100，其通过设置导电层171，并且将第一贴装芯片130和第二贴装芯片170共同堆叠在第一凹槽111内，相较于第一实施例进一步提升了堆叠数量，使得其集成度更高，且扇出型结构的功能更多，性能更好。并且在相同芯片数量的情况下，产品的封装尺寸更小，更利于产品的小型化。
第三实施例
参见图12，本实施例提供了一种扇出型封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供了一种扇出型封装结构100，包括第一塑封体110、主体芯片120、第一贴装芯片130、第一布线组合层140、第一焊球150和第二塑封体160，第一塑封体110具有相对的第一表面和第二表面，主体芯片120设置在第一塑封体110内，并外露于第二表面，第一贴装芯片130设置在第一塑封体110内，并外露于第一表面，第一布线组合层140设置在第一表面，第一焊球150设置在第一布线组合层140上，其中，第一塑封体110内还设置有第一导电柱113，第一导电柱113贯通至主体芯片120，并外露于第一表面，第一布线组合层140通过第一导电柱113与主体芯片120电连接，第一表面开设有第一凹槽111，第一贴装芯片130贴装在第一凹槽111内，主体芯片120和第一贴装芯片130间隔设置，第一布线组合层140与第一贴装芯片130电连接。主体芯片120外露于第二表面，第二塑封体160设置在第二表面，并覆盖主体芯片120。
在本实施例中，第二塑封体160远离第一塑封体110的一侧表面设置有第二凹槽161，第二凹槽161内设置有第三贴装芯片180，且第二塑封体160远离第一塑封体110的一侧表面还设置有第二布线组合层190，第二布线组合层190与第三贴装芯片180电连接。具体地，第二布线组合层190上还设置有第二焊球191，其中第二布线组合层190的结构与第一布线组合层140的结构一致，在此不再详细介绍。
在本实施例中，第一塑封体110内还设置有第二导电柱115，第二导电柱115的两端分别贯通至第一布线组合层140和第二布线组合层190，第一布线组合层140通过第二导电柱115与第二布线组合层190电连接。具体地，第二导电柱115贯穿第一塑封体110和第二塑封体160，从而将第一布线层和第二布线层电连接为一体。其中，第二导电柱115的材料以及制备方法与第一导电柱113一致，在此不再详细介绍。
需要说明的是，第二凹槽161的深度与第三贴装芯片180的厚度相适配，为了避免第二凹槽161贯通至主体芯片120的表面，可以使得第二塑封体160的厚度较大，并大于第三贴装芯片180的厚度。
本实施例提供的扇出型封装结构100，通过在第二塑封体160上开设第二凹槽161，并贴附第三贴装芯片180的方式，实现了双面凹槽结构，相较于第一实施例进一步提升了堆叠数量，使得其集成度更高，且扇出型结构的功能更多，性能更好。并且在相同芯片数量的情况下，产品的封装尺寸更小，更利于产品的小型化。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种扇出型封装结构，其特征在于，包括：
第一塑封体，所述第一塑封体具有相对的第一表面和第二表面；
设置在所述第一塑封体内的主体芯片；
设置在所述第一塑封体内，并外露于所述第一表面的第一贴装芯片；
设置在所述第一表面的第一布线组合层；
设置在所述第一布线组合层上的第一焊球；
其中，所述第一塑封体内还设置有第一导电柱，所述第一导电柱贯通至所述主体芯片，并外露于所述第一表面，所述第一布线组合层通过所述第一导电柱与所述主体芯片电连接，所述第一表面开设有第一凹槽，所述第一贴装芯片贴装在所述第一凹槽内，所述主体芯片和所述第一贴装芯片间隔设置，所述第一布线组合层与所述第一贴装芯片电连接。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括第二塑封体，所述主体芯片外露于所述第二表面，所述第二塑封体设置在所述第二表面，并覆盖所述主体芯片。
3.根据权利要求2所述的扇出型封装结构，其特征在于，所述主体芯片靠近所述第一表面的一侧设置有第一导电焊盘，所述第一导电柱与所述第一导电焊盘连接。
4.根据权利要求2所述的扇出型封装结构，其特征在于，所述第一凹槽内设置有导电层，所述导电层延伸至所述第一表面，并与所述第一布线组合层电连接，所述第一凹槽内还设置有第二贴装芯片，所述第二贴装芯片贴设在所述导电层上，并与所述导电层电连接，所述第一贴装芯片相背贴设在所述第二贴装芯片上，并在远离所述第二贴装芯片的一侧设置有第三导电焊盘。
5.根据权利要求4所述的扇出型封装结构，其特征在于，所述第一贴装芯片和所述第二贴装芯片之间设置有粘胶层。
6.根据权利要求5所述的扇出型封装结构，其特征在于，所述导电层朝向所述第一凹槽的两侧延伸，并与所述第一导电柱连接。
7.根据权利要求2或4所述的扇出型封装结构，其特征在于，所述第二塑封体远离所述第一塑封体的一侧表面设置有第二凹槽，所述第二凹槽内设置有第三贴装芯片，且所述第二塑封体远离所述第一塑封体的一侧表面还设置有第二布线组合层，所述第二布线组合层与所述第三贴装芯片电连接。
8.根据权利要求7所述的扇出型封装结构，其特征在于，所述第一塑封体内还设置有第二导电柱，所述第二导电柱的两端分别贯通至所述第一布线组合层和所述第二布线组合层，所述第一布线组合层通过所述第二导电柱与所述第二布线组合层电连接。
9.根据权利要求1所述的扇出型封装结构，其特征在于，所述第一布线组合层包括第一介质层和第二介质层，所述第一介质层设置在第一表面，且所述第一介质层中设置有第一金属层，所述第一金属层与所述第一贴装芯片和所述第一导电柱电连接，所述第二介质层设置在所述第一介质层上，且所述第二介质层中设置有第二金属层，所述第二金属层与所述第一金属层电连接，所述焊球设置在所述第二金属层上。
10.一种扇出型封装结构的制备方法，用于制备如权利要求1-9任一项所述的扇出型封装结构，其特征在于，所述方法包括：
在载具上贴装主体芯片；
在所述载具上塑封形成包覆所述主体芯片的第一塑封体，所述第一塑封体具有相对的第一表面和第二表面；
去除所述载具，以使所述主体芯片外露于所述第二表面；
在所述第一表面开槽形成第一凹槽；
在所述第一凹槽内贴装第一贴装芯片；
在所述第一表面形成布线组合层；
在所述布线组合层上植球，以形成焊球；
其中，所述第一塑封体内还设置有第一导电柱，所述第一导电柱贯通至所述主体芯片，并外露于所述第一表面，所述第一布线组合层通过所述第一导电柱与所述主体芯片电连接，所述主体芯片和所述第一贴装芯片间隔设置，所述第一布线组合层与所述第一贴装芯片电连接。
11.根据权利要求10所述的扇出型封装结构的制备方法，其特征在于，在去除所述载具的步骤之后，所述方法还包括：
在所述第二表面塑封形成包覆所述主体芯片的第二塑封体。
CN202111503517.9A 2021-12-10 2021-12-10 扇出型封装结构及其制备方法 Pending CN114256170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111503517.9A CN114256170A (zh) 2021-12-10 2021-12-10 扇出型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111503517.9A CN114256170A (zh) 2021-12-10 2021-12-10 扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114256170A true CN114256170A (zh) 2022-03-29

Family

ID=80794506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111503517.9A Pending CN114256170A (zh) 2021-12-10 2021-12-10 扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114256170A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360171A (zh) * 2022-10-20 2022-11-18 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360171A (zh) * 2022-10-20 2022-11-18 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法
CN115360171B (zh) * 2022-10-20 2023-01-31 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法

Similar Documents

Publication Publication Date Title
TWI690030B (zh) 半導體封裝及其形成方法
US6713859B1 (en) Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6825063B2 (en) Integrated core microelectronic package
US9691739B2 (en) Semiconductor device and method of manufacturing same
US7115483B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US6835598B2 (en) Stacked semiconductor module and method of manufacturing the same
US9129870B2 (en) Package structure having embedded electronic component
TW200529338A (en) Semiconductor device and its manufacturing method
US20240006325A1 (en) Method of fabricating a semiconductor package
US20100190294A1 (en) Methods for controlling wafer and package warpage during assembly of very thin die
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
US20230386990A1 (en) Wiring structure and method for manufacturing the same
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US7955953B2 (en) Method of forming stacked die package
US20060049519A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN114256170A (zh) 扇出型封装结构及其制备方法
CN117038633B (zh) 扇出型封装结构、封装产品和扇出型封装方法
CN114512464B (zh) 扇出型封装结构和扇出型封装结构的制备方法
US20240030174A1 (en) Quad flat no-lead (qfn) package with backside conductive material and direct contact interconnect build-up structure and method for making the same
US11923343B2 (en) Semiconductor package and method of fabricating the same
TWI779917B (zh) 半導體封裝及其製作方法
TW202405954A (zh) 無引線框架之四方扁平無引線封裝與直接接觸互連構建結構及其製造方法
CN117766472A (zh) 电子封装件及其制法
JP2004356133A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination