CN104332455B - 一种基于硅通孔的片上半导体器件结构及其制备方法 - Google Patents
一种基于硅通孔的片上半导体器件结构及其制备方法 Download PDFInfo
- Publication number
- CN104332455B CN104332455B CN201410499849.8A CN201410499849A CN104332455B CN 104332455 B CN104332455 B CN 104332455B CN 201410499849 A CN201410499849 A CN 201410499849A CN 104332455 B CN104332455 B CN 104332455B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal interconnecting
- semiconductor
- semiconductor layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及半导体制造领域,尤其涉及一种基于硅通孔的片上半导体器件结构及其制备方法。本发明通过建立一种充分利用晶圆正面和背面的架构及实施方法,在晶圆的正面和背面均制备半导体层和包含有金属互连线的金属互连层,同时采用硅穿孔技术实现晶圆背面与正面金属互连线的连接,之后利用刻蚀技术形成开口,同时在背面金属互连上表面设置带有凸块的开口,填充金属,使凸块将晶圆正、背面的绝缘层中需要引出的金属互连线引出。通过本方法,在很大程度上节约了晶圆成本,同时又降低了片上系统的制造成本,在此基础之上还实现了片上系统内部子系统的3D架构,互联更加灵活,互连线更短,提高性能。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种基于硅通孔的片上半导体器件结构及其制备方法。
背景技术
随着电子设备及存储器朝着小型化和多功能化发展,对芯片的体积和功能也有了更高的要求,现有技术中已经实现在晶圆绝缘体上形成半导体薄膜,拥有多功能器件的片上系统(System-On-a-Chip,简称SOC)制作在晶圆正面一二维平面内,亦可以用TSV(Through-Silicon-Via,硅通孔,简称TSV)技术在硅上打孔并金属化,实现片上系统与晶圆内部实现电连接。
晶圆可以是绝缘体上硅(Silicon-On-Insulator,简称SOI)、体硅材料、或者其他半导体材料。
但是,由于绝缘体上硅成本昂贵,至少是体硅材料的十倍以上,传统的仅在绝缘体上硅的正面制作半导体器件不失为一种浪费,而且片上系统制造在一个平面上,面积大,而且各个子系统均只能采用一个工艺节点,成本高,且系统内部各子部分的互联不灵活。由此,如何设计一种能同时将半导体器件制作在绝缘体上硅的正面与背面又功能强大的片上系统成为本领域技术人员面临的问题。
发明内容
本发明利用晶圆键合工艺和TSV技术,充分利用SOI晶圆的正面和背面,制作半导体器件,形成3D架构,增强片上系统的功能,及设计的灵活性。一种基于硅通孔的片上半导体器件结构,其特征在于,所述结构包括:
一种基于硅通孔的片上半导体器件结构,其特征在于,所述结构包括:第一金属互连层,设置有若干第一金属互连线;
第一半导体层,位于所述第一金属互连层之上,且该第一半导体层中设置有若干第一半导体器件,所述第一半导体器件与所述第一金属互连线连接;
第二半导体层,位于所述第一半导体层之上,且该第二半导体层中设置有若干第二半导体器件;
第二金属互连层,位于所述第二半导体层之上,设置有若干第二金属互连线,且该第二金属互连线与所述第二半导体器件连接;
绝缘层,位于所述第一半导体层与所述第二半导体层之间,以将所述第一半导体器件与所述第二半导体器件隔离;
TSV互连线,依次贯穿所述第二半导体层、所述绝缘层和所述第一半导体层,以将所述第一金属互连线与所述第二金属互连线连接;
其中,基于绝缘体上的硅制备所述第一半导体层。
上述结构,其中,所述TSV互连线孔的直径小于1um。
上述结构,优选的,在所述TSV互连线与第一半导体层、所述绝缘层及所述第二半导体层之间还设置有扩散阻挡层。
上述结构,优选的,所述第二半导体器件的厚度小于10um。
一种基于硅通孔的片上半导体器件的其制备方法,其特征在于,所述方法包括:
提供一SOI晶圆,且该SOI晶圆包括硅衬底层、SOI硅层和位于所述衬底硅层与所述SOI硅层之间的绝缘层;
于所述SOI硅层中制备若干第一半导体器件,以形成第一半导体层;
制备第一金属互连层覆盖所述第一半导体层的上表面后,键合一临时载片于第一金属互连层上表面;
翻转SOI晶圆并对所述衬底硅层进行减薄工艺后,于减薄的衬底硅层中制备若干第二半导体器件,以形成第二半导体层;
采用TSV工艺,形成依次贯穿所述第二半导体层、所述绝缘层和所述第一半导体层,并延伸至所述第一金属互连层中的TSV互连线通孔;
于所述TSV互连线通孔中填充金属材料,以形成TSV互连线;
于所述第二半导体层之上继续制备第二金属互连层,以通过所述TSV互连线将所述第一金属互连线与所述第二金属互连线连接;
移除所述临时载片。
上述方法,其中,所述方法还包括:
在移除所述临时载片之前,先于所述第二金属互连层上开设数个开口,以暴露部分位于所述第二金属互连层中的第二金属互连线;
继续于所述开口中设置的金属凸块,以形成与所述第二金属互连线连接的焊球。
上述方法,其中,所述在第一半导体层上方键合一块临时载片,优选的,所述临时载片材质为半导体材料。
上述方法,其中,所述在第一半导体层上方键合一块临时载片,所述临时载片材质为玻璃材质。
上述方法,优选的,硅通孔的直径小于1um。
上述方法,其中,所述硅通孔下方第一金属互连层制备有金属互连线。
上述方法,其中,制备所述第二金属互连层,所述第二金属互连层中制备有金属互连线与硅通孔连接。
第二金属互连层第二金属互连层第二金属互连层第一金属互连层第一金属互连层本发明通过建立一种充分利用晶圆正面和背面的架构及实施方法,在晶圆的正面和背面均制备半导体层和包含有金属互连线的绝缘层,同时采用TSV技术实现晶圆背面与正面金属互连线的相连,充分利用SOI晶圆的正反两面,在很大程度上节约了晶圆成本,晶圆正面和背面的半导体器件制造,可以使用不同的工艺节点,同时又降低了片上系统的制造成本,在此基础之上还实现了片上系统内部子系统的3D架构,互联更加灵活,互连线更短,提高性能。该结构大大减小了半导体器件的体积,有利于半导体器件朝着小型化方向发展。
具体附图说明
图1是SOI晶圆结构示意图;
图2是在晶圆SOI硅层制作第一半导体层与第一金属互连层后的SOI晶圆结构示意图;
图3是在SOI晶圆SOI硅层上表面键合一临时载片后的SOI晶圆结构示意图;
图4是翻转后将SOI晶圆衬底硅层减薄后的SOI晶圆结构示意图;
图5是在翻转后的SOI晶圆衬底硅层制作半导体器件后的结构示意图;
图6是打孔并金属化形成TSV互连线后的SOI晶圆结构示意图;
图7是将形成硅通孔后的SOI晶圆背面经过化学机械研磨后衬底硅层制作第二金属互连层后的结构示意图;
图8是完成开口中设置的金属凸块与开口中暴露的金属互连线电性接触后半导体器件结构示意图。
具体实施方式
针对上述存在的问题,本发明披露了一种基于硅通孔的片上半导体器件结构及其制备方法,打破传统的只能在半导体晶圆的一面制作半导体器件,充分利用半导体晶圆衬底,形成3D架构,突破传统片上系统只能制作在一个平面上且面积庞大,而且系统内部子系统互联不灵活的缺陷,使得片上系统的内部子系统实现了3D结构,互连更加灵活,互连线更短,性能提高。
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
参见图1,以一个SOI晶圆为例进行阐释。在常规技术所制备的SOI晶圆中,通常包含一个位于SOI晶圆底部的硅衬底层和位于硅衬底层上方的绝缘层1(例如二氧化硅等),还包含位于绝缘层1上方的SOI硅层,为一个典型的三明治结构。
参见图2,以常规的半导体器件制备方法,在SOI硅层中制备半导体元器件2,典型的例如场效应晶体管或双极晶体管等有源器件,或者是电容、电阻及平面型螺旋电感等无源器件,还如应用于ESD的二极管等。本领域技术人员对在半导体材料中制备元器件已经较为熟知,因此本发明对具体的制备方法或流程不予赘述。
在第一半导体层中制备好元器件之后,还需要再在第一半导体层第一侧面(本发明中,第一半导体层的与第一金属互连层面接触的侧面称为第一半导体层第一侧面,同理,第二半导体层的与第二金属互连层面接触的侧面称为第二半导体层的第一侧面)生长一个第一金属互连层,在制备第一金属互连层的步骤当中还包括制备其中的第一金属互连线3,典型的例如形成单大马士革或双大马士革结构等,金属互连线主要用于耦合互联到位于第一半导体层中半导体元器件各自的电极,以将第一半导体层中半导体元器件各自的电极导出。本领域技术人员对在绝缘材料中制备第一金属互连线已经较为熟知,因此本发明对具体的制备方法或流程不予赘述。
参见图3,提供一个作为虚设载体晶圆(即所谓的dummy wafer)的临时载片4,临时载片4的材质为玻璃、陶瓷、金属、硅材料基板或其他半导体材料,临时载片被键合到SOI晶圆之上,具体位置是将临时载片键合粘附到第一金属互连层的上表面并覆盖第一金属互连层整个上表面,键合临时载片4,作用在于加强晶圆的机械强度,同时支撑晶圆,以对晶圆背面进行处理。
参见图4,将带有临时载片4的SOI晶圆予以翻转,使得临时载片4位于第一金属互连层下表面而衬底硅层位于绝缘层上表面以便对衬底硅层实施研磨减薄,减薄面为翻转后衬底硅层上表面,减薄到预设厚度,临时载片一个很重要的作用在于强化SOI晶圆的机械强度,因为原本很厚的第二半导体层可以抑制SOI晶圆的负面曲翘或易碎性,但衬底硅层被研磨到几十微米级别时,SOI晶圆更容易碎裂,这于搬运或者在设备中参与制备工艺的晶圆来说,是极为不利的,而引入的载片可消弭该等负面影响。衬底层层达到预期的厚度之后,继续保留载片,在衬底硅层中制备若干半导体器件,以形成第二半导体层,如图5所示。
参见图6,利用常规的刻蚀技术,可以利用掩膜,在第二半导体层的上表面开始实施向下刻蚀,直至形成从第二半导体层正面向下贯穿第一半导体层、绝缘层1及第二半导体层且延伸到第一金属互连层中并与第一金属互连层中部分金属互连线相连在垂直方向上对准的TSV互连线通孔6,制备完成TSV互连线通孔6之后,还需要执行一个沉积金属材料或导电材料的步骤,以便金属材料或者等同的导电材料可以填充在TSV互连线通孔之中,注意,在制备完成硅通孔后,且在填充金属材料或导电材料之前,优选的,先填充一种金属扩散阻挡层于硅通孔的两侧壁,以阻挡之后填充的金属材料扩散,其后再刻蚀掉填充在硅通孔之外的其他多余的金属材料或导电材料。如果第一半导体层的背面与第二半导体层的背面中间还设有一个绝缘层1,则TSV互连线通孔6自然也贯穿绝缘层。注意通孔需要对准第一金属互连层中的一部分第一金属互连线3,以便通孔中填充的金属或导电材料可以与这一部分金属互连线3电性接触,从而将第一金属互连层中的有必要电性导出到第二半导体层减薄面一侧的金属互连线引出。
参见图7,再在第二半导体层第一侧面制备一第二金属互连层,在制备第二金属互连层的步骤当中还包括制备其中的第二金属互连线7,金属互连线主要用于耦合互联到位于第二半导体层中半导体元器件5各自的电极,以将第二半导体层中半导体元器件5各自的电极导出。同时,第二金属互连层中至少有一部分金属互连线9还需要设置与硅通孔填充的金属材料电性接触,以便将第一半导体层中的元器件2的电极可电性耦合到第二金属互连层中的一部分金属互连线9上。
参见图8,以图中未示意出的掩膜,刻蚀第二金属互连层,除了干法刻蚀之外,激光刻蚀亦适用。在第二金属互连层的顶部形成数个开口,每个开口应当对准一些预设第二金属互连线7的局部区域,因为预设金属互连线的局部区域暴露出来,其后再实施安置金属凸块(典型的例如焊锡球或者金属bumping等),而第二金属互连层会排斥疏远金属凸块,但第二金属互连线7对金属凸块有较好的吸附力,因此每个开口处都会植上一个金属凸块。从整体上来看,第一、第二半导体层中的半导体器件的电极端子都可以电性导出到第二金属互连层中的金属互连线,则我们可以认为金属凸块可作为第一、第二半导体层中的半导体器件的外设I/O端子,直接与PCB电路板上相应的焊盘焊接对接。
综上所述,本发明首先在SOI晶圆的正面制作一包含有半导体器件的第一半导体层,然后在制备好的第一半导体层的上表面制备一包含有金属互连线的第一金属互连层,为了为在SOI晶圆背面制备同样的架构且使SOI晶圆的机械强度不减,在第一金属互连层上表面键合一临时载片,之后翻转有临时载片的SOI晶圆,使临时载片朝下,而SOI晶圆的背表面朝上;然后在SOI晶圆的背表面进行减薄工艺,之后在减薄后的第二半导体层中制备半导体器件,在第二半导体层上表面加一层研磨刻蚀形成贯穿第一、第二半导体层并与第一金属互连层中金属互连线连接的硅通孔,进行金属填充,然后在第二半导体层上表面制备包含有金属互连线的第二金属互连层,通过刻蚀形成开口,并且开口中设置的凸块与第二金属互连层中金属互连线实现电连接,移除临时载片,完成本实施例。值得注意的是,可以重复设置开口凸块之前的步骤,将临时载片的键合改为永久键合,本技术可以实现多片晶圆的堆叠。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,在此不做赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种基于硅通孔的片上半导体器件结构,其特征在于,所述结构包括:
第一金属互连层,设置有若干第一金属互连线;
第一半导体层,位于所述第一金属互连层之上,且该第一半导体层中设置有若干第一半导体器件,所述第一半导体器件与所述第一金属互连线连接;
第二半导体层,位于所述第一半导体层之上,且该第二半导体层中设置有若干第二半导体器件;
第二金属互连层,位于所述第二半导体层之上,设置有若干第二金属互连线,且该第二金属互连线与所述第二半导体器件连接;
绝缘层,位于所述第一半导体层与所述第二半导体层之间,以将所述第一半导体器件与所述第二半导体器件隔离;
TSV互连线,依次贯穿所述第二半导体层、所述绝缘层和所述第一半导体层,以将所述第一金属互连线与所述第二金属互连线连接;
其中,基于绝缘体上的硅制备所述第一半导体层。
2.如权利要求1所述的结构,其特征在于,TSV互连线孔的直径小于1um。
3.如权利要求1所述的结构,其特征在于,在所述TSV互连线与第一半导体层、所述绝缘层及所述第二半导体层之间还设置有扩散阻挡层。
4.如权利要求1所述结构,其特征在于,所述第二半导体器件的厚度小于10um。
5.一种基于硅通孔的片上半导体器件的制备方法,其特征在于,所述方法包括:
提供一SOI晶圆,且该SOI晶圆包括硅衬底层、SOI硅层和位于所述硅衬底层与所述SOI硅层之间的绝缘层;
于所述SOI硅层中制备若干第一半导体器件,以形成第一半导体层;
制备第一金属互连层覆盖所述第一半导体层的上表面后,键合一临时载片于第一金属互连层上表面;
翻转SOI晶圆并对所述硅衬底层进行减薄工艺后,于减薄的硅衬底层中制备若干第二半导体器件,以形成第二半导体层;
采用TSV工艺,形成依次贯穿所述第二半导体层、所述绝缘层和所述第一半导体层,并延伸至所述第一金属互连层中的TSV互连线通孔;于所述TSV互连线通孔中填充金属材料,以形成TSV互连线;
于所述第二半导体层之上继续制备第二金属互连层,以通过所述TSV互连线将所述第一金属互连层与所述第二金属互连层连接;
移除所述临时载片。
6.如权利要求5所述的方法,其特征在于,所述方法还包括:
在移除所述临时载片之前,先于所述第二金属互连层上开设数个开口,以暴露部分位于所述第二金属互连层中的第二金属互连线;
继续于所述开口中设置金属凸块,以形成与所述第二金属互连线连接的焊球。
7.如权利要求5所述的方法,其特征在于,所述在第一金属互连层上表面键合一块临时载片,所述临时载片材质为半导体材料。
8.如权利要求5所述的方法,其特征在于,所述在第一金属互连层上表面键合一块临时载片,所述临时载片材质为玻璃材质。
9.如权利要求5所述的方法,其特征在于,所述TSV互连线通孔的直径小于1μm。
10.如权利要求5所述方法,其特征在于,所述TSV互连线通孔下方第一金属互连层制备有金属互连线。
11.如权利要求5所述方法,其特征在于,制备所述第二金属互连层,所述第二金属互连层中制备有金属互连线与TSV互连线通孔连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410499849.8A CN104332455B (zh) | 2014-09-25 | 2014-09-25 | 一种基于硅通孔的片上半导体器件结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410499849.8A CN104332455B (zh) | 2014-09-25 | 2014-09-25 | 一种基于硅通孔的片上半导体器件结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104332455A CN104332455A (zh) | 2015-02-04 |
CN104332455B true CN104332455B (zh) | 2017-03-08 |
Family
ID=52407156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410499849.8A Active CN104332455B (zh) | 2014-09-25 | 2014-09-25 | 一种基于硅通孔的片上半导体器件结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104332455B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10075132B2 (en) * | 2015-03-24 | 2018-09-11 | Nxp Usa, Inc. | RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof |
CN104733437B (zh) * | 2015-03-31 | 2019-02-19 | 武汉新芯集成电路制造有限公司 | 晶圆三维集成的方法 |
CN105097769B (zh) * | 2015-06-12 | 2018-03-02 | 武汉新芯集成电路制造有限公司 | 一种三维集成电路的器件及其制备方法 |
CN106206395A (zh) * | 2016-08-01 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 改善igbt背面应力的方法 |
CN111682108A (zh) * | 2020-02-29 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种三维的电感制作方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612083A (en) * | 1984-07-20 | 1986-09-16 | Nec Corporation | Process of fabricating three-dimensional semiconductor device |
CN101044618A (zh) * | 2004-11-16 | 2007-09-26 | 国际商业机器公司 | 制造具有通孔连接的双面soi晶片级封装的装置和方法 |
TW200802690A (en) * | 2006-06-27 | 2008-01-01 | Taiwan Semiconductor Mfg | Three dimensional integrated circuit and method of making the same |
CN101110431A (zh) * | 2006-07-18 | 2008-01-23 | 国际商业机器公司 | 具有高q晶片背面电感器的半导体集成电路器件及其制造方法 |
CN101207113A (zh) * | 2006-12-19 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
US7847386B1 (en) * | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
CN102263099A (zh) * | 2010-05-24 | 2011-11-30 | 中国科学院微电子研究所 | 3d集成电路及其制造方法 |
CN101887887B (zh) * | 2009-05-14 | 2012-07-25 | 国际商业机器公司 | 使用被接合的金属平面的3维集成结构和方法 |
CN103199080A (zh) * | 2012-01-05 | 2013-07-10 | 国际商业机器公司 | 用于互连结构的层间电介质堆叠及其形成方法 |
CN103348473A (zh) * | 2010-12-24 | 2013-10-09 | Io半导体股份有限公司 | 用于半导体装置的富陷阱层 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5426417B2 (ja) * | 2010-02-03 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2014
- 2014-09-25 CN CN201410499849.8A patent/CN104332455B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612083A (en) * | 1984-07-20 | 1986-09-16 | Nec Corporation | Process of fabricating three-dimensional semiconductor device |
CN101044618A (zh) * | 2004-11-16 | 2007-09-26 | 国际商业机器公司 | 制造具有通孔连接的双面soi晶片级封装的装置和方法 |
TW200802690A (en) * | 2006-06-27 | 2008-01-01 | Taiwan Semiconductor Mfg | Three dimensional integrated circuit and method of making the same |
CN101110431A (zh) * | 2006-07-18 | 2008-01-23 | 国际商业机器公司 | 具有高q晶片背面电感器的半导体集成电路器件及其制造方法 |
CN101207113A (zh) * | 2006-12-19 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
US7847386B1 (en) * | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
CN101887887B (zh) * | 2009-05-14 | 2012-07-25 | 国际商业机器公司 | 使用被接合的金属平面的3维集成结构和方法 |
CN102263099A (zh) * | 2010-05-24 | 2011-11-30 | 中国科学院微电子研究所 | 3d集成电路及其制造方法 |
CN103348473A (zh) * | 2010-12-24 | 2013-10-09 | Io半导体股份有限公司 | 用于半导体装置的富陷阱层 |
CN103199080A (zh) * | 2012-01-05 | 2013-07-10 | 国际商业机器公司 | 用于互连结构的层间电介质堆叠及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104332455A (zh) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104332455B (zh) | 一种基于硅通孔的片上半导体器件结构及其制备方法 | |
US8629553B2 (en) | 3D integrated circuit device fabrication with precisely controllable substrate removal | |
CN103681613B (zh) | 具有离散块的半导体器件 | |
US8664081B2 (en) | Method for fabricating 3D integrated circuit device using interface wafer as permanent carrier | |
TWI351727B (en) | Device and method for fabricating double-sided soi | |
Kawano et al. | Three-dimensional packaging technology for stacked DRAM with 3-Gb/s data transfer | |
CN104867892B (zh) | 硅-玻璃混合插入层电路 | |
CN109309061A (zh) | 半导体封装 | |
US20120299200A1 (en) | 3d integrated circuit device having lower-cost active circuitry layers stacked before higher-cost active circuitry layer | |
US10930619B2 (en) | Multi-wafer bonding structure and bonding method | |
US20130154112A1 (en) | Method for Forming Isolation Trenches in Micro-Bump Interconnect Structures and Devices Obtained Thereof | |
TW201603148A (zh) | 具有較高密度之積體電路封裝結構以及方法 | |
TW201225762A (en) | Package substrate having an embedded via hole medium layer and method of forming same | |
CN208722864U (zh) | 多层芯片基板及多功能芯片晶圆 | |
CN107316840A (zh) | 混合接合半导体晶片的3dic结构与方法 | |
CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
CN104766806B (zh) | 晶圆三维集成的方法 | |
US8680689B1 (en) | Coplanar waveguide for stacked multi-chip systems | |
CN103515302B (zh) | 半导体元件与制作方法 | |
CN104009014B (zh) | 集成无源器件晶圆级封装三维堆叠结构及制作方法 | |
CN104143544B (zh) | 一种晶圆硅通孔结构及其制备方法 | |
JP2011228484A (ja) | 半導体装置及びその製造方法 | |
TWI497677B (zh) | 具有側邊矽貫通電極之半導體結構與其形成方法 | |
CN104766828B (zh) | 晶圆三维集成的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |