CN111430325A - 一种晶圆双面合金凸块的工艺结构 - Google Patents

一种晶圆双面合金凸块的工艺结构 Download PDF

Info

Publication number
CN111430325A
CN111430325A CN202010356512.7A CN202010356512A CN111430325A CN 111430325 A CN111430325 A CN 111430325A CN 202010356512 A CN202010356512 A CN 202010356512A CN 111430325 A CN111430325 A CN 111430325A
Authority
CN
China
Prior art keywords
wafer
double
carrier plate
glass carrier
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010356512.7A
Other languages
English (en)
Inventor
严立巍
李景贤
陈政勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Tongxincheng Integrated Circuit Co ltd
Original Assignee
Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Tongxincheng Integrated Circuit Co ltd filed Critical Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority to CN202010356512.7A priority Critical patent/CN111430325A/zh
Publication of CN111430325A publication Critical patent/CN111430325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种晶圆双面合金凸块的工艺结构，属于晶圆加工领域。一种晶圆双面合金凸块的工艺结构，包括：晶圆、玻璃载板与设置于所述晶圆与玻璃载板之间的键合层；所述晶圆与玻璃载板通过所述键合层键合在一起，所述晶圆上形成若干通孔，且所述通孔内填充有金属；所述玻璃载板上开设有若干窗口，所述窗口的位置与所述通孔相对应；所述晶圆远离所述玻璃载板的一端形成晶圆背面重布线层，所述晶圆与所述玻璃载板键合的端面形成晶圆正面重布线层。与现有技术相比，本申请的晶圆双面合金凸块的工艺结构能够同时进行双面合金凸块工艺，提高了生产效率，并且不需要凸块的包覆与去除工序，降低不良率。

Description

一种晶圆双面合金凸块的工艺结构
技术领域
本发明涉及晶圆加工领域，具体涉及一种晶圆双面合金凸块的工艺结构。
背景技术
集成电路技术在过去的几十年里一直遵循摩尔定律不断发展，即单位集成电路面积上可容纳的晶体管数目大约每隔18个月可以增加一倍。然而，当晶体管尺寸减小到纳米级后，想再通过减小晶体管尺寸来提升集成电路的性能己经变得非常困难，而随着人类生活品质的提高，随身携带多样性的发展，最终产品需依轻、薄、小、快的规格发展，近年来，在封装技术上，已从传统的引线连接晶粒再连接印刷电路板的方式，发展到2.5D，及三维(3D)的封装技术。“穿透硅通道(Through-Silicon Vias)”技术的成熟化，使得可以上下转直多层堆叠，凸块技术解决了上下层堆叠中互连需求。与传统的引线键合互联相比，硅通孔技术加上凸块技术连接，有导电好及功耗低的优点。
在生产过程中，一般采取硅通道(Through-Silicon Vias)”技术，采用铜为通孔及重佈线的材料，完成晶圆正面凸块电镀工序后，实行包覆凸块工艺，再用玻璃载板键合，使得键合后可以薄化晶圆(20～200um)，依序完成另外一面的重佈线工艺后，再实行晶圆另外一面凸块的电镀工序，解键合，去除凸块的包覆，再后续工序。
为了薄化各层晶圆厚度,以达到最终多层堆叠的厚度极小化及导电好及功耗低的优点，需键合玻璃载板，实行晶圆薄化工序，键合玻璃载板之前，需先完成正面的前段工艺及凸块电镀工序，实行包覆正面凸块工序，完成薄化后，再实行完成背面的凸块电镀工序。解键合，还需去除凸块的包覆，再进行后续工序。
另外，由于在现有的工艺中需要多次翻转晶圆分别对晶圆两面做工艺，晶圆厚度太薄易导致翻转过程中晶圆易碎，从而保证不了薄晶圆的成品率。因此，现有技术为提高成品率，进行对应的保留晶圆厚度，使得TSV的孔洞会过大，同时重布线的密集度较低、层数较多。
发明内容
针对现有技术的不足，本发明提出了一种晶圆双面合金凸块的工艺结构，解决现有的晶圆工艺结构无法同时进行双面合金凸块的技术问题。
本发明的目的可以通过以下技术方案实现：
一种晶圆双面合金凸块的工艺结构，包括：晶圆、玻璃载板与设置于所述晶圆与玻璃载板之间的键合层；
所述晶圆与玻璃载板通过所述键合层键合在一起，
所述晶圆上形成若干通孔，且所述通孔内填充有金属；
所述玻璃载板上开设有若干窗口，所述窗口的位置与所述通孔相对应；
所述晶圆远离所述玻璃载板的一端形成晶圆背面重布线层，所述晶圆与所述玻璃载板键合的端面形成晶圆正面重布线层。
进一步地，所述晶圆背面重布线层与晶圆正面重布线层外布置有凸点金属层。
进一步地，所述金属层上涂布有光阻。
进一步地，对所述晶圆进行双面电镀，在所述光阻的间隙中镀电镀金属层。
进一步地，完成所述双面电镀后，去除所述光阻层，再去除所述凸点金属层，并通过镭射或热分解使所述晶圆与玻璃载板解键合。
进一步地，所述通孔内的填充金属为铜。
进一步地，所述金属层为铅锡合金或银锡合金。
本发明的有益效果：
通过本发明的工艺结构，不但可以对晶圆的非键合端面进行电镀、重布线等工艺，还可以通过玻璃载板开设的窗口，对晶圆与玻璃载板键合的一端面进行电镀与布线。也就是说，可以在一次键合的工序后，可以同时对晶圆的双面进行加工，在双面形成合金凸块，显著提高了合金凸块工艺的效率。并且不需要凸块的包覆与去除工序，简化了合金凸块工艺，并且降低了不良率。
附图说明
下面结合附图对本发明作进一步的说明。
图1为本申请的晶圆双面合金凸块的工艺结构的剖视图；
图2中A处的局部放大示意图；
图3为本申请的晶圆双面合金凸块的工艺结构去除光阻后的剖视图；
图4中B处的局部放大示意图。
图中标号对应的部件如下：
1、晶圆；2、通孔；3、晶圆背面重布线层；4、光阻；5、凸点金属层；6、电镀金属层；7、键合层；8、玻璃载板；9、晶圆正面重布线层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1与图2所示，在进行合金凸块工艺之前，应当在晶圆1的一端面加工出沉孔，并在沉孔内填充金属，填充金属可以是铜。然后，对晶圆1的一端面进行黄光工艺，形成晶圆背面重布线层3，再通过键合层7将晶圆1与玻璃载板8键合在一起。
键合完成后，对晶圆1的另一端面进行减薄，使得沉孔底部露出，形成通孔2。此时，对晶圆1的另一端面进行黄光工艺，并形成晶圆正面重布线层9。在玻璃载板8上开设窗口，窗口位置与通孔2位置相对应。再对晶圆1的两面进行UBM，在晶圆背面重布线层3与晶圆正面重布线层9上形成凸点金属层5。
通过此种工艺结构，不但可以对晶圆1的非键合端面进行电镀、重布线等工艺，还可以通过玻璃载板8开设的窗口，对晶圆1与玻璃载板8键合的一端面进行电镀与布线。也就是说，可以在一次键合的工序后，可以同时对晶圆1 的双面进行加工，在双面形成合金凸块，显著提高了合金凸块工艺的效率。
另外，由于使用本申请的工艺结构，不需要再解键合就能够加工另一端面。因此，使用本申请的工艺结构，可以对更薄的晶圆1进行合金凸块工艺。用于晶圆1厚度降低，进而通孔2的孔径更小，进而使得重布线层数更少。
更具体地，在形成凸点金属层5后，对晶圆1的两面进行黄光工艺，在晶圆1两端面的凸点金属层5上形成光阻4。再采用铅锡合金或银锡合金对晶圆1 的双面进行电镀，在晶圆1两端面的光阻4上形成电镀金属层6。
如图3与图4所示，最后，再去除光阻4与凸点金属层5，并通过镭射或热分解使所述晶圆1与玻璃载板8解键合，最终在晶圆1的双面形成合金凸块。
另外，采用本发明的双面合金凸块的工艺结构，不需要凸块的包覆与去除工序，简化了合金凸块工艺，并且降低了不良率。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (7)

1.一种晶圆双面合金凸块的工艺结构，其特征在于，包括：晶圆、玻璃载板与设置于所述晶圆与玻璃载板之间的键合层；
所述晶圆与玻璃载板通过所述键合层键合在一起，
所述晶圆上形成若干通孔，且所述通孔内填充有金属；
所述玻璃载板上开设有若干窗口，所述窗口的位置与所述通孔相对应；
所述晶圆远离所述玻璃载板的一端形成晶圆背面重布线层，所述晶圆与所述玻璃载板键合的端面形成晶圆正面重布线层。
2.根据权利要求1所述的晶圆双面合金凸块的工艺结构，其特征在于，所述晶圆背面重布线层与晶圆正面重布线层外布置有凸点金属层。
3.根据权利要求2所述的晶圆双面合金凸块的工艺结构，其特征在于，所述金属层上涂布有光阻。
4.根据权利要求3所述的晶圆双面合金凸块的工艺结构，其特征在于，对所述晶圆进行双面电镀，在所述光阻的间隙中镀电镀金属层。
5.根据权利要求4所述的晶圆双面合金凸块的工艺结构，其特征在于，完成所述双面电镀后，去除所述光阻层，再去除所述凸点金属层，并通过镭射或热分解使所述晶圆与玻璃载板解键合。
6.根据权利要求1所述的晶圆双面合金凸块的工艺结构，其特征在于，所述通孔内的填充金属为铜。
7.根据权利要求3所述的晶圆双面合金凸块的工艺结构，其特征在于，所述金属层为铅锡合金或银锡合金。
CN202010356512.7A 2020-04-29 2020-04-29 一种晶圆双面合金凸块的工艺结构 Pending CN111430325A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010356512.7A CN111430325A (zh) 2020-04-29 2020-04-29 一种晶圆双面合金凸块的工艺结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010356512.7A CN111430325A (zh) 2020-04-29 2020-04-29 一种晶圆双面合金凸块的工艺结构

Publications (1)

Publication Number Publication Date
CN111430325A true CN111430325A (zh) 2020-07-17

Family

ID=71554912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010356512.7A Pending CN111430325A (zh) 2020-04-29 2020-04-29 一种晶圆双面合金凸块的工艺结构

Country Status (1)

Country Link
CN (1) CN111430325A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863596A (zh) * 2020-07-21 2020-10-30 绍兴同芯成集成电路有限公司 一种晶圆的铜柱与厚膜镀铜结构的制造工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004982A1 (en) * 1998-09-18 2002-01-17 Takayuki Haze Method for producing a doublesided wiring board
US20060270093A1 (en) * 2003-04-24 2006-11-30 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
US20190333880A1 (en) * 2017-10-25 2019-10-31 Sj Semiconductor(Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004982A1 (en) * 1998-09-18 2002-01-17 Takayuki Haze Method for producing a doublesided wiring board
US20060270093A1 (en) * 2003-04-24 2006-11-30 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
US20190333880A1 (en) * 2017-10-25 2019-10-31 Sj Semiconductor(Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863596A (zh) * 2020-07-21 2020-10-30 绍兴同芯成集成电路有限公司 一种晶圆的铜柱与厚膜镀铜结构的制造工艺
CN111863596B (zh) * 2020-07-21 2023-05-26 绍兴同芯成集成电路有限公司 一种晶圆的铜柱与厚膜镀铜结构的制造工艺

Similar Documents

Publication Publication Date Title
TWI670777B (zh) 多堆疊疊層封裝結構及其製造方法
US9373575B2 (en) TSV structures and methods for forming the same
US9748216B2 (en) Apparatus and method for a component package
US8759949B2 (en) Wafer backside structures having copper pillars
US9397080B2 (en) Package on package devices and methods of packaging semiconductor dies
US7956442B2 (en) Backside connection to TSVs having redistribution lines
US6864165B1 (en) Method of fabricating integrated electronic chip with an interconnect device
TWI470751B (zh) 組裝後平坦化之微電子元件
TW201906029A (zh) 半導體封裝及其製造方法
TWI467668B (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
US11211261B2 (en) Package structures and methods for forming the same
WO2012061304A1 (en) Ultra-thin interposer assemblies with through vias
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
KR20210038293A (ko) 반도체 패키지 및 제조 방법
CN111430325A (zh) 一种晶圆双面合金凸块的工艺结构
CN111524820B (zh) 晶圆双面铅锡合金凸块形成工艺
CN111524819A (zh) 一种2.5d、3d封装中的玻璃载板开窗工艺及双面金属化工艺
CN205984981U (zh) 双向集成埋入式芯片重布线基板结构
US20220020709A1 (en) Interlocked redistribution layer interface for flip-chip integrated circuits
JP2013118264A (ja) 半導体装置及びその製造方法
CN113178395B (zh) 多层堆叠模组层间互联工艺
CN112687618A (zh) 一种晶圆的封装方法及晶圆封装组件
CN116504740A (zh) 用于大型集成电路或大型先进集成电路的高良率及超细间距大型封装
TW202418524A (zh) 用於大型積體電路或大型先進積體電路的高良率及超細間距大型封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200717

RJ01 Rejection of invention patent application after publication