DE102007027434A1 - Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske - Google Patents

Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske Download PDF

Info

Publication number
DE102007027434A1
DE102007027434A1 DE102007027434A DE102007027434A DE102007027434A1 DE 102007027434 A1 DE102007027434 A1 DE 102007027434A1 DE 102007027434 A DE102007027434 A DE 102007027434A DE 102007027434 A DE102007027434 A DE 102007027434A DE 102007027434 A1 DE102007027434 A1 DE 102007027434A1
Authority
DE
Germany
Prior art keywords
structures
coating
coating mask
generated
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007027434A
Other languages
English (en)
Inventor
Roy Dr. Knechtel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102007027434A priority Critical patent/DE102007027434A1/de
Priority to PCT/EP2008/057578 priority patent/WO2008152150A1/de
Priority to US12/664,582 priority patent/US20100282165A1/en
Publication of DE102007027434A1 publication Critical patent/DE102007027434A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Micromachines (AREA)

Abstract

Die Erfindung beschreibt eine Verfahrensweise zur Herstellung von Justagestrukturen auf einer Beschichtungsmaske und korrespondierend auf einem Mikrosystemtechnikwafer, die zur strukturierten Schichtabscheidung übereinander gebracht werden, so dass sich die Maske und der Wafer sehr genau zueinander ausrichten und durch Löcher in der Beschichtungsmaske hinduch sehr exakt definierte Bereiche auf dem Mikrosystemtechnikwafer durch Sputtern, CVD oder Verdampfungsprozesse beschichtet werden können.

Description

  • In den Waferprozessen der Mikrosystemtechnik ist es sehr häufig notwendig, dass im Verlauf oder am Ende der Fertigung komplexer mikroelektromechanischer Strukturen, die Halbleiterscheiben (Wafer), bzw. Chipstrukturen teilweise, d. h. strukturiert, mit Schichten versehen werden müssen. Dabei ist die klassische Mehrschichttechnologie, die auf dem ganzflächigen Abscheiden der Schicht und ihrer anschließenden fotochemischen Strukturierung beruht, nicht einsetzbar, da entweder bestimmte Teilbereiche der Wafer/Chips gar nicht erst beschichtet werden dürfen (z. B. können diese Schichten mikromechanische Strukturen unbrauchbar machen) und/oder eine fotochemische Strukturierung nicht möglich ist (Oberflächenprofil, nicht ätzbare Schichten) oder der Aufwand zu groß wird.
  • Lange bekannt sind Durchdampfmasken, welche Öffnungen für das abzuscheidende Material besitzen. Solche Masken, z. B. aus Metall sind insofern problematisch als bei sehr profilierten Oberflächen es zu Fehllagen kommt und die abzuscheidenden Strukturen dadurch nicht scharf begrenzt sind, wodurch Nachteile bezüglich der Qualität, der Ausbeute und der Packungsdichte entstehen. In gleicher Weise negativ wirkt sich die schlechte Justierbarkeit solcher Hartmasken bei Mikrostrukturen aus.
  • Ziel der Erfindung ist es, die Genauigkeit der Abscheidung strukturierter Schichten auf prozessierten Mikrosystemtechnikwafern zu verbessern.
  • Die Aufgabe der Erfindung besteht in der Schaffung spezieller Justagestrukturen auf der Beschichtungsmaske und auf dem Mikrosystemtechnikwafer, die im Zusammenwirken eine genaue und stabile Lage der Beschichtungsmaske während des Beschichtungsprozesses bewirken.
  • Gelost wird diese Aufgabe durch die in den Ansprüchen 1 angegebenen Merkmale.
  • Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Die Erfindung wird nun anhand von Ausführungsbeispielen unter Zuhilfenahme der schematischen Zeichnung näher erläutert.
  • Es bedeuten
  • 1 eine erfindungsgemäße Justagestruktur, die durch eine KOH-Ätzung jeweils einer 100-Siliziumscheibe erzeugt wurde, bestehend aus der Justagestruktur auf dem Mikrosystemtechnikwafer (1a: Draufsicht und 1b: Schnittdarstellung) und der dazu passenden Justagestruktur auf der Beschichtungsmaske (1c: Draufsicht und 1d: Schnittdarstellung),
  • 2 einen Ausschnitt der zusammengefügten Justagekomponenten aus 1,
  • 3 ein weiteres Beispiel von Justagestrukturen, die durch plasmachemisches Ätzen herzustellen sind (1a: Schnittdarstellung eines Justageloches, 1b: Schnittdarstellung euiens Justagestempels und 1c: Justagekomponenten zusammengefügt.
  • Die in 1 gezeigten Justagestrukturen beziehen sich auf eine 100-Siliziumscheibe, sowohl als Mikrosystemtechnikwafer als auch als Beschichtungsmaske. Um eine hohe Genauigkeit der Positionierung der Beschichtungsmaske und der Strukturabbildung (Durchdampflöcher) im Mikrometerbereich zu erreichen, müssen zur Herstellung Verfahren der Mikrosystemtechnik zum Einsatz kommen. Grundsätzlich müssen für die beschichtungsmaske zwingend unstrukturierte Wafer aus Silizium oder Glas als Ausgangsrohling zum Einsatz kommen, da nur diese mit den erwähnten Verfahren bearbeitbar sind und hinsichtlich Dicke, Dickentoleranz, Ebenheit und Oberflächengüte beste Voraussetzungen mitbringen. Zudem lassen sie sich in Ihrer Größe an die Prozessanwendung (derselbe Durchmesser wie der Systemwafer der beschichtet werden soll) anpassen. Prinzipiell sind alle Verfahren geeignet, mit denen sich sehr genau die durchgehenden Löcher und die mechanischen Justagestrukturen erzeugen lassen, wobei jedoch die korrespondierenden mechanischen Justagestrukturen des System- und des Beschichtungsmaskenwafers mit der gleichen Technologie hergestellt werden müssen, um eine genaue Ausrichtung zu erreichen. Die Durchdampflöcher hingegen können ggf. auch in mit einer anderen Technologie erzeugt werden. Von den Justagestrukturen müssen mindestens zwei auf jeder der Waferoberflächen vorhanden sein (Justeage in X- und Y-Richtung sowie Winkel) Mehr als zwei Strukturen erhöhen die Ausrichtbarkeit und Genauigkeit und verhindern ein mögliches Verrutschen nach dem Ausrichten.
  • In dem Beispiel gemäß 1 ist die gleiche exakte Ausrichtung der azimutalen Kristallorientierung der Kristallwafer Voraussetzung, die jeweils durch die an jedem Wafer angebrachte kristallographisch orientierte Anlegekante bewerkstelligt wird. Es versteht sich, dass aufeinander in Geometrie und Lage exakt angepasste Ätzmasken bei der Herstellung der Justagestrukturen angewendet werden. Zum Ätzen werden Hartmasken aus einer Oxid-Nitrid-Doppelschicht verwendet (Oxid auf dem Silizium, Nitrid als oberste Schicht) die fotochemisch strukturiert ist. Das Ätzen erfolgt zeitkontrolliert, somit lassen sich Lochtiefe und Stempelhöhe genau aufeinander anpassen. Die Ätzrate wird als genau bekannt vorausgesetzt. Mehrfachätzungen sind möglich. Durch die KOH-Ätzung von einkristallinem Silizium bilden sich kristallographisch bedingte Flächen aus. Die schrägen Flächen der Löcher und die schrägen Flächen der hervorstehenden Teile der Justagestrukturen haben so die gleichen Flankenwinkel von 54,74°. Die Flankenwinkel der äußere Ecken werden beim Ätzen mit Kompensationsstrukturen geschützt. Da sich an den Ecken schneller ätzende Kristallebenen befinden, müssen an diese in der Ätzmaske winkel- oder federartige Strukturen angebracht werden, die beim Ätzen unterätzt werden, aber dennoch die Ätzung der Ecke so stark verlangsamen, dass sich am Ende rechtwinklige oder nur leicht abgerundete Ecke ergibt. Die Stempel passen bei genauer Auslegung der Masken (rechnergestützte Masken und Ätzsimulation) exakt ineinander, da Loch und Stempel konisch sind sich so gut fügen lassen und sie haben eine gute Wirkung der Selbstjustage. Um Zwang (Anschlag) beim Fügen zu Vermeiden, darf der Justagestempel den Grund des Bodens nicht berühren. Die Masken können sehr oft wieder verwendet werden.
  • Die in 3 gezeigten Strukturen beziehen sich auch auf Siliziumwafer. Hier kommt plasmachemisches Siliziumätzen (Advanced Silicon Etching, BOSCH-Prozess) zur Anwendung. Mit diesem Ätzprozess lassen sich senkrechte und auch leicht konische Strukturen im Silizium erzeugen, die als Justagemarken dienen können. Letzteres erreicht man durch Prozessvariation. Die konischen Strukturen lassen sich besser fügen. Die kristallographische Orientierung spielt hier keine Rolle. Es sind keine Eckkompensationsstrukturen nötig. Es handelt sich um ein einfacheres Ätzmasken-Design. Runde oder vieleckige Strukturen sind möglich. Zum Ätzen ist eine Lackmaske ausreichend.
  • Die Justagestrukturen können auch mittels Sandstrahlen auf Glas-, Silizium- oder Verbundwafern aus beiden Materialien erzeugt werden. Dazu ist eine Hartmaske notwendig. Die Positioniergenauigkeit ist jedoch geringer als bei den Ätzvarianten. Schließlich ist auch ein Mikrobohren und ein Mikrofräsen möglich. Eine Hartmaske wird hierfür nicht benötigt. Die erzielbare Genauigkeit ist bei Anwendung eines CNC-Prozesses hoch.
  • Auch zur Realisierung der Durchdampflöcher lassen sich die vier oben beschriebenen Prozesse einsetzen, wobei wieder das KOH-Ätzen zu bevorzugen ist, da es sehr ökonomisch ist und die konischen Löcher z. B. für das bedampfen sehr günstig sind (Dampf wird in das Loch hinein geleitet). Doch auch mit den anderen Technologien lassen sich geeignete Durchdampflöcher realisieren. Prinzipiell lassen sich die Technologien für die Loch- und Justagestrukturen beliebig kombinieren. Technologisch ist nahe liegend und sinnvoll die gleichen Prozesse zu verwenden. Werden Maskenprozesse für die Strukturierung von Justagestruktur und Durchdampföffnungen eingesetzt, ist es vorteilhaft, wenn die Masken vor dem ersten Ätzen auf die beiden Seiten des Maskenwafer aufgebracht werden. Es ist aber auch denkbar, die Ätzungen sequentiell von einer Seite aus durchzuführen.
  • 1
    Oberfläche
    2
    geätzte Flanke (kristallographische Fläche)
    3
    tief geätzter Bereich
    4
    Ort der Kompensationsstrukturen
    5
    Justage-Loch
    6
    Justage-Stempel
    7
    Mikrosystemtechnikwafer
    8
    Beschichtungsmaske aus Si

Claims (9)

  1. Verfahren zur Herstellung selbstjustierender Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer unter Verwendung einer Beschichtungsmaske, wobei die Beschichtung durch Öffnungen in einer auf den Wafer aufgesetzten mehrfach verwendbaren Beschichtungsmaske erfolgt, welche die nicht zu beschichtenden Bereiche des Wafers abdeckt und die genaue Lagejustierung über die Justagestrukturen erfolgt, dadurch gekennzeichnet, dass die Justagestrukturen auf der Beschichtungsmaske als aus der Oberfläche herausragende und auf dem Mikrosystemtechnikwafer als gegenüber der Oberfläche eingesenkte Strukturen oder umgekehrt, exakt passend zueinander erzeugt werden, so dass die Strukturen während der Beschichtung ineinander greifen und nach der Beschichtung wieder zu trennen sind.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske und der Mikrosystemtechnikwafe aus 100-orientierten Siliziumscheiben bestehen und die Justagestrukturen durch eine KOH-Ätzung erzeugt werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske und der Mikrosystemtechnikwafe aus Siliziumscheiben bestehen und die Justagestrukturen durch plasmachemisches Siliziumätzen erzeugt werden.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske aus Glas besteht und die Justagestrukturen durch plasmachemisches Ätzen erzeugt werden.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske aus Glas besteht und die Justagestrukturen durch Mikrofräsen erzeugt werden.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske aus Glas besteht und die Justagestrukturen durch Mikrobohren erzeugt werden.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske aus Glas besteht und die Justagestrukturen durch Sandstrahlen und Anwendung von Hartmasken erzeugt werden.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske aus einer Verbundscheibe zusammengesetzt aus Glas und Silizium besteht und die Justagestrukturen durch eines der in den Ansprüchen 4 bis 7 genannten Verfahren erzeugt werden.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die die Beschichtungsmaske aus einer Verbundscheibe zusammengesetzt aus Glas und Silizium besteht und die Justagestrukturen durch Kombination eines der in den Ansprüchen 2 bis 7 genannten Verfahren erzeugt werden.
DE102007027434A 2007-06-14 2007-06-14 Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske Withdrawn DE102007027434A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007027434A DE102007027434A1 (de) 2007-06-14 2007-06-14 Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
PCT/EP2008/057578 WO2008152150A1 (de) 2007-06-14 2008-06-16 Herstellung von justagestrukturen fuer eine strukturierte schichtabscheidung auf einem wafer der mikrosystemtechnik
US12/664,582 US20100282165A1 (en) 2007-06-14 2008-06-16 Production of adjustment structures for a structured layer deposition on a microsystem technology wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007027434A DE102007027434A1 (de) 2007-06-14 2007-06-14 Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske

Publications (1)

Publication Number Publication Date
DE102007027434A1 true DE102007027434A1 (de) 2008-12-18

Family

ID=39719061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007027434A Withdrawn DE102007027434A1 (de) 2007-06-14 2007-06-14 Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske

Country Status (3)

Country Link
US (1) US20100282165A1 (de)
DE (1) DE102007027434A1 (de)
WO (1) WO2008152150A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107099768B (zh) * 2017-04-28 2019-07-12 东晶锐康晶体(成都)有限公司 一种石英晶体振荡器真空溅射镀膜掩膜板的校准装置及方法
CN108726474A (zh) * 2018-06-05 2018-11-02 中国电子科技集团公司第二十六研究所 一种制作三维电极图形的辅助装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524247T2 (de) * 1995-08-04 2002-08-08 International Business Machines Corp., Armonk Stempel für lithographie-verfahren
WO2005124371A1 (en) * 2004-06-21 2005-12-29 Capres A/S A method for providing alignment of a probe
DE69736488T2 (de) * 1996-12-19 2007-03-15 Infineon Technologies Ag Elektrische verbinder mit hoher dichte
DE102006019962A1 (de) * 2006-04-28 2007-11-08 Infineon Technologies Ag Imprint-Maske und Verfahren zum Ausrichten der Imprint-Maske

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308442A (en) * 1993-01-25 1994-05-03 Hewlett-Packard Company Anisotropically etched ink fill slots in silicon
US5699157A (en) * 1996-07-16 1997-12-16 Caliper Technologies Corp. Fourier detection of species migrating in a microchannel
US6274198B1 (en) * 1997-02-24 2001-08-14 Agere Systems Optoelectronics Guardian Corp. Shadow mask deposition
US6080513A (en) * 1998-05-04 2000-06-27 International Business Machines Corporation Mask and method for modification of a surface
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
GB2388468B (en) * 2002-02-08 2005-05-04 Microsaic Systems Ltd Microengineered electrical connectors
US20050251245A1 (en) * 2004-05-05 2005-11-10 Karl Sieradzki Methods and apparatus with porous materials
US7381649B2 (en) * 2005-07-29 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for a multiple-gate FET device and a method for its fabrication
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524247T2 (de) * 1995-08-04 2002-08-08 International Business Machines Corp., Armonk Stempel für lithographie-verfahren
DE69736488T2 (de) * 1996-12-19 2007-03-15 Infineon Technologies Ag Elektrische verbinder mit hoher dichte
WO2005124371A1 (en) * 2004-06-21 2005-12-29 Capres A/S A method for providing alignment of a probe
DE102006019962A1 (de) * 2006-04-28 2007-11-08 Infineon Technologies Ag Imprint-Maske und Verfahren zum Ausrichten der Imprint-Maske

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE 10 2006 019 962 A1 (ältere Anmeldung)

Also Published As

Publication number Publication date
WO2008152150A1 (de) 2008-12-18
US20100282165A1 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
DE69033135T2 (de) Verfahren zum Schneiden eines Substrates aus Silizium mittels einer preferentiellen Ätzung
DE68927542T2 (de) Herstellung von Siliciumstrukturen durch einseitigen Mehrschritt-Ätzprozess
DE69429354T2 (de) Sprühkopf und vefahren zur herstellung
DE10392199T5 (de) Folie mit Mikroarchitektur
DE102012206858A1 (de) Verfahren zum Herstellen einer optischen Fenstervorrichtung für eine MEMS-Vorrichtung
EP1854104A1 (de) Verfahren zum herstellen einer dünnschicht-struktur
DE102010062009B4 (de) Verfahren zum Herstellen von Schrägflächen in einem Substrat und Wafer mit Schrägfläche
EP2550234B1 (de) Verfahren zur herstellung einer mikroelektromechanischen vorrichtung und mikroelektromechanische vorrichtung
EP1422193A1 (de) Verfahren zur Herstellung eines Werkzeugeinsatzes zum spritzgiessen eines teils mit einstufigen Mikrostrukturen
DE102007027434A1 (de) Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE102007027435A1 (de) Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern
DE102014211555A1 (de) Verfahren zum Ausbilden einer Kavität und Bauelement mit einer Kavität
DE2944576C2 (de) Verfahren zur Herstellung einer Lochblende
EP1422192A1 (de) Verfahren zur Herstellung eines Werkzeugeinsatzes zum Spritzgiessen eines teils mit zweistufigen Mikrostrukturen
WO1999034421A1 (de) Verfahren zur herstellung einer porösen schicht mit hilfe eines elektrochemischen ätzprozesses
DE3927163A1 (de) Verfahren zur strukturierung eines halbleiterkoerpers
EP2887780A1 (de) Verfahren zur Herstellung von Hohlräumen bzw. Hinterschnitten in einer mehrlagigen Leiterplatte
DE19530843A1 (de) Mikrobearbeitete Ventilöffnung und Ventilsitz mit verbesserter thermischer Isolierung
DE19621349C2 (de) Verfahren zur Erzeugung dreidimensionaler Strukturen in einem aus monokristallinem Material mit Diamantstruktur bestehenden Substrat
DE4334666C1 (de) Verfahren zum anisotropen Ätzen monokristalliner Materialien
DE19846751A1 (de) Anordnung zur gesteuerten Tiefenstrukturierung von fotostrukturierbarem Glas
DE102019117602B3 (de) Siliziumwaferverbund, Geometrie-Normal und Verfahren zur Herstellung eines Mikrobauteils
DE102018127461B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE10104323A1 (de) Verfahren zum Herstellen einer Rille mit einer Engstelle in der Oberfläche eines Bauteils und Bauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal