JP2009515338A5 - - Google Patents

Claims (29)

1. ウェハ・レベル・パッケージングの方法であって、
   第１の側の上に、デバイスと電気的に接触する複数の導電性領域を有する基板であって、ウェハ・サイズの前記基板の前記第１の側の上のデバイスを覆うように、キャップ・ウェハを接合するステップと、
   前記導電性領域を露出するように、前記基板の第２の側から、前記基板を通してビアを形成するステップと、
   前記基板の第２の側から、それぞれの前記ビアを通じて、それぞれの前記導電性領域と電気的に接触するように、それぞれパターン形成された金属層により各前記ビアを覆うステップと、
   前記パターン形成された金属層上に誘電層を堆積するステップと、
   前記それぞれのビアから整合された領域内の前記パターン形成された金属層の各部分を露出するように前記誘電層をパターン化するステップと、
   前記ウェハ・レベル・パッケージを、ダイシングするステップと
   とから構成されることを特徴とする方法。
2. 前記導電性領域は、シリコン、金属、合金からなる群から選択されることを特徴とする請求項１に記載の方法。
3. 前記接合は、陽極接合、熱圧着、共晶接合、ガラス・フリット接着、ポリマー接着からなる群から選択されることを特徴とする１に記載の方法。
4. 前記接合は、気密封止を形成することを特徴とする請求項１に記載の方法。
5. 前記ビアは、ウェット・エッチング、ドライ・エッチング、穿孔、超音波ミリング、レーザ穿孔、サンド・ブラスト、ウォータ・ジェット、ディープ・エッチ、機械的穿孔、レーザ穿孔を含む工程の群から選択される１つ又は複数の工程によって形成されることを特徴とする請求項１に記載の方法。
6. 前記ウェハをダイシングする前記ステップの前に、前記露出されたパターン化された金属層に、はんだバンプ形成を行うステップをさらに含むことを特徴とする請求項１に記載の方法。
7. 前記基板はシリコンであり、各ビアを前記パターン形成された金属層で覆う前記ステップの前に、前記基板の前記第２の側へ、誘電体不活性化層を被覆し、パターン形成するステップをさらに含むことを特徴とする請求項１に記載の方法。
8. 前記基板はガラスであることを特徴とする請求項１に記載の方法。
9. 前記ビアが形成される前に、前記基板は薄くされることを特徴とする請求項１に記載の方法。
10. 前記基板は、エッチング、ミリング、研削、研磨からなる群から選択される１つ又は複数の工程によって薄くされることを特徴とする請求項９に記載の方法。
11. 前記薄くするステップにより、ウェハの厚さの０〜９００μｍは除去されることを特徴とする請求項９に記載の方法。
12. 前記ウェハ・サイズの基板は、ガラス基板であり、前記デバイスは、前記ガラス基板に接合されたウェハ・スケールのシリコン基板上に形成されることを特徴とする請求項１に記載の方法。
13. 前記キャップ・ウェハは、前記シリコン基板に接合されることを特徴とする請求項１２に記載の方法。
14. 前記デバイスは、前記ウェハ・スケールのシリコン基板が前記ガラス基板に接合された後に、エッチングによって分離され、前記キャップ・ウェハは、デバイスの間の領域内で前記ガラス基板に接合されることを特徴とする請求項１２に記載の方法。
15. 前記デバイスは集積回路であることを特徴とする請求項１２に記載の方法。
16. 前記デバイスはＭＥＭＳデバイスであることを特徴とする請求項１２に記載の方法。
17. 前記キャップ・ウェハの内面は、前記ＭＥＭＳデバイスの機能部分を形成することを特徴とする請求項１６に記載の方法。
18. 前記キャップ・ウェハの内面は、金属層を含むことを特徴とする請求項１６に記載の方法。
19. 前記キャップ・ウェハの内面の金属層は、屈曲するＭＥＭＳ部材が、前記キャップ・ウェハの内面上の前記金属層に固着するのを防止するために、誘電体バンプを含むことを特徴とする請求項１３に記載の方法。
20. 前記ウェハ・サイズの基板の直径は、２インチ（５．０５ｃｍ）から１２インチ（３０．４８ｃｍ）の範囲内であることを特徴とする請求項１に記載の方法。
21. 前記ＭＥＭＳ／ＩＣウェハ、及び前記キャップ・ウェハの厚さは、１５０μｍから１ｍｍの範囲内であることを特徴とする請求項１に記載の方法。
22. 前記キャップ・ウェハは、前記デバイスの上に、深さが０から２００μｍの範囲のキャビティを有することを特徴とする請求項１に記載の方法。
23. キャップ・ウェハは、前記導電性領域に接合された支柱を含むことを特徴とする請求項１に記載の方法。
24. ウェハ・レベル・パッケージングの方法であって、
    デバイス基板を多数のデバイスに提供するステップと、
    前記基板の前記デバイス側から前記デバイス基板を通して、ビアを部分的に形成するステップと、
    部分的に形成した前記ビアを充填するのではなく、前記ビアの中に拡張するようにパターン形成された金属層を形成するステップと、
    デバイスに電気的に接続されるそれぞれの前記ビアを覆っている各前記金属層の部分を備えた、前記デバイス基板上に前記デバイスを覆うようにキャップの基板を接合させるステップと、
    前記金属層を貫通することなく、各前記ビア内の前記金属層を露出するように前記デバイス基板を薄くするステップと、
    個別にデバイスパッケージを形成するために接着された前記デバイス基板と前記キャップの基板をダイシングするステップと
    から構成されることを特徴とする方法。
25. 前記薄くするステップにおいて露出された前記金属層領域上に、はんだボールを形成するステップをさらに含むことを特徴とする請求項２４に記載の方法。
26. 前記はんだボールを形成する前記ステップの前に、前記薄くする工程において露出された前記金属層領域を覆う、パターン形成された金属の層を設けるステップをさらに含むことを特徴とする請求項２５に記載の方法。
27. 前記デバイス基板はシリコン基板であり、前記部分的に形成されたビアを充填するのではなく、前記ビア内に拡張するようにパターン形成された前記金属層を形成するステップの前に、前記基板を覆って誘電層を形成するステップをさらに含むことを特徴とする請求項２４に記載の方法。
28. 前記デバイスは、前記ビアと同じ基板にあることを特徴とする請求項２４に記載の方法。
29. 前記デバイスと前記ビアは異なるウェハ上にあることを特徴とする請求項２４に記載の方法。