TWI744398B - 積體電路裝置及其形成方法 - Google Patents

積體電路裝置及其形成方法 Download PDF

Info

Publication number
TWI744398B
TWI744398B TW106136104A TW106136104A TWI744398B TW I744398 B TWI744398 B TW I744398B TW 106136104 A TW106136104 A TW 106136104A TW 106136104 A TW106136104 A TW 106136104A TW I744398 B TWI744398 B TW I744398B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
special application
silicon
substrate
mems
Prior art date
Application number
TW106136104A
Other languages
English (en)
Other versions
TW201827327A (zh
Inventor
綺蘭 努南
陳立
Original Assignee
美商美國亞德諾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美國亞德諾半導體公司 filed Critical 美商美國亞德諾半導體公司
Publication of TW201827327A publication Critical patent/TW201827327A/zh
Application granted granted Critical
Publication of TWI744398B publication Critical patent/TWI744398B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body

Abstract

在此所述為具有矽穿孔(through silicon vias，TSVs)之積體電路基板。該等矽穿孔係為延伸穿透積體電路形成於其中之矽基板之通孔。該等矽穿孔可形成於積體電路基板上之積體電路系統形成之前，藉以允許使用以相對較小尺寸所製造之通孔材料。該積體電路基板可與具有一微機電系統(MEMS)裝置之一基板結合。於某些情況下，因矽穿孔可提供由該積體電路基板之電路系統側至該微機電系統裝置之電連接，因此該積體電路基板之電路系統可遠離該微機電系統基板。

Description

積體電路裝置及其形成方法
本發明係與在積體電路晶圓上形成矽穿孔(through silicon vias，TSVs)有關。
矽穿孔為延伸穿透一基板以提供由該基板之一側至另一側電連接之穿孔。特殊應用積體電路(Application specific integrated circuit，ASIC)基板有時包括一矽穿孔，以提供由該基板之一側至另一側之電連接。微機電系統(MEMS)有時形成於獨立於一特殊應用積體電路基板之一基板上，並與一特殊應用積體電路基板結合。
在此所述為具有矽穿孔(through silicon vias，TSVs)之積體電路基板。該等矽穿孔係為延伸穿透積體電路形成於其中之矽基板之通孔。該等矽穿孔可於積體電路基板上之積體電路系統形成之前形成，藉以允許使用以相對較小尺寸所製造之通孔材料。該積體電路基板可與具有一微機電系統(MEMS)裝置之一基板結合。在某些情況下，因矽穿孔可提供由該積體電路基板之電路系統側至該微機電系統裝置之電連接，因此該積體電路基板之電路系統可遠離該微機電系統基板。
在某些實施例中，係揭露一裝置。該裝置包含一微機電系統基板。該微機電系統基板包括一微機電系統裝置。該裝置進一步包含一特殊應用積體電路(ASIC)基板，其具有一裝置表面，相反於該裝置表面之一背面，在該裝置表面上之一特殊應用積體電路，與將該裝置表面與該背面連接之一矽穿孔。該微機電系統基板與特殊應用積體電路基板係結合於該特殊應用積體電路基板之背側處，使該裝置表面係遠離該微機電系統基板。
在某些實施例中，係揭露一種形成包括一特殊應用積體電路(ASIC)之一裝置之方法。該方法包含於該基板上形成任何金屬特徵之前形成一矽穿孔，並於該基板中形成該矽穿孔後，於該基板之一裝置表面中形成特殊應用積體電路元件。
在某些實施例中，係揭露一種形成包括一特殊應用積體電路之一裝置之方法。該方法包含以高於450℃之一第一溫度使用至少一處理步驟於一基板中形成一矽穿孔。該方法進一步包含使用低於該第一溫度之溫度形成該特殊應用積體電路之電晶體。
100‧‧‧方法
102‧‧‧動作
104‧‧‧動作
106‧‧‧動作
200‧‧‧矽晶圓
201‧‧‧前側
202‧‧‧氧化矽層體/氧化層體
203‧‧‧背側
204‧‧‧氮化矽/氮化物遮罩/氮化物遮罩層體
205‧‧‧開口
206‧‧‧凹口
207‧‧‧開口
208‧‧‧氧化層體
209‧‧‧凹口
210‧‧‧填充物
210A‧‧‧導電填充物
210B‧‧‧導電填充物
212‧‧‧鈍化層體
214‧‧‧電晶體
214a‧‧‧源極部分
214b‧‧‧汲極部分
215‧‧‧閘極
216‧‧‧互連
218‧‧‧互連
220‧‧‧介電層體
222‧‧‧介電鈍化層體
224‧‧‧金屬互連層體
225‧‧‧金屬互連
226‧‧‧承載基板
228‧‧‧腔室凹口
230‧‧‧鈍化層體
232‧‧‧開口
233‧‧‧開口
234‧‧‧導電接點/電極
236‧‧‧導電接點/接觸電極
238‧‧‧腔室
240‧‧‧接合/金屬合金
242‧‧‧開口
244‧‧‧金屬重佈層體
246‧‧‧阻焊層體
247‧‧‧開口
248‧‧‧焊球
300‧‧‧微機電系統晶圓
302‧‧‧導電元件
304‧‧‧導電元件
306‧‧‧導電元件
308‧‧‧導電元件
310‧‧‧前側
400‧‧‧特殊應用積體電路晶圓
431‧‧‧矽穿孔
432‧‧‧矽穿孔
本發明之各種面向與實施例將搭配以下圖式進行描述。其應當理解該等圖式未必按比例繪製。出現於多個圖式中之物件係以其等出現於所有圖式中之相同標號所表示。
圖1為一流程圖，其描繪用於製造與一微機電系統晶圓結 合之一特殊應用積體電路晶圓之一製造流程，其中該特殊應用積體電路晶圓包括一矽穿孔。
圖2A至圖2S係以橫截面視角描繪用於製造與一微機電系統晶圓結合之一特殊應用積體電路晶圓之一製造步驟。
圖3係以俯視視角描繪具有矽穿孔形成於其中之一範例性矽晶圓。
本發明係有關特殊應用積體電路(ASICs)之矽穿孔(TSVs)之形成。該矽穿孔可於該特殊應用積體電路基板上之該積體電路系統形成前，包括該積體電路系統之任何金屬元件形成前，於該特殊應用積體電路基板中形成矽穿孔。該矽穿孔可為能承受用於隨後處理該特殊應用積體電路之電路系統元件之溫度之一導電材料，例如多晶矽(polysilicon)。使用多晶矽作為矽穿孔之材料有助於相對狹窄矽穿孔之製造，藉以節省該特殊應用積體電路基板上之空間。在某些實施例中，該特殊應用積體電路基板可與具有一微機電系統(MEMS)裝置之一基板結合，且該特殊應用積體電路之電路系統可控制與/或該微機電系統裝置之感測操作。
根據本發明之一方面，包括與一微機電系統基板結合之一特殊應用積體電路基板之一結合結構係經排列，使該特殊應用積體電路之電路系統位於遠離該微機電系統基板之該特殊應用積體電路基板之一表面上。可透過形成於該特殊應用積體電路基板中之矽穿孔於該特殊應用積體電路與該微機電系統基板上之微機電系統裝置之間提供電子通訊(Electrical communication)。該矽穿孔可於該特殊應用積體電路基板上之該特殊應用積體電路之電路系統元件製造之前形成，並可由能承受隨後用以形成該特殊應用積體電路之處理溫度之一材料所組成，例如多晶矽(polysilicon)。在某些情況下，因與該特殊應用積體電路之製造相關聯之除氣係未侷限於該腔室，而係經導向遠離該腔室，因此構成該結合結構使該特殊應用積體電路遠離該微機電系統裝置能增進該特殊應用積體電路基板與該微機電系統基板之間該腔室之壓力控制。使特殊應用積體電路系統向外朝向與該微機電系統基板結合之該特殊應用積體電路基板之表面，可進一步提供簡化對該特殊應用積體電路系統上之電觸點(electrical contact)之存取，以執行例如電性測量或故障分析之優點。
根據本發明之一方面，一特殊應用積體電路基板上之矽穿孔之製造，與將該特殊應用積體電路基板結合至包括一微機電系統裝置之一基板，可於該特殊應用積體電路基板與該微機電系統裝置同為一獨立晶圓一部分之階段中執行。該等晶圓可包括該特殊應用積體電路與該微機電系統裝置之多個實例，使該多個結合之特殊應用積體電路與微機電系統裝置(ASIC-MEMS devices)可於同一時間形成。之後，該經結合之特殊應用積體電路與微機電系統晶圓可經截切(切割)或其他適當方式分離以形成獨立結合結構，其各包括一特殊應用積體電路與一微機電系統裝置。如所述以晶圓規模製造該結構可降低生產成本並簡化獨立裝置之製造。
如上所述之方面與實施例，以及如下進一步所述 之額外方面與實施例。該等方面與/或實施例可獨立地、共同或以至少二者之任何組合方式所使用，本發明在此方面並未進行限制。
圖1為根據本發明之方面之一範例性方法100流程圖，其顯示用於該特殊應用積體電路電路系統形成前於一特殊應用積體電路晶圓中形成至少一矽穿孔，並將該特殊應用積體電路晶圓與一微機電系統晶圓結合。該方法100包含：一動作102，於一晶圓中形成一矽穿孔；一動作104，於該晶圓中形成特殊應用積體電路元件；以及一動作106，將該特殊應用積體電路晶圓與一微機電系統晶圓結合。以下將提供進一步細節。
如所述，該動作102包含於一晶圓中形成至少一矽穿孔。在某些實施例中，該晶圓可為一單晶半導體矽晶圓，並可作為一特殊應用積體電路基板，用於該動作104中之特殊應用積體電路電路系統之後續形成。於至少某些實施例中將一特殊應用積體電路基板與至少一其他基板，如具有一微機電系統裝置之一基板電連接，係為期望之目標。本發明人已理解並意識到，當該等特殊應用積體電路基板將與另一基板結合時，於該特殊應用積體電路基板中包含矽穿孔係允許高效能裝置之低成本晶圓級封裝。相較於獨立晶粒基底封裝方法，晶圓級封裝提供經減縮之整體封裝尺寸，此即可提供較透過單晶粒處理技術可實現者更小之終端使用者裝置。矽穿孔可於一特殊應用積體電路基板中以晶圓級使用，以將來自該矽晶圓之一表面之元件穿透該矽晶圓電連接至該矽晶圓之一相反表面處之元 件。該矽晶圓之相反表面可以具有由該等矽穿孔所提供於該等晶圓之間之電子通訊之一堆疊方式連接至其他晶圓。因填充該通孔之導電材料之較短互連距離與高導電性，該等矽穿孔提供具低電阻之高效能互連。
於形成該矽穿孔之該動作102中可包括於該晶圓中形成一凹口。該凹口之寬度或直徑可由沉積於一晶圓之一表面上一遮罩層(masking layer)中一圖案之寬度或直徑所界定。可使用任何適當半導體製造技術沉積與圖案化該遮罩層。在某些實施例中，該遮罩層中之圖案係為一蝕刻遮罩，且該凹口之深度可透過穿透該圖案化遮罩之一蝕刻製程所界定。任何適當半導體製造技術可用以沿該晶圓之厚度方向蝕刻移除該晶圓材料。較佳地，可採用一異向性蝕刻製程(anisotropic etching process)使該經蝕刻之凹口穿透該晶圓沿其長度具有實質上固定不變之橫截面形狀與/或尺寸(寬、直徑或其他尺寸)。該凹口之深度可由該蝕刻之持續時間所控制。
在某些實施例中，如圖1所示，於該晶圓中形成一凹口之該動作102之後，進一步包括以一導電材料填充該凹口以形成該矽穿孔之一導電部分。該導電填充材料可為與半導體製程相容之任何導電材料，例如與互補金屬氧化半導體(complementary metal oxide semiconductor，CMOS)製造技術相容之一材料。例如，用以填充形成於該基板中之凹口之導電材料可為金屬、金屬合金(metal alloy)、如TiN之導電陶瓷化合物，或摻雜半導體或半導體合金。可使用任何適當沉積技術將該導電填充材料沉積於該凹口中。
在一範例中，該填充材料為一摻雜矽(例如多晶矽)，其係使用濺鍍(sputtering)、化學氣相沉積(chemical vapor deposition，CVD)或任何其他適當多晶矽沉積製程沉積於該凹口中。根據本發明一方面，沉積作為該通孔中之填充材料之導電多晶矽(或更廣泛為矽)，相較於可由使用其他填充材料如電鍍(electroplated)金屬所達成之孔徑，其可形成較小通孔直徑。具有較小直徑之矽穿孔可允許於該晶圓上之相同表面積內具較高密度之元件與互連，使效能提升並/或降低成本。在某些實施例中，該多晶矽沉積製程可為具至少一製程步驟之一高溫沉積製程，其製程溫度為高於450℃、高於550℃、高於650℃、高於750℃、介於450℃與1200℃之間，或於該等範圍內之任何溫度或溫度範圍。該多晶矽填充材料於該沉積製程期間可為p型摻雜或n型摻雜，以增加該填充材料之導電性。在某些實施例中，該沉積之摻雜多晶矽填充物可為用於摻雜劑(dopant)活化之一高溫活化退火(anneal)程序之標的，以進一步增加導電性並增進該矽穿孔互連之電性效能。在某些實施例中，該高溫摻雜劑活化退火程序可為具至少一製程步驟之一高溫退火，其製程溫度為高於550℃、高於650℃、高於750℃、高於850℃，介於550℃與1200℃之間，或於該等範圍內之任何溫度或溫度範圍。該退火可以高於執行其沉積之溫度所執行。
根據某些實施例，於該晶圓中形成一矽穿孔之該動作102中，可進一步包括於該導電填充材料沉積前，形成覆蓋所形成凹口內部之一隔離襯墊。該隔離襯墊可將該導電填充 材料與該周圍晶圓材料電性隔離。可提供該隔離襯墊材料之一充足厚度，使該導電填充材料與該晶圓之間之電容耦合(capacitive coupling)減少。在某些實施例中，該隔離襯墊材料為氧化矽。於一範例中，該隔離襯墊氧化矽係為熱成長氧化矽(在此簡稱「熱氧化」)。於另一範例中，係使用四乙氧基矽烷(tetraethyl orthosilicate，TEOS)沉積該隔離襯墊氧化矽。
其應當理解，於該動作102結束時，該特殊應用積體電路之電路系統元件尚未形成。在至少某些該等範例中，該特殊應用積體電路之金屬特徵於該動作102完成前皆未形成。
於動作104中，特殊應用積體電路元件係形成於該晶圓中。特殊應用積體電路元件可包含形成於該半導體晶圓中之複數個電晶體元件，以執行本發明之特定處理。該特殊應用積體電路元件亦可包含複數個導電互連，其等形成於該晶圓之一表面上以及進一步沉積於該晶圓之表面上方之層體上，以連接該複數個電晶體元件。在某些實施例中，於該半導體晶圓中形成該等電晶體元件包含，將該半導體晶圓圖案化以形成電晶體通道，將至少一半導體晶圓以摻雜劑進行摻雜，與/或用於該電晶體中摻雜劑活化之一高溫摻雜劑活化退火製程。
該特殊應用積體電路之元件可形成於該晶圓之一第一表面上，其可指一裝置表面、前表面(或「前面」)、處理表面或以其他相似用語表示。該晶圓之相反表面，其可指背面、背表面、後方表面或其他相似用語，其可能不具有電路系統元件。然而，例如穿透該矽穿孔之電連接可設置於該晶圓之 背面上。
根據本發明之某些方面，於該特殊應用積體電路基板中形成矽穿孔之該動作102，其係於特殊應用積體電路電路系統之形成之該動作104之前，包括該特殊應用積體電路電路系統之任何半導體與金屬元件形成之前。本發明人已理解到，一旦特殊應用積體電路元件形成於該特殊應用積體電路基板中，於熱循環期間，對晶圓進行具高熱預算(thermal budget)之高溫處理步驟以最小化具不同熱膨脹係數(thermal expansion coefficients)之材料間之應力發展，並以防止高溫下材料跨該基板擴散係非為期望之目標。因此，於形成該矽穿孔之前形成該特殊應用積體電路之電路系統元件將排除該矽穿孔材料之使用，其係以高於該特殊應用積體電路電路系統元件受處理之溫度進行處理。因此，於該晶圓上形成任何特殊應用積體電路元件之前，如上關於該動作102所述首先形成該等矽穿孔，係允許使用導電矽穿孔填充材料(例如，摻雜多晶矽)沉積、該導電填充材料之後沉積摻雜劑活化退火與該隔離襯墊材料之形成之高溫製程，同時避免該特殊應用積體電路電路系統中熱應力與材料擴散之風險。
此外，於形成任何特殊應用積體電路元件之前於該晶圓中形成該矽穿孔可簡化該特殊應用積體電路互連架構之設計，並允許訊號路由接近或直接位於該通孔上方，以於該特殊應用積體電路基板上之相同表面積內增加特殊應用積體電路元件之空間密度(aerial density)。
於該動作106，該特殊應用積體電路晶圓係結合至 一微機電系統晶圓，使該特殊應用積體電路晶圓中之特殊應用積體電路電路系統係與該微機電系統晶圓中之裝置元件電子通訊。該微機電系統晶圓可包含至少一微機電系統感測器，以非限制性範例方式舉例，其係用以檢測至少一平移與旋轉軸中之位移與/或加速度。本發明並未限制使用特定類型之微機電系統裝置。在某些實施例中，該微機電系統感測器可為一加速儀(accelerometer)或一高效能陀螺儀感測器(gyroscopic sensor)。該微機電系統感測器可包含至少一移動式元件。在某些實施例中，該移動式元件包含一懸浮矽膜，其透過該微機電系統晶圓支撐於該至少一固定部上。該移動式元件亦包含至少一自由移動部分，例如當該微機電系統裝置為一諧振器(resonator)時。於一範例中，該移動式元件包含一矽絕緣體(silicon on insulator，SOI)微機電系統晶圓中之一矽膜諧振器。
在某些實施例中，當該特殊應用積體電路晶圓與該微機電系統晶圓結合時，該結合係於該微機電系統裝置周圍(例如，一微機電系統諧振器周圍)產生一氣密密封(hermetic seal)。該密封可期望提供一真空或其他壓力控制環境(例如，一惰性氣體環境)，該微機電系統裝置係於其中進行操作。基在此原因，該腔室於密封前可先以惰性氣體填充或經抽氣至一實質上低壓力位準。本發明人已理解到，包含於半導體製造期間使用複數個化學藥品所處理之多個特殊應用積體電路元件之該特殊應用積體電路基板之前側，可於該特殊應用積體電路之製造完成後進行除氣。該除氣對形成於該特殊應用積體電路 晶圓與該微機電系統晶圓之間之腔室之控制環境造成負面影響。因此，在至少某些實施例中，較佳地該特殊應用積體電路晶圓之背側係用以結合至該微機電系統晶圓，並與該微機電系統裝置(例如，諧振器)形成一腔室，以避免因該特殊應用積體電路元件之除氣而造成該腔室之汙染與/或壓力聚集，其會影響該微機電系統裝置效能。在某些實施例中，該等特殊應用積體電路元件遠離該結合之微機電系統晶圓與該等矽穿孔，係允許位於該特殊應用積體電路晶圓之前側之該等特殊應用積體電路元件與背側電通訊，其進一步經由該結合連接至該微機電系統晶圓中之微機電系統裝置。意即，該特殊應用積體電路晶圓之前側係遠離該微機電系統晶圓，同時該特殊應用積體電路晶圓之背側係接近該微機電系統晶圓。
圖2A至圖2S係以橫截面視角描繪用於製造與一微機電系統晶圓結合之一特殊應用積體電路晶圓之一製造步驟，其係與圖1之方法100相符。
圖2A至圖2F係根據本發明之一實施例描繪用於製造一特殊應用積體電路晶圓中之一矽穿孔之一步驟，並代表該方法100之該動作102之一範例實施方式。
如圖2A中所示，一氧化矽層體202係生長於一矽晶圓200之前側201上。之後，沉積一氮化矽204層體，並以標準微影與選擇性蝕刻技術對其進行圖案化，以使該氧化層體202外露之該氮化矽204中產生一開口205。其應當理解，於圖2A中所示之該晶圓200之橫截面，與以下所述圖2A至圖2F之任一者可以例示為目的僅顯示該晶圓200之完整水平延 伸之一部分。相似地，圖2A至圖2E中所示之該晶圓200之橫截面視圖未描繪該晶圓之完整垂直延伸。
如圖2B所示，該氧化矽層體202中之一開口207係透過微影與蝕刻所產生。具有該開口207之該氧化層體202係作為用以移除該開口207下方之矽晶圓之一通孔蝕刻遮罩，並產生一凹口206。該凹口206係使用能蝕刻至一矽穿孔所需之深度一深矽蝕刻製程(deep silicon etching process)所產生，例如深反應性離子蝕刻(deep reactive ion etching，DRIE)。在某些實施例中，該矽晶圓200係經蝕刻至一深度為50微米、200微米、300微米、介於50微米與400微米之間，或於該等範圍內之任何深度或深度範圍。在某些實施例中，該矽晶圓200係經蝕刻至一深度，其為該晶圓厚度之四分之一、該晶圓厚度之三分之一、該晶圓厚度之二分之一、該晶圓厚度之四分之三、該晶圓之完整厚度，或介於該晶圓厚度之四分之一與該晶圓之完整厚度之間之任何深度。
如圖2C中所示，一隔離氧化層體208係生長於該凹口206之側壁上與該氮化物遮罩204之該開口205內之該晶圓200之前側表面上。該氧化層體208亦生長於該凹口之底部(未顯示)。在某些實施例中，該氧化層體208係透過一乾式或濕式矽氧化製程所生成。於氧化期間，該氮化物遮罩204之該開口205係作為一遮罩，其用以停止該氧化層體208於該開口205外側之該晶圓200之前側表面上之增長。在某些實施例中，該氧化層體208係增長至一厚度，其至少為1.6微米(例如，介於1微米與5微米之間，或為該範圍內之任何數值)， 以於該凹口206內之導電材料與該晶圓200之間提供直接電性隔離與電容隔離。或者，該氧化層體208可使用任何適當氧化沉積技術，例如四乙氧基矽烷所形成。
仍參閱圖2C，因該氧化層體208生長於該凹口206之側壁上，該通孔凹口209具有小於該凹口206之一直徑或寬度W。在某些實施例中，該寬度W係介於5微米與10微米之間、介於5微米與20微米之間、介於10微米與20微米之間，或任何其他適當數值。在至少某些實施例中，該寬度W係小於該凹口209之深度。藉由圖2A至圖2F之步驟最終所形成之矽穿孔可為一高深寬比通孔，其深度係大於寬度。某些範例深寬比包括5：1、10：1、20：1、大於20：1、介於10：1與20：1之間，或於該範圍內之任何數值或數值範圍。
如圖2D中所示，作為將形成該矽穿孔之導電部分之導電填充材料之一填充物210(例如，多晶矽)係沉積於該通孔凹口209內。該多晶矽沉積製程可為具至少一製程步驟之一高溫沉積製程，其溫度係高於450℃、高於550℃、高於650℃、高於750℃、介於450℃與1200℃之間，或於該等範圍內之任何數值。該多晶矽填充材料於該沉積製程期間可為p型摻雜或n型摻雜，以增加該填充材料之導電性。在某些實施例中，該經沉積之摻雜多晶矽填充物可為用於摻雜劑(dopant)活化之一高溫活化退火(anneal)程序之標的，以進一步增加導電性並增進該矽穿孔互連之電性效能。在某些實施例中，該高溫摻雜劑活化退火程序可為具至少一製程步驟之一高溫退火，其溫度係高於550℃、高於650℃、高於750℃、高於850℃、介 於550℃與1200℃之間，或於該範圍內之任何數值。該退火可以高於執行其沉積之溫度進行
在此階段，可選擇性執行一矽化學機械研磨(CMP)。或者，可執行一毯覆式矽回蝕(blanket silicon etch back)步驟以自該氮化物遮罩204之表面移除多晶矽。在一實施例中，係執行化學機械研磨與矽回蝕步驟。然而，仍有其他選擇之可能。
如圖2E中所示，該氮化物遮罩層體204係透過例如一熱磷酸蝕刻所剝離。一鈍化層體212係沉積於該整體晶圓表面，並覆蓋於上表面、暴露開口與該通孔凹口中之側壁。在某些實施例中，該鈍化層係由使用四乙氧基矽烷所沉積之氧化矽所組成。
如圖2F中所示，係執行一研磨步驟以平坦化圖2E中之結構之頂部，使該隔離氧化層體208與該鈍化層體212之上表面係實質上與該晶圓200之前側201為同平面(或齊平)。在某些實施例中，該平坦化係使用化學機械研磨(CMP)所執行。例如，可執行一氧化化學機械研磨步驟以平坦化該結構之表面，並止擋該氧化層體202。可使用一氫氟酸(HF)浸漬以剝離該氧化層體202。如圖2F中所示，該矽穿孔之一深度D係界定為排列於該凹口206底部之隔離氧化層體208與該晶圓200之前側201之間之距離。
圖2A至圖2F之製造可於該矽晶圓200上執行，而該晶圓上不具任何特殊應用積體電路元件，包括半導體電晶體通道與導電互連。換言之，於圖2F中，於形成任何特殊應 用積體電路元件之前，具有直徑W與深度D與包含該填充物210(例如，摻雜多晶矽)之導電部分之矽穿孔形成於該晶圓200中。因此，在至少一實施例中，可避免於用以形成矽穿孔之高溫製程步驟期間，該等特殊應用積體電路元件之熱應力與擴散之情形發生。如圖2F中所示具矽穿孔之該晶圓200於後續可經處理以形成特殊應用積體電路元件，並成為一特殊應用積體電路基板，如以下圖式所示。其應當理解，以簡要性為目的，該用語「特殊應用積體電路基板」與相似技術，即使於該特殊應用積體電路之形成前，係用以描述一基板，於其中為一特殊應用積體電路或將形成特殊應用積體電路。
圖2G至圖2M係描繪於該晶圓200中形成特殊應用積體電路元件之一步驟，並表示該方法100之該動作104之一範例實施方式。
如圖2G所示，標準半導體製造可用以於該矽晶圓200之前側201處形成複數個半導體電晶體214。在某些實施例中，該等電晶體214可包含具有適當摻雜類型與程度之一源極部分214a與一汲極部分214b。該等電晶體214經由該等垂直互連216電連接至複數個導電互連218。該等電晶體214可進一步包含用以控制該電晶體通道之該源極部分214a與汲極部分214b之間之電流流動之閘極部分215。該閘極215亦經由該等垂直互連216電連接至該等互連218。該等互連216、218形成於該矽晶圓200之表面上方，並使用任何適當半導體處理技術嵌入該介電層體220中並由其支撐。在某些實施例中，該等互連216、218係為複數個金屬互連層體224之第一層體， 其係用以路由各種特殊應用積體電路元件之間之電訊號，例如位於該晶圓200表面上之該等電晶體214。於該所示之非限制範例中，該金屬互連225之一頂層體係進一步嵌入該介電鈍化層體222中。
如圖2G中所示，該等特殊應用積體電路元件藉由該等垂直互連216電連接至該矽穿孔之填充物210。此連接係允許該等特殊應用積體電路元件經由該矽穿孔之該填充物210與位於該矽晶圓200之背側203(標示於圖2H中)處之元件電連接。在某些實施例中，形成該鈍化層體212中之開口以允許該等垂直互連216與該填充物210之頂部接觸。在某些實施例中，可於上述附加層體之製造前，可使用任何適當平坦化技術，例如化學機械研磨以平坦化一層體。
如圖2H中所示，一承載基板226可暫時結合至圖2G中所示之該結構之頂部。該承載基板226之使用可提供該晶圓200之機械支撐，允許該晶圓200之該背側203可經進一步處理。在某些實施例中，該承載基板226可為一操作晶圓(handle wafer)。
圖2I描繪該晶圓200之背側203上之處理結果。圖2I中所示之結構係為相對圖2H中所示之結構方向上下顛倒。如圖2I中所示，可執行一研磨與平坦化步驟以移除位於該晶圓200之背側203處之材料。可使用任何適當蝕刻與平坦化技術。於研磨該背側203後界定該經蝕刻之通孔之深度D1。在某些實施例中，該矽穿孔之深度D1可介於100微米與200微米之間，或介於100微米與150微米之間，或介於50微米 與100微米之間。在某些實施例中，一矽穿孔之深寬比或該矽穿孔之深度D1與寬度W之間之比率可為5：1、10：1、20：1、大於20：1、介於10：1與20：1之間，或該範圍內之任何數值或數值範圍。
如圖2J中所示，該晶圓200之背側203之一部分可進一步經蝕刻以產生一腔室凹口228。一鈍化層體230可沉積於覆蓋全部曝露表面之該背側203上。在某些實施例中，該鈍化層體230可為氧化矽，並可使用任何適當氧化沉積技術進行沉積。
如圖2K中所示，該等開口232係經圖案化並蝕刻於該鈍化層體230中，以使該矽穿孔填充物210A之部分外露。該等開口233係經圖案化並蝕刻於該鈍化層體230中，以使位於該腔室凹口228下方之矽穿孔之導電矽穿孔填充物210B之部分外露。以下將進一步詳述，該等導電填充物210A與210B矽與該填充物210為相同導電材料。該等導電填充物210A與210B可作為將該晶圓200中之特殊應用積體電路元件與可提供不同功能之電極連接之導體。
於圖2L中，該等導電接點234係於該等開口232之頂端沉積與圖案化，以提供與該導電矽穿孔填充物210A之電連接。包含導電矽穿孔填充物210A之該矽穿孔將該晶圓200中之特殊應用積體電路元件與位於該晶圓200之背側203上之該等電極234連接。該等導電接點236係於該等開口233之頂端沉積與圖案化，以提供與位於該腔室開口228下方之導電矽穿孔填充物210B之電連接。在某些實施例中，該接觸電極236 可用以提供一電場或跨該腔室凹口228至位於該腔室之一相反表面處之微機電系統元件之電偏壓。
如圖2M中所示，一腔室238可經圖案化並蝕刻於該特殊應用積體電路基板200中，以提供該微機電系統主動區域外側之一較大腔室。
圖2N至圖2S描繪將一特殊應用積體電路晶圓與一微機電系統晶圓結合之一製造步驟，並代表該方法100之該動作106之一範例實施方式。在此，為一特殊應用積體電路晶圓之該晶圓200係與一微機電系統晶圓300結合。
如圖2N中所示，一微機電系統晶圓300可經由一系列接合240與該晶圓200背側上之元件結合。在圖2N之範例中，該微機電系統晶圓300之前側310包含，複數個具有導電元件302、304、306與308之導電與介電層體，其等係連接至該前側310中之各種元件。在某些實施例中，該等導電元件302、304、306與/或308可與該微機電系統晶圓300上之互連層體連接。在某些實施例中，該微機電系統晶圓300可包含微機電系統感測元件，其提供如慣性感測器(inertial sensors)、陀螺儀感測器或其他形式之慣性感測器之應用之加速與/或位移訊號。然而，因可實施多種微機電系統裝置，因此包括於該微機電系統晶圓300上之微機電系統裝置之類型非為在此所述各方面之限制。當與該晶圓200結合時，可於該微機電系統晶圓300中之微機電系統感測元件與該晶圓200中之特殊應用積體電路電路系統之間形成電連接，其係用於該微機電系統感測器與該特殊應用積體電路之間之感測資料與/或控制訊號之通 訊，並用以提供經傳送之感測資料之訊號處理。
如圖2N中所示，該微機電系統晶圓300之導電元件302與304可與位於該特殊應用積體電路基板之背側上之相對應電極234相對齊與結合。在某些實施例中，該結合可為使用接合金屬或金屬合金240之一金屬共熔合接(eutectic bond)。在某些實施例中，該微機電系統晶圓300與該晶圓200之結合可藉由該晶圓200之背側203上之電極236與該微機電系統晶圓300之前側上之導電元件308界定該腔室228之兩相反表面。一腔室238，其於至少某些實施例中可為較深，亦可藉由相反於該腔室238所在之該晶圓200之一表面之導電元件306所界定。在某些實施例中，該導電元件308可包含支撐於該微機電系統晶圓300上之至少一固定錨部上之一懸掛移動部分。該導電元件308之移動部分可具有沿垂直該微機電系統晶圓300與該特殊應用積體電路基板200之表面之一軸線之一位移。
在某些實施例中，當與該晶圓200結合時，該微機電系統晶圓300上之一導電元件，例如元件304可形成完全環繞該腔室之一密封環(未顯示出)。雖然係以一密封環作為一範例，當沿垂直該微機電系統晶圓之一軸線以俯視觀察時，該導電元件304可為任何形狀，並可為形成用於密封之任何適當幾何形狀。該密封之腔室238與228可包含較低氣體壓力與/或惰性氣體，以防止微機電系統感測器效能受到氣體反應物與汙染物之負面影響。在某些實施例中，透過將該特殊應用積體電路元件，例如該等電晶體214與該等金屬互連層體224放 置於遠離該微機電系統晶圓300之該晶圓200之前側201上，可保留該等腔室238與228中之壓力，並且不受該特殊應用積體電路元件之除氣影響。因此，該腔室中之較低壓力可維持一段較長持續時間。因此，於不受該特殊應用積體電路元件之除氣之負面影響下，該微機電系統感測器之效能可於一段較長時間內保持相對較小偏移或無偏移。
圖2O係以相反方向描繪圖2N之結構(上下顛倒、或繞該垂直軸線翻轉)，並於該承載基板226經移除後。可使用任何適當晶圓清除技術移除該承載基板226。
如圖2P中所示，該等開口242可形成於該介電鈍化層體222中，以使該金屬互連225之部分外露。可使用任何適當圖案化與蝕刻技術以產生該等開口242並移除任何遮罩層體。
如圖2Q中所示，該金屬重佈層體244可於該介電鈍化層體222之頂部上沉積與圖案化，並與該外露之金屬互連225接觸。
如圖2R中，一阻焊層體246係沉積於該金屬重佈層體244與該介電鈍化層體222之頂部上。該阻焊層體246可經任何適當圖案化與蝕刻技術圖案化，以形成該等開口247，以將該金屬重佈層體244之部分外露。該阻焊層體246可為任何適當保護材料，以保護電極與跡線(traces)，例如該金屬重佈層體244，於焊接期間免受非預期短路之影響。在某些實施例中，該阻焊層體246可包含一聚合物材料。
如圖2S中所示，該等焊球248可形成於該阻焊層 體246中之該等開口247中。根據圖2A至圖2S中之範例性實施例所完成之封裝可包含大量獨立晶粒，其包含微機電系統感測器裝置，以及與一微機電系統晶圓，或可選擇性與密封型金屬密封結合之一特殊應用積體電路晶圓上之相對應特殊應用積體電路電路系統。在某些實施例中，僅執行一焊接步驟以將該特殊應用積體電路晶圓上之所有晶粒與該微機電系統晶圓進行焊接。該焊接步驟可密封該微機電系統感測器與特殊應用積體電路基板，並保護其等免受外在環境汙染物之影響，同時使用該特殊應用積體電路晶圓中之矽穿孔使該微機電系統感測器元件與特殊應用積體電路電路系統之間具高效能互連。於切割晶粒與販售獨立晶粒之前，其係減少許多昂貴組裝步驟以及與封裝與測試獨立晶粒有關之材料，可使用一晶圓探針以具高通量與效率之晶圓規模檢測該經焊接之晶圓。
其應當理解，圖2A至圖2S中所示之製造步驟之結果係為一經封蓋之微機電系統裝置，其中該蓋體包含一特殊應用積體電路基板。該特殊應用積體電路之電路系統元件係遠離該微機電系統基板，並透過該特殊應用積體電路基板中之矽穿孔連接至該微機電系統裝置，該等矽穿孔係形成於該特殊應用積體電路形成之前。
結合圖1與圖2A至圖2S所述之製造技術允許於特殊應用積體電路形成之前，於一特殊應用積體電路基板中形成一矽穿孔。於至少某些實施例中，該矽穿孔之製造包含與互補金屬氧化半導體前端製程相容之材料。因此，所述之方法可於一適當金屬氧化半導體代工廠中執行。
圖3顯示複數個矽穿孔431與432形成後一特殊應用積體電路晶圓400之一俯視圖。如圖3之範例中所示，該等矽穿孔可於任何適當位置於該晶圓400中製造，以於橫向相鄰該等矽穿孔之特殊應用積體電路元件與該晶圓上之導電元件之間形成互連，該晶圓係包含待結合至該特殊應用積體電路晶圓之微機電系統裝置。在某些實施例中，雖其應當理解，於該等矽穿孔431與432中可使用任何適當之圖案、尺寸、形狀或導電填充材料，但該等矽穿孔可經排列於至少一於二維中兩正交方向上延伸之一陣列中。雖未明確顯示，於該等矽穿孔431與432中所示之各通孔可包括該晶圓400中之一凹口以及該凹口內之導電填充物。具有相對應填充物之各凹口可共同稱為一通孔。根據本發明之一方面，可使用實質上相同於上述之方法並結合圖2A至圖2S中之範例性圖式，以該等晶圓表面上之預定位置處之矽穿孔處理多晶圓，例如該晶圓400。複數晶圓係可於製造過程期間依序、實質上平行或兩者兼具地接受加工。所示之該等矽穿孔可對應於不同晶粒，使以晶圓等級之製程可於同時提供多個晶粒。將該特殊應用積體電路晶圓300結合至一互補微機電系統晶圓可提供多個經封蓋之微機電系統裝置，其係可經單一化(singulated)。此晶圓等級製程允許高性能裝置之低成本晶圓等級晶片規模封裝，例如與微機電系統基板結合之特殊應用積體電路基板。
本發明之各方面可用以形成用於各種使用者應用之各種裝置。舉例而言，如所述本發明之方面提供與微機電系統基板結合之特殊應用積體電路基板。該特殊應用積體電路基 板可作為該微機電系統基板之一封蓋，包括用於與該微機電系統基板上之該微機電系統裝置交互作用之電路系統。該微機電系統裝置可為一陀螺儀、壓力感測器、加速儀、諧振器或其他類型之微機電系統裝置。因此，除其他可能裝置外，可提供經封蓋之微機電系統陀螺儀、壓力感測器、加速儀與諧振器。
如上所述之該等裝置可用於各種應用中。例如，可提供用於健康照護監控之感測器、工業應用、與汽車應用之感測器。根據本發明一實施例，利用在此所述技術所形成之一經封蓋之微機電系統加速儀可用於一車輛上以感測該車輛之加速度。在另一實施例中，可於工業機械(例如，一馬達)上使用一經封蓋之微機電系統能量採集器以收集來自周遭環境之能量。該經收集之能量可用於控制該機械操作之電源電路系統上。
本發明至少一實施例所述之數個方面，其應當理解本發明所屬技術領域之人可進行各種改變、修改與改良。例如，電路系統與矽穿孔可於任何適當基板中製造，例如一三五族基板(III-V substrate)。雖然在此所述為使用結合至用於微機電系統感測器應用之一微機電系統晶圓之特殊應用積體電路之實施例，但本發明所揭露之內容並非限於微機電系統感測裝置。例如，本發明之方面可應用至光子積體電路(photonic integrated circuits，PIC)、環境與生物醫學感測器，或使用異質(heterogeneously)整合基板之任何應用。
該等用語「大約」與「約」可指，於某些實施中可指於一目標值中之±20%內，在某些實施例中係指於一目標 值之±10%內，在某些實施例中係指於一目標值之±5%內，並在某些實施例中係指於一目標值之±2%內。該等用語「大約」與「約」可包括目標數值。
100‧‧‧方法
102‧‧‧動作
104‧‧‧動作
106‧‧‧動作

Claims (16)

  1. 一種積體電路裝置，包含：一微機電系統(microelectromechanical systems，MEMS)基板，其包括一微機電系統裝置；一特殊應用積體電路(ASIC)基板，其具有一裝置表面、相反於該裝置表面之一背側、位於該裝置表面上之一特殊應用積體電路、位在該背側之一電極、與將該裝置表面連接至該背側上的該電極之一矽穿孔；其中，該微機電系統基板與該特殊應用積體電路基板結合至於該特殊應用積體電路基板之該背側，使該裝置表面遠離該微機電系統基板，該微機電系統基板與該特殊應用積體電路基板之間係界定一密封腔室，該矽穿孔藉由該密封腔室遠離該微機電系統基板，以及該電極跨該密封腔室直接相對於該微機電系統裝置而設置。
  2. 如申請專利範圍第1項所述之積體電路裝置，其中，該矽穿孔具有一深寬比，其係介於12：1與30：1之間。
  3. 如申請專利範圍第1項所述之積體電路裝置，其中該微機電系統裝置係設置於該密封腔室中。
  4. 如申請專利範圍第3項所述之積體電路裝置，其中，該微機電系統裝置為一慣性感測器。
  5. 如申請專利範圍第1項所述之積體電路裝置，其中，該微機電系統基板為一微機電系統晶圓，其具有該微機電系統裝置之多個實例，其中，該微機電系統基板為一特殊應用積體電路晶圓，其具有該特殊應用積體電路之多個實例，且 其中，該微機電系統晶圓與該特殊應用積體電路係互相結合。
  6. 如申請專利範圍第1項所述之積體電路裝置，其中，該矽穿孔係連接至該微機電系統基板上之電子電路系統。
  7. 一種形成如申請專利範圍第1項之積體電路裝置之方法，該方法包含：於該特殊應用積體電路基板上形成任何金屬特徵之前，於該特殊應用積體電路基板中形成該矽穿孔(TSV)；以及於該特殊應用積體電路基板中形成該矽穿孔後，於該特殊應用積體電路基板之該裝置表面中形成特殊應用積體電路元件。
  8. 如申請專利範圍第7項所述之形成積體電路裝置之方法，其中，於該特殊應用積體電路基板中形成該矽穿孔包含，於該特殊應用積體電路基板之該裝置表面中形成任何該等特殊應用積體電路元件之前，於該特殊應用積體電路基板中形成該矽穿孔。
  9. 如申請專利範圍第7項所述之形成積體電路裝置之方法，其中，於該特殊應用積體電路基板中形成該矽穿孔包含，形成穿過該特殊應用積體電路基板之至少一部分之一導電路徑。
  10. 如申請專利範圍第7項所述之形成積體電路裝置之方法，其中，於該特殊應用積體電路基板中形成該矽穿孔包含，形成該導電多晶矽之矽穿孔。
  11. 如申請專利範圍第7項所述之形成積體電路 裝置之方法，其中，於該特殊應用積體電路基板中形成該矽穿孔包含，以一第一溫度形成該矽穿孔之一導電部分，且其中，於該裝置表面中形成該特殊應用積體電路元件係以低於該第一溫度之一第二溫度所執行。
  12. 如申請專利範圍第11項所述之形成積體電路裝置之方法，其中，以一第一溫度形成該矽穿孔之該導電部分包含，以該第一溫度執行該矽穿孔之一退火。
  13. 如申請專利範圍第12項所述之形成積體電路裝置之方法，其中，將包含該矽穿孔之該特殊應用積體電路基板與包含該微機電系統裝置之該微機電系統基板結合係包含，形成一密封腔室，該微機電系統裝置係設置於該密封腔室中。
  14. 一種形成如申請專利範圍第1項之積體電路裝置的方法，其中該積體電路裝置包括一特殊應用積體電路，且該方法包含：以高於450℃之一第一溫度使用至少一處理步驟於該特殊應用積體電路基板中形成該矽穿孔(TSV)；以及使用低於該第一溫度之溫度形成該特殊應用積體電路之電晶體。
  15. 如申請專利範圍第14項所述之形成積體電路裝置之方法，其中，形成該矽穿孔包含，形成一摻雜多晶矽矽穿孔。
  16. 如申請專利範圍第14項所述之形成積體電路裝置之方法，其中，該至少一處理步驟包含一退火。
TW106136104A 2016-10-26 2017-10-20 積體電路裝置及其形成方法 TWI744398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/334,619 2016-10-26
US15/334,619 US11097942B2 (en) 2016-10-26 2016-10-26 Through silicon via (TSV) formation in integrated circuits

Publications (2)

Publication Number Publication Date
TW201827327A TW201827327A (zh) 2018-08-01
TWI744398B true TWI744398B (zh) 2021-11-01

Family

ID=61971402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136104A TWI744398B (zh) 2016-10-26 2017-10-20 積體電路裝置及其形成方法

Country Status (3)

Country Link
US (1) US11097942B2 (zh)
CN (1) CN107993998B (zh)
TW (1) TWI744398B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108341394B (zh) * 2017-01-24 2020-11-20 苏州明皜传感科技有限公司 微机电系统装置
CN111377392B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN111377395B (zh) * 2018-12-27 2023-09-08 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN111377393B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
DE102022208515A1 (de) 2022-08-17 2024-02-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Siliziumschichtsystems mit elektrischen Verbindungen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043691A1 (en) * 2000-09-04 2002-04-18 Seiichiro Higashi Method for fabrication of field effect transistor
TW201216408A (en) * 2010-07-29 2012-04-16 Atotech Deutschland Gmbh Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (TSV) with heated substrate and cooled electrolyte
US20130043547A1 (en) * 2011-08-19 2013-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. ("Tsmc") Mems device having chip scale packaging
TW201320187A (zh) * 2011-09-26 2013-05-16 Applied Materials Inc 前處理和改善介電質覆蓋率
US20150353348A1 (en) * 2014-06-10 2015-12-10 Rf Micro Devices, Inc. Glass wafer assembly

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7939941B2 (en) 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
US7968975B2 (en) * 2008-08-08 2011-06-28 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
US8158456B2 (en) 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
KR20130130681A (ko) * 2010-07-26 2013-12-02 후지필름 가부시키가이샤 만곡된 압전막을 갖는 장치의 형성
US8805132B2 (en) * 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
US8987137B2 (en) 2010-12-16 2015-03-24 Lsi Corporation Method of fabrication of through-substrate vias
US9018094B2 (en) 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
KR101195271B1 (ko) * 2011-04-29 2012-11-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20120123919A (ko) * 2011-05-02 2012-11-12 삼성전자주식회사 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지
CN103050436B (zh) 2011-10-17 2017-10-10 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
IN2014CN02550A (zh) * 2011-10-17 2015-08-07 Koninkl Philips Nv
CN102583219A (zh) 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种晶圆级mems器件的真空封装结构及封装方法
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US20130299950A1 (en) * 2012-05-11 2013-11-14 Sematech, Inc. Semiconductor structure with buried through substrate vias
US8963336B2 (en) * 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
CN103922267A (zh) 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
US9470710B2 (en) * 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
US9469527B2 (en) * 2013-03-14 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US20140357050A1 (en) * 2013-06-03 2014-12-04 United Microelectronics Corp. Method of forming isolating structure and through silicon via
RU2602746C2 (ru) 2013-06-28 2016-11-20 ИНТЕЛ АйПи КОРПОРЕЙШН Микроэлектромеханическая система (mems) на специализированной интегральной схеме (asic)
US9252054B2 (en) * 2013-09-13 2016-02-02 Industrial Technology Research Institute Thinned integrated circuit device and manufacturing process for the same
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
US20150102437A1 (en) * 2013-10-14 2015-04-16 Freescale Semiconductor, Inc. Mems sensor device with multi-stimulus sensing and method of fabrication
US20150137323A1 (en) 2013-11-15 2015-05-21 United Microelectronics Corp. Method for fabricating through silicon via structure
KR20150101762A (ko) * 2014-02-27 2015-09-04 에스케이하이닉스 주식회사 반도체 장치
US9312205B2 (en) * 2014-03-04 2016-04-12 International Business Machines Corporation Methods of forming a TSV wafer with improved fracture strength
FR3026560B1 (fr) * 2014-09-30 2016-10-28 Commissariat Energie Atomique Structure d'encapsulation pourvue d'un capot et d'un substrat, pour connecter au moins un nano-objet sur une face du substrat et en reprendre le contact au travers du capot, et procede de fabrication de la structure
DE102014223850A1 (de) 2014-11-24 2016-05-25 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043691A1 (en) * 2000-09-04 2002-04-18 Seiichiro Higashi Method for fabrication of field effect transistor
TW201216408A (en) * 2010-07-29 2012-04-16 Atotech Deutschland Gmbh Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (TSV) with heated substrate and cooled electrolyte
US20130043547A1 (en) * 2011-08-19 2013-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. ("Tsmc") Mems device having chip scale packaging
TW201320187A (zh) * 2011-09-26 2013-05-16 Applied Materials Inc 前處理和改善介電質覆蓋率
US20150353348A1 (en) * 2014-06-10 2015-12-10 Rf Micro Devices, Inc. Glass wafer assembly

Also Published As

Publication number Publication date
US11097942B2 (en) 2021-08-24
US20180111823A1 (en) 2018-04-26
TW201827327A (zh) 2018-08-01
CN107993998B (zh) 2021-08-17
CN107993998A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
TWI744398B (zh) 積體電路裝置及其形成方法
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US20220315414A1 (en) Semiconductor device and method for fabricating the same
TWI549232B (zh) 半導體裝置及其製造方法
US9346666B2 (en) Composite wafer semiconductor
US9085455B2 (en) MEMS devices and methods for forming same
US9359194B2 (en) MEMS devices, packaged MEMS devices, and methods of manufacture thereof
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
TWI571428B (zh) 積體電路與感測裝置之積體電路的形成方法
US10155655B2 (en) MEMS devices and fabrication methods thereof
TWI463604B (zh) 封裝件互連結構及其製造方法
US20160244325A1 (en) Multi-pressure mems package
US9567206B2 (en) Structures and formation methods of micro-electro mechanical system device
US9487391B2 (en) Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
CN113968569A (zh) Cmos-mems结构及其形成方法
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
TWI794937B (zh) 半導體結構及其製作方法
KR20130142530A (ko) 멤스 패키지 및 그 제조 방법