TWI571428B - 積體電路與感測裝置之積體電路的形成方法 - Google Patents

積體電路與感測裝置之積體電路的形成方法 Download PDF

Info

Publication number
TWI571428B
TWI571428B TW103127434A TW103127434A TWI571428B TW I571428 B TWI571428 B TW I571428B TW 103127434 A TW103127434 A TW 103127434A TW 103127434 A TW103127434 A TW 103127434A TW I571428 B TWI571428 B TW I571428B
Authority
TW
Taiwan
Prior art keywords
mems
layer
oxide layer
die
semiconductor
Prior art date
Application number
TW103127434A
Other languages
English (en)
Other versions
TW201542442A (zh
Inventor
鄭鈞文
朱家驊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201542442A publication Critical patent/TW201542442A/zh
Application granted granted Critical
Publication of TWI571428B publication Critical patent/TWI571428B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Description

積體電路與感測裝置之積體電路的形成方法
本發明係關於微機電系統，更特別關於其脫氣阻障層。
MEMS(微機電系統)裝置如加速計、壓力感測器、或陀螺儀等裝置已廣泛應用於許多現代電子裝置中。舉例來說，加速計常用於汽車(如氣囊展開系統)、平板電腦、或智慧型手機中。
近年來，將MEMS整合至積體晶片(由互補式金氧半(CMOS)製程所形成)中越來越普遍。將MEMS如感測器、積體光學元件、或生物晶片等等整合至CMOS製程，可讓廣泛應用的MEMS具有高產量。
本發明一實施例提供之積體電路包括半導體晶粒，其包含第一上表面與第一下表面；MEMS晶粒，其包含第二上表面與第二下表面，其中MEMS晶粒位於半導體晶粒上，且第一上表面耦接至第二上表面；封蓋，接合至第二下表面以定義MEMS晶粒與封蓋之間的空洞；以及脫氣阻障層，位於MEMS晶粒中，用以避免半導體晶粒脫氣至空洞。
本發明一實施例提供之積體電路包括：半導體晶 粒，其包含半導體內連線於半導體基板上，其中半導體內連線包括第一氧化物層與圖案化導體，且第一氧化物層與圖案化導體共平面以形成半導體內連線的上表面；MEMS晶粒，包括MEMS內連線於MEMS基板上，其中MEMS內連線包括第二氧化物層與圖案化MEMS導體，且第二氧化物層與圖案化MEMS導體共平面以形成MEMS內連線的上表面，其中：MEMS晶粒位於半導體晶粒上，且MEMS內連線的上表面與半導體內連線的上表面相鄰，且圖案化MEMS導體對準半導體晶粒的圖案化導體；以及MEMS晶粒經由直接接合耦接至半導體晶粒；封蓋接合至MEMS基板的下表面，以定義空洞於MEMS晶粒與封蓋之間；以及脫氣阻障層，位於MEMS內連線中，用以避免半導體晶粒脫氣至空洞。
本發明一實施例提供之感測裝置之積體電路的形成方法包括：形成半導體晶圓，半導體晶圓包括平坦的第一上表面與第一下表面；形成MEMS晶圓，MEMS晶圓包括平坦的第二上表面與第二下表面，其中脫氣阻障層位於MEMS晶圓中；接合第一上表面至第二上表面；以及接合封蓋於第二下表面上，以定義MEMS晶圓與封蓋之間的空洞。
100‧‧‧IC
101、121‧‧‧上表面
102‧‧‧CMOS晶粒
103、123‧‧‧下表面
104‧‧‧CMOS基板
106‧‧‧CMOS內連線
108、610‧‧‧第一氧化物層
110、604‧‧‧接觸通孔
111‧‧‧裝置
112‧‧‧金屬化層
114a、114b、130a、130b‧‧‧內連線
120‧‧‧MEMS晶粒
122‧‧‧MEMS內連線
124、402‧‧‧MEMS基板
126、404c‧‧‧第二氧化物層
128a‧‧‧脫氣阻障層
128b‧‧‧電極層
131‧‧‧檢測塊
132、703‧‧‧虛置開口
133、707‧‧‧空洞
134、144‧‧‧接合材料
135a、135b、135c、135d‧‧‧彈簧
137a、137b、137c、137d‧‧‧錨
140、706‧‧‧封蓋
142‧‧‧底層
200、300、500‧‧‧方法
202、204、206、208、302、304、306、308、310、312、314、316、502、504、506、508‧‧‧步驟
400a、400b、400c、400d、400e、400f、400g、400h、600a、600b、600c、600d、700a、700b、700c、700d、700e、700f‧‧‧半導體主體
404‧‧‧氧化物層
404a‧‧‧底氧化物層
404b‧‧‧中間氧化物層
406a‧‧‧第一多晶層
406b‧‧‧第二多晶層
410a、410b‧‧‧開口
412、614‧‧‧金屬層
412a、412b‧‧‧圖案化導體
413‧‧‧MEMS晶圓
602‧‧‧底CMOS結構
606‧‧‧金屬結構
608‧‧‧頂金屬層
614a、614b‧‧‧圖案化金屬導體
615‧‧‧CMOS晶圓
702、704‧‧‧接合接點
第1A圖係本發明某些實施例中，包含脫氣阻障層的積體電路(IC)之剖視圖。
第1B圖係第1A圖中IC的上視圖。
第2圖係本發明某些實施例中，積體電路的形成方法之流 程圖。
第3圖係本發明某些實施例中，MEMS晶圓的形成方法之流程圖。
第4A至4H圖係本發明某些實施例中，MEMS晶圓之製程剖視圖。
第5圖係本發明某些實施例中，CMOS晶圓的形成方法之流程圖。
第6A至6D圖係本發明某些實施例中，CMOS晶圓之製程剖視圖。
第7A至7F圖係本發明某些實施例中，晶圓封裝系統之製程剖視圖。
下述揭露內容提供的不同實施例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例中將採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
另一方面，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以 說明圖示中的方向。
微機電系統(MEMS)裝置為非常小的電子機械系統，通常整合至積體電路裝置中。上述整合可降低寄生電阻、電感、與電容，降低成本、及/或提高效能。MEMS裝置的多種應用包含用於運動控制器的感測器、噴墨印表機、氣囊、麥克風、與陀螺儀。MEMS裝置的製作發展已經歷多種挑戰，比如將MEMS晶片與積體電路(IC)晶片整合在一起。在傳統製作流程中，MEMS與IC晶片可並排設置，再將兩者打線接合在一起。然而上述流程耗時，且產品的引腳較大。MEMS與CMOS裝置的晶圓級晶片封裝的優點在於，可降低封裝與整合成本。合適的接合技術，可提供MEMS基板與電路基板之間的電性及/或機械連接。
MEMS感測裝置通常用以感測圍繞裝置之環境特性。舉例來說，MEMS振動陀螺儀可藉由科氏力感測角加速度，進而確認速度、位置、與類似參數，或啟動事件如釋放氣囊。為改善MEMS裝置的操作，需操作於特定壓力，並改善所需參數的量測值。以MEMS振動陀螺儀為例，低壓(即較高真空)可降低背景雜訊，進而提供較佳量測值。如此一來，MEMS裝置通常具有密封空洞，其維持於受控的壓力等級(如真空)以實施裝置的操作。然而阻礙操作上述裝置的主要問題之一為脫氣(outgas)。脫氣為某些材料中溶解、捕獲、凍結、或吸收的氣體釋放出來的現象。當形成於CMOS裝置上的層狀物脫氣，或接合晶粒脫氣時，將劣化用於MEMS裝置之受控壓力等級(如真空)環境。
綜上所述，本發明關於用於MEMS-CMOS積體電路之新穎的製程方法與結構，其包含脫氣阻障結構。額外的多晶矽層或金屬層係形成於MEMS晶粒中，可作為MEMS晶粒與CMOS晶粒之間的電性遮罩與脫氣阻隔。上述製程可採用MEMS後製或後CMOS整合技術，在CMOS晶圓與MEMS晶圓上分別進行金屬化與多晶矽微結構製程，之後再翻轉MEMS晶圓並將其置於CMOS晶圓的頂部上。接著圖案化MEMS晶圓，並以封蓋晶圓密封MEMS晶圓。封蓋晶圓接合至MEMS晶圓的背面，以定義密封空洞(維持於受控壓力等級)。脫氣阻障層可避免脫氣，並幫助密封空洞維持其壓力等級。
上述積體電路的另一個問題為缺乏穩定的電性路徑。習知MEMS-CMOS積體電路採用共熔接合形成CMOS晶粒與MEMS晶粒之間的密封與電性連接。共熔接合為金屬為主的接合技術，其形成中間共熔化合物以堆疊兩個晶粒。然而共熔接合製程昂貴，且增加不穩定的接觸電阻。由於形成合金或共熔化合物需要高溫高壓條件，只要稍微改變反應條件就會讓接觸電阻變異好幾個級數。本發明採用直接接合技術以耦接兩個晶粒。此接合製程以化學鍵為主，只要具有足夠清潔、平坦化、且平滑表面的任何材料，均可採用此方法接合。直接接合晶粒之任何表面的製程，其步驟包含晶粒預處理、室溫下預接合、與升溫回火。
第1圖係本發明某些實施例中，包含脫氣阻障層之IC的剖視圖。IC 100包含CMOS晶粒102、位於CMOS晶粒102上的MEMS晶粒120、與位於MEMS晶粒120上的封蓋140。當封 蓋140接合至MEMS晶粒120時，即形成空洞133。空洞133係由接合材料134與144密封，其壓力不同於圍繞IC 100之環境的大氣壓力。舉例來說，空洞133可維持於低壓以利MEMS晶粒120上的MEMS裝置操作。特別在下述內容中，脫氣阻障層128a可幫助避免或限制氣體由CMOS晶粒102脫氣或擴散至空洞133中，進而提升MEMS操作的可信度。
CMOS晶粒102包含CMOS基板104與CMOS內連線106。CMOS內連線106可使裝置(如裝置111)耦接至CMOS基板104上的另一裝置。CMOS晶粒102包含平坦的上表面101與下表面103。在某些實施例中，CMOS基板104包含矽。然而，CMOS基板104可為基體半導體(如矽晶粒)、二元化合物基板(如砷化鎵晶粒)、三元化合物基板(如砷化鋁鎵)、或更多元化合物晶粒。此外，CMOS基板104亦可包含非半導體材料如絕緣層上矽(SOI)中的氧化物、部份SOI基板、多晶矽、非晶矽、或有機材料。在某些實施例中，CMOS基板104亦可包含多個晶粒，或堆疊(或黏合在一起)的多個晶粒。CMOS基板104可包含自矽錠切割出來的晶粒，及/或形成於下方基板上的任何其他種類半導體/非半導體之沉積或成長(如磊晶)層。第一氧化物層108形成CMOS內連線106的底材，其具有平坦的上表面。在某些實施例中，第一氧化物層108作為脫氣源。CMOS內連線106具有不同的金屬化層112，與連接金屬化層112的接觸通孔110。在某些實施例中，金屬化層112包含鋁銅合金(AlCu)，而接觸通孔110包含鎢(W)。兩個圖案化的內連線114a與114b位於CMOS內連線106的兩端，且內連線114a與114b的上表面與第一氧化物層108 的上表面共平面。在某些實施例中，圖案化的內連線114a與114b包含銅。
MEMS晶粒120包含MEMS基板124與MEMS內連線122，且MEMS內連線122電性連接至CMOS內連線106。MEMS晶粒120具有平坦的上表面121與下表面123。MEMS內連線122包含第二氧化物層126、脫氣阻障層128a、與電極層128b位於其中。在某些實施例中，脫氣阻障層128a與電極層128b包括多晶矽或任何適用金屬。MEMS晶粒120翻轉並位於CMOS晶粒102上，即第二氧化物層126的上表面接觸第一氧化物層108的上表面。MEMS基板124包含檢測塊(proof mass)131，其已知質量可作為測量儀器中測量未知慣量的標準。MEMS晶粒120更具有虛置開口132，可作為氣態氫氟酸(VHF，vapor HF)蝕刻形成的部份結構。VHF蝕刻可用以製作MEMS裝置中的可動微結構，以避免或減少靜態阻力問題。在移動部份MEMS裝置時，因黏著力與摩擦力卡住的靜態阻力問題，常見於濕式蝕刻製程。上述虛置開口132接觸電極層128b與第二氧化物層126。兩個圖案化的內連線130a與130b係位於MEMS內連線122的兩端，且內連線130a與130b之上表面與第二氧化物層126之上表面共平面。此外，內連線114a接觸內連線130a，且內連線114b接觸內連線130b。在某些實施例中，圖案化的內連線130a與130b包含銅。MEMS基板124具有接合材料134於背面上，用以接合封蓋140。
封蓋140藉由其表面上的接合材料144，與MEMS晶粒120接合。接合材料144與MEMS晶粒120上的接合材料134 耦接，以形成密封的空洞133。在某些實施例中，空洞133的壓力等級介於約0.1Torr至10Torr之間。接合材料134與144之間的接合可為共熔接合或熔融接合。在某些實施例中，接合材料134包含鋁銅合金(AlCu)或金(Au)，而接合材料144包含鍺(Ge)或金(Au)。在某些實施例中，封蓋140的底層142包含矽(Si)。
第1B圖係第1A圖中的IC 100之上視圖，顯示對應電極層128b之脫氣阻障層128a的覆蓋區域。電極層128b延伸至檢測塊131的區域下。檢測塊131經由四個彈簧135a、135b、135c、與135d連接至四個錨137a、137b、137c、與137d。錨與彈簧為MEMS感測器(如MEMS振動陀螺儀)中進行量測的支撐單元。脫氣阻障層128a位於錨與彈簧下，其面積延伸至足以覆蓋保護上述單元，使上述單元免於下方的CMOS晶粒之脫氣影響。在某些實施例中，脫氣阻障層128a之面積介於約10μm2至10mm2之間。
脫氣阻障層128a可作為MEMS晶粒120之脫氣阻障與電性遮罩，以保護其免受下方的裝置及/或晶粒影響(比如第一氧化物層108放出的氧氣)。MEMS晶粒120與CMOS晶粒102上的平坦上表面與化學機械研磨後的圖案化導體，有利於MEMS晶粒120與CMOS晶粒102之間的直接接合或混合接合，使上述兩晶粒之間具有穩定的電性路徑。為形成圖案化導體，可採用銅鑲嵌製程。在此製程中，圖案化較下方的絕緣層(氧化矽)使其具有開口溝槽用以形成導體。接著沉積厚層銅於絕緣層上，使銅層明顯溢出溝槽，再以化學機械研磨(CMP)移除超出絕緣層頂部的銅。陷入絕緣層之溝槽中的銅將保留而未移 除，即形成圖案化導體。
在操作時，檢測塊131係維持於內表面(MEMS表面)上，並懸置於MEMS內連線122的表面上。檢測塊131經由錨137a、137b、137c、與137d耦接至上述表面，並位於表面中或表面上的感測與驅動電極(如電極層128b)上。當IC移動(如加速)時，檢測塊131傾向於留在原處使彈簧135a、135b、135c、與135d拉或扭，造成檢測塊131與IC上周圍的MEMS及CMOS結構(如電極層128b)之間具有微小位移。當檢測塊131因施加力偏移時，檢測塊131將對應電極層128b改變位置，此時可量測電容改變以確認偏移程度(與對應的施加力)。檢測塊131與固定的電極層128b之間的電容取決於兩者之間的介電常數，但長久使用後的脫氣現象會改變上述介電常數。由於外力造成的檢測塊131偏移量會受到脫氣效應影響，減少脫氣問題有利於確保MEMS感測器在長久使用後維持相同感測特性。如此一來，脫氣阻障層128a可改善感測器於使用期間中的準確性。
第2圖係本發明某些實施例中，形成積體電路之方法200的流程圖。下述方法200包含一系列的動作或事件，但應理解這些動作與事件的順序僅用以說明而非侷限本發明。舉例來說，某些動作將以不同順序操作，及/或與其他動作或事件同時執行，而不以下述內容及/或圖式的順序進行。此外，本發明的一或多個實施例不需進行所有的動作。另一方面，下述的一或多個動作可執行於一或多個分離的步驟中。
在步驟202中，形成半導體晶圓，其包含第一上表面與第一下表面。
在步驟204中，形成MEMS晶圓，其包含第二上表面與第二下表面。MEMS晶圓包含脫氣阻障層。
在步驟206中，第一上表面接合至第二上表面。
在步驟208中，封蓋係接合至第二下表面上以定義MEMS晶圓與封蓋之間的空洞。脫氣阻障層可避免或減少半導體晶圓脫氣至空洞。與習知方法相較，上述方法有利於改善IC產品於使用期間中的一致性。
第3圖係本發明某些實施例中，形成MEMS晶圓之方法300的流程圖。下述方法300包含一系列的動作或事件，但應理解這些動作與事件的順序僅用以說明而非侷限本發明。舉例來說，某些動作將以不同順序操作，及/或與其他動作或事件同時執行，而不以下述內容及/或圖式的順序進行。此外，本發明的一或多個實施例不需進行所有的動作。另一方面，下述的一或多個動作可執行於一或多個分離的步驟中。
在步驟302中，形成底氧化物層於MEMS晶圓上。在某些實施例中，MEMS基板包含矽。
在步驟304中，形成第一多晶層於底氧化物層上。第一多晶層作為MEMS晶圓的電極層，可測量MEMS晶圓的電性。
在步驟306中，形成中間氧化物層於第一多晶層上。中間氧化物層可電性絕緣第一多晶層與後續形成的其他導電層。此外，中間氧化物層係於高溫(>900℃)下回火以降低其脫氣性。此時進行回火不會造成任何電性或機械問題，因為此時沒有任何溫度敏感的構件整合於MEMS裝置中。如此一來， MEMS晶圓不含主動裝置(包含掺雜區)，回火幾乎沒有熱預算的問題(比如通道區或其他佈植區於高溫回火時的擴散)。
在步驟308中，形成第二多晶層於中間氧化物層上。第二多晶層作為脫氣阻障層。第二多晶層的面積需足以保護覆蓋在後續製程階段中，與MEMS裝置整合的裝置與基板。在其他實施例中，金屬層可作為脫氣阻障層。
在步驟310中，形成第二氧化物層於第二多晶層上。第二氧化物層係於高溫(>900℃)下回火以降低其脫氣性。在某些實施例中，第二氧化物層的密度大於第一氧化物層。雖然在某些情況下，較高密度的第二氧化物層昂貴或耗時，但有利於緩和其成為脫氣源的狀況。
在步驟312中，圖案化第二氧化物層以形成開口用於接觸通孔與接合區。
在步驟314中，金屬鍍/沉積銅至開口。
在步驟316中，在沉積的銅層上進行CMP以提供平滑表面，其可適用於直接接合至CMOS晶圓。
第4A至4H圖係本發明某些實施例中，用以形成MEMS晶圓之方法300的製程剖視圖。
第4A圖係半導體主體400a的剖視圖，其具有圖案化的底氧化物層404a於MEMS基板402上。MEMS基板402可為基體矽基板、絕緣層上矽(SOI)基板、二元半導體基板如砷化鎵(GaAs)、三元半導體基板砷化鋁鎵(AlGaAs)、或更多元半導體基板。任何基板均可包含掺雜區形成其中、一或多個絕緣層形成其中或其上、及/或導電層形成其中或其上。底氧化物層 經圖案化後可用以形成接觸電極。
第4B圖係半導體主體400b之剖視圖，其具有圖案化之第一多晶層406a於底氧化物層404a上。第一多晶層406a形成MEMS晶圓的電極。在其他實施例中，第一多晶層406a亦可包含其他導電材料如金屬。
第4C圖係形成中間氧化物層404b於第一多晶層406a上之後的半導體主體400c其剖視圖。在沉積中間氧化物層404b後進行CMP於其上，以形成平坦的上表面。此外，中間氧化物層404b經圖案化後形成通孔開口，其用於內連線至第一多晶層406a。第一氧化物層404a與中間氧化物層404b係於高溫(>900℃)下回火以降低其脫氣性。由於此時沒有半導體晶圓位於MEMS基板402下，上述高溫回火仍屬安全。
第4D圖係形成圖案化之第二多晶層406b於中間氧化物層404b上之後的半導體主體400d其剖視圖。第二多晶層406b作為MEMS晶圓之脫氣阻擋與電性遮罩，可避免其受任何與MEMS晶圓整合之其他晶圓影響。
第4E圖係形成第二氧化物層404c於第二多晶層406b上之後的半導體主體400e其剖視圖。在沉積第二氧化物層404c後，進行CMP以平坦化第二氧化物層404c的上表面。
第4F圖係圖案化第二氧化物層404c，以形成用於接觸通孔與接觸區之開口410a與410b之後的半導體主體400f其剖視圖。此圖結構係用以開始銅鑲嵌製程。氧化物層係於高溫(>900℃)下回火以降低其脫氣性。
第4G圖係沉積金屬層412於氧化物層404上之後的 半導體主體400g其剖視圖。在某些實施例中，金屬層412包含銅。
第4H圖係進行CMP於金屬層412上之後的半導體主體400h其剖視圖。上述製程可形成圖案化導體(接觸墊)412a與412b埋置於MEMS晶圓中，且圖案化導體之上表面與緻密的氧化物層404之上表面共平面。此製程階段形成MEMS晶圓413。
第5圖係本發明某些實施例中，形成CMOS晶圓之方法500的流程圖。
在步驟502中，形成平坦化的第一氧化物層於底CMOS結構之頂金屬層上。
在步驟504中，圖案化平坦化的第一氧化物層，以形成開口用於接觸通孔與接合區。
在步驟506中，金屬鍍銅至開口。
在步驟508中，在金屬層上進行CMP以形成圖案化導體。
第6A至6D圖係本發明某些實施例中，以方法500形成CMOS晶圓之製程剖視圖。
第6A圖係半導體主體600a之剖視圖，其具有平坦化的第一氧化物層610於底CMOS結構602之頂金屬層608上。第一氧化物層610經CMP製程平坦化。CMOS晶圓更包含金屬結構606與接觸通孔604埋置於第一氧化物層610中。
第6B圖係圖案化第一氧化物層610之上表面，以形成用於接觸通孔與接合區的開口612a與612b之後的半導體主體600b其剖視圖。此圖結構係用以開始銅鑲嵌製程。
第6C圖係沉積金屬層614於第一氧化物層610上之後的半導體主體600c其剖視圖。在某些實施例中，金屬層包含銅。
第6D圖係於金屬層614上進行CMP，以形成圖案化金屬導體614a與614b之後的半導體主體600d其剖視圖。圖案化金屬導體614a與614b之上表面與第一氧化物層610之上表面等高。此製程階段形成CMOS晶圓615。
第7A至7F圖係本發明某些實施例中，形成晶圓封裝系統之製程剖視圖。
第7A圖係半導體主體700a之剖視圖，其中MEMS晶圓413係翻轉並位於CMOS晶圓615上，使圖案化導體412a與412b分別對準圖案化金屬導體614a與614b。在兩個晶圓之間形成接合的晶圓接合技術如直接接合或混合接合，其中鑲嵌-圖案化金屬部份可藉由銅-銅接合提供層間電性連接，而兩個晶圓之氧化物層之間的熔融接合可機械支撐兩個晶圓。在將MEMS晶圓413置於CMOS晶圓615上之後，可進行400℃之回火步驟，藉由金屬熔融接合使圖案化導體的金屬晶粒成長與再連接。上述步驟可形成堅固穩定的電性連接於兩個晶圓之間，而不需額外的環氧層、黏結層、或個別的焊料層於兩個晶圓之間。
第7B圖係以研磨及/或CMP薄化MEMS基板402至所需厚度之後的半導體主體700b其剖視圖。在某些實施例中，MEMS基板402之厚度約介於10μm至60μm之間。
第7C圖係形成接合接點702於MEMS基板402之背面上之後的半導體主體700c其剖視圖。在某些實施例中，接合 接點702包含AlCu或Au。
第7D圖係圖案化MEMS基板402後之半導體主體700d其剖視圖。此製程步驟定義MEMS裝置的主要結構如檢測塊、彈簧、錨、與類似物。在某些實施例中，可採用深反應性離子蝕刻(DRIE)以圖案化MEMS基板402。
第7E圖係進行VHF蝕刻以移除部份緻密的氧化物層404並形成虛置開口703，以形成MEMS感測所需的結構之後的半導體主體700e其剖視圖。VHF蝕刻有助於形成的微結構免於靜態阻力問題。在此階段中，可進行快速偵測以測試感測/積體電路的功能。
第7F圖係將封蓋706接合至MEMS晶圓上，以形成空洞707於MEMS晶圓413與封蓋706之間之後的半導體主體700f其剖視圖。上述封蓋706可為封蓋晶圓。封蓋706具有接合接點704，可與接合接點702形成熔融接合或共熔接合。在決定MEMS晶圓與封蓋之間的空洞壓力等級時，上述接合製程扮演重要角色。在形成半導體主體700f後，可進行某些後段製程如切割晶圓以形成個別晶粒。在某些實施例中，空洞707之壓力等級約介於0.1Torr至10Torr之間。在某些實施例中，接合接點704包含Ge或Au。
可以理解的是，整篇說明書中用以舉例的結構與其形成方法(比如圖式所示之結構，以及上述形成方法)並不限於對應的結構。方法與結構應視作彼此獨立，且兩者可單獨存在。方法與結構不必然以圖式中的特定方式實施。此外，此處的層狀物可由任何合適方法形成，比如旋塗法、濺鍍法、成長 法、及/或沉積法。
此外，本技術領域中具有通常知識者在閱讀及/或理解說明書與附圖後，應可進行等效置換及/或改良。本發明包含但不限於這些置換與改良。舉例來說，雖然圖示及內容中提及特定的掺雜種類，但本技術領域中具有通常知識者自可將其置換為其他掺雜種類。
此外，一或多個實施方式揭露的特定結構或實施例，可依需要與其他實施方式中一或多個其他結構及/或實施例隨意組合。此外，用語「包含」、「具有」，「含」、及/或其變化，可延伸解釋為包括性的意義，比如「包括」。此外，「實例」僅僅是某一實例而非最佳實例。可以理解的是，上述結構、層、及/或單元對應另一者之特定尺寸及/或方向，僅用於簡化說明和方便理解，其實際尺寸及/或方向可能不同於上述內容。
本發明關於形成MEMS晶粒封裝系統的結構與製程，其可避免與MEMS晶粒整合之裝置及材料脫氣。為達上述目的，脫氣阻障層的面積與形成於MEMS晶粒中的下方晶粒之面積相同。在MEMS-CMOS整合系統的一實施例中，可採用MEMS後製或後CMOS整合技術，使金屬化與多晶矽微結構分別形成於CMOS晶粒與MEMS晶粒上。銅鑲嵌製程可用以形成圖案化導體於MEMS晶粒與CMOS晶粒上，再翻轉MEMS晶粒以直接接合至CMOS晶粒。上述步驟可讓兩晶粒之間具有穩定的電阻界面。此外，VHF蝕刻技術可用以形成微結構於MEMS晶粒上，以避免製程靜態阻力問題。在某些實施例中可進行末端 製程，其包含切割晶圓封裝以形成個別晶粒。
在某些實施例中，積體電路(IC)包括半導體晶粒，其包含第一上表面與第一下表面；MEMS晶粒，其包含第二上表面與第二下表面，其中MEMS晶粒位於半導體晶粒上，且第一上表面耦接至第二上表面；封蓋，接合至第二下表面以定義MEMS晶粒與封蓋之間的空洞；以及脫氣阻障層，位於MEMS晶粒中，用以避免半導體晶粒脫氣至空洞。
在另一實施例中，積體電路包括：半導體晶粒，其包含半導體內連線於半導體基板上，其中半導體內連線包括第一氧化物層與圖案化導體，且第一氧化物層與圖案化導體共平面以形成半導體內連線的上表面；MEMS晶粒，包括MEMS內連線於MEMS基板上，其中MEMS內連線包括第二氧化物層與圖案化MEMS導體，且第二氧化物層與圖案化MEMS導體共平面以形成MEMS內連線的上表面，其中：MEMS晶粒位於半導體晶粒上，且MEMS內連線的上表面與半導體內連線的上表面相鄰，且圖案化MEMS導體對準半導體晶粒的圖案化導體；以及MEMS晶粒經由直接接合耦接至半導體晶粒；封蓋接合至MEMS基板的下表面，以定義空洞於MEMS晶粒與封蓋之間；以及脫氣阻障層，位於MEMS內連線中，用以避免半導體晶粒脫氣至空洞。
在又一實施例中，感測裝置之積體電路(IC)的形成方法包括：形成半導體晶圓，半導體晶圓包括平坦的第一上表面與第一下表面；形成MEMS晶圓，MEMS晶圓包括平坦的第二上表面與第二下表面，其中脫氣阻障層位於MEMS晶圓中； 接合第一上表面至第二上表面；以及接合封蓋於第二下表面上，以定義MEMS晶圓與封蓋之間的空洞。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧IC
101、121‧‧‧上表面
102‧‧‧CMOS晶粒
103、123‧‧‧下表面
104‧‧‧CMOS基板
106‧‧‧CMOS內連線
108‧‧‧第一氧化物層
110‧‧‧接觸通孔
111‧‧‧裝置
112‧‧‧金屬化層
114a、114b、130a、130b‧‧‧內連線
120‧‧‧MEMS晶粒
122‧‧‧MEMS內連線
124‧‧‧MEMS基板
126‧‧‧第二氧化物層
128a‧‧‧脫氣阻障層
128b‧‧‧電極層
131‧‧‧檢測塊
132‧‧‧虛置開口
133‧‧‧空洞
134、144‧‧‧接合材料
140‧‧‧封蓋
142‧‧‧底層

Claims (9)

  1. 一種積體電路，包括：一半導體晶粒，包含第一上表面與一第一下表面；一MEMS晶粒，包含一第二上表面與一第二下表面，其中該MEMS晶粒位於該半導體晶粒上，且該第一上表面耦接至該第二上表面；一封蓋，接合至第二下表面以定義該MEMS晶粒與該封蓋之間的空洞；以及一脫氣阻障層，位於該MEMS晶粒中，用以避免該半導體晶粒脫氣至該空洞，其中該MEMS晶粒包括：一MEMS基板與一MEMS內連線；多個圖案化導體，位於該MEMS內連線之緻密氧化物層中，其中該脫氣阻障層位於該MEMS基板與該緻密氧化物層之間；以及一電極層，形成於該脫氣阻障層與該MEMS基板之間。
  2. 如申請專利範圍第1項所述之積體電路，其中該些圖案化導體與該緻密氧化物層具有共平面的表面以定義該第二上表面。
  3. 一種積體電路，包括：一半導體晶粒，包含一半導體內連線於一半導體基板上，其中該半導體內連線包括一第一氧化物層與圖案化導體，且該第一氧化物層與該些圖案化導體共平面以形成該半導體內連線的一上表面；以及 一MEMS晶粒，包括一MEMS內連線於一MEMS基板上，其中該MEMS內連線包括一第二氧化物層與圖案化MEMS導體，且該第二氧化物層與該些圖案化MEMS導體共平面以形成該MEMS內連線的上表面，其中：該MEMS晶粒位於該半導體晶粒上，且該MEMS內連線的上表面與該半導體內連線的上表面相鄰，且該些圖案化MEMS導體對準該半導體晶粒的該些圖案化導體；該MEMS晶粒經由一直接接合耦接至該半導體晶粒；一封蓋接合至該MEMS基板的一下表面，以定義一空洞於該MEMS晶粒與該封蓋之間；一脫氣阻障層，位於該MEMS基板與該第二氧化物層之間，用以避免該半導體晶粒脫氣至該空洞；以及一電極層，形成於該脫氣阻障層與該MEMS基板之間。
  4. 如申請專利範圍第3項所述之積體電路，其中該脫氣阻障層的面積與該半導體晶粒的面積相同。
  5. 如申請專利範圍第3項所述之積體電路，其中該MEMS晶粒包含一電極層於該第二氧化物層中，且該電極層包括多晶矽或金屬。
  6. 一種感測裝置之積體電路的形成方法，包括：形成一半導體晶圓，該半導體晶圓包括平坦的一第一上表面與一第一下表面；形成一MEMS晶圓，該MEMS晶圓包括平坦的一第二上表面與一第二下表面，其中一脫氣阻障層位於該MEMS晶圓中；接合該第一上表面至該第二上表面；以及 接合一封蓋於該第二下表面上，以定義該MEMS晶圓與該封蓋之間的一空洞，其中形成該MEMS晶圓之步驟包括：形成一底氧化物層於一MEMS基板上；形成一第一多晶層於該底氧化物層上；形成一中間氧化物層於該第一多晶層上；沉積一第二多晶層於該中間氧化物層上；形成平坦的一第二氧化物層於該第二晶層上；圖案化該第二氧化物層以形成用於多個接觸電極的多個開口；金屬鍍銅至該些開口中；以及進行化學機械研磨，以形成具有平坦上表面的多個圖案化MEMS導體。
  7. 如申請專利範圍第6項所述之感測裝置之積體電路的形成方法，其中形成該半導體晶圓之步驟包括：形成一平坦化的第一氧化物層於該半導體內連線的一頂金屬層上；圖案化該平坦化的第一氧化物層，以形成用於多個接觸電極之多個開口；金屬鍍銅至該些開口中；以及進行化學機械研磨，以形成具有平坦上表面的多個圖案化導體。
  8. 如申請專利範圍第6項所述之感測裝置之積體電路的形成方法，其中接合該第一上表面與該第二上表面之步驟包括 直接接合，其中該MEMS晶圓之該些圖案化MEMS導體與該半導體晶圓之該些圖案化導體先於室溫下接觸，之後回火以形成一金屬熔融接合。
  9. 如申請專利範圍第6項所述之感測裝置之積體電路的形成方法，其中接合該封蓋於該第二下表面上的步驟前，更包括：形成用於該封蓋之多個接觸電極，且該封蓋位於該MEMS基板之背面上；圖案化該MEMS基板；以及進行氣相氫氟酸蝕刻，以移除部份該第二氧化物層。
TW103127434A 2014-05-13 2014-08-11 積體電路與感測裝置之積體電路的形成方法 TWI571428B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/276,445 US9522822B2 (en) 2014-05-13 2014-05-13 Sensor integration with an outgassing barrier and a stable electrical signal path

Publications (2)

Publication Number Publication Date
TW201542442A TW201542442A (zh) 2015-11-16
TWI571428B true TWI571428B (zh) 2017-02-21

Family

ID=54537929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127434A TWI571428B (zh) 2014-05-13 2014-08-11 積體電路與感測裝置之積體電路的形成方法

Country Status (2)

Country Link
US (1) US9522822B2 (zh)
TW (1) TWI571428B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750542B (zh) * 2018-11-26 2021-12-21 德商羅伯特博斯奇股份有限公司 感測器及其封裝組件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10081535B2 (en) * 2013-06-25 2018-09-25 Analog Devices, Inc. Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry
US9776858B2 (en) * 2014-02-26 2017-10-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
FR3045028B1 (fr) * 2015-12-11 2018-01-05 Tronic's Microsystems Procede de fabrication d'un dispositif micro electromecanique et dispositif correspondant
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
US9643838B1 (en) * 2016-02-05 2017-05-09 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor device and package and manufacturing method thereof
US10280076B2 (en) * 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10087072B2 (en) * 2016-05-04 2018-10-02 United Microelectronics Corp. Microelectromechanical system structure including thermal stability layer whose material has higher growth temperature, and method for fabricating the same
US10115692B2 (en) 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps
DE102016223203A1 (de) * 2016-11-23 2018-05-24 Robert Bosch Gmbh MEMS-Bauelement mit niederohmiger Verdrahtung und Verfahren zur Herstellung desselben
US10457549B2 (en) * 2017-02-03 2019-10-29 Taiwan Semiconductor Manfacturing Company Ltd. Semiconductive structure and manufacturing method thereof
US10157867B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
DE102018111200A1 (de) * 2018-05-09 2019-11-14 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines wenigstens teilweise gehäusten Halbleiterwafers
WO2021140207A2 (en) * 2020-01-08 2021-07-15 Nanusens SL Mems device built using the beol metal layers of a solid state semiconductor process
DE102020204960A1 (de) 2020-04-20 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mikroelektronikvorrichtung
CN112234053B (zh) * 2020-10-15 2022-10-04 联合微电子中心有限责任公司 晶圆堆叠方法、晶圆堆叠结构和半导体封装
CN112331617B (zh) * 2020-11-05 2023-06-09 联合微电子中心有限责任公司 一种埋入式键合工艺三维集成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006959A1 (en) * 2006-06-14 2010-01-14 Magnachip Semiconductor Ltd. Package of mems device and method for fabricating the same
TW201343533A (zh) * 2012-04-18 2013-11-01 Taiwan Semiconductor Mfg 微電機系統裝置以及其形成之方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372619B1 (en) 2001-07-30 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Method for fabricating wafer level chip scale package with discrete package encapsulation
US7943412B2 (en) * 2001-12-10 2011-05-17 International Business Machines Corporation Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
US20050250253A1 (en) 2002-10-23 2005-11-10 Cheung Kin P Processes for hermetically packaging wafer level microscopic structures
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
US6936918B2 (en) * 2003-12-15 2005-08-30 Analog Devices, Inc. MEMS device with conductive path through substrate
US7659150B1 (en) 2007-03-09 2010-02-09 Silicon Clocks, Inc. Microshells for multi-level vacuum cavities
JP4793496B2 (ja) 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
US8012785B2 (en) 2009-04-24 2011-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated CMOS-MEMS device
US8647963B2 (en) 2009-07-08 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of wafer level chip molded packaging
TWI434803B (zh) * 2010-06-30 2014-04-21 Ind Tech Res Inst 微機電元件與電路晶片之整合裝置及其製造方法
US8648468B2 (en) * 2010-07-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Hermetic wafer level packaging
US8507358B2 (en) * 2010-08-27 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Composite wafer semiconductor
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
US8797127B2 (en) 2010-11-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS switch with reduced dielectric charging effect
US8754529B2 (en) * 2011-03-28 2014-06-17 Miradia, Inc. MEMS device with simplified electrical conducting paths
US9365416B2 (en) 2011-08-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
US8525278B2 (en) 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US8558330B2 (en) 2011-10-31 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Deep well process for MEMS pressure sensor
US8940586B2 (en) * 2011-11-23 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for MEMS bump side wall angle improvement
US8587077B2 (en) * 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US8716852B2 (en) 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
US8887573B2 (en) 2012-02-21 2014-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS vacuum level monitor in sealed package
DE102012206854B4 (de) * 2012-04-25 2020-11-12 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
US8729646B2 (en) 2012-08-09 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming the same
DE102012219550B4 (de) * 2012-10-25 2024-04-18 Robert Bosch Gmbh Hybrid integriertes Bauteil
US9233839B2 (en) * 2013-08-01 2016-01-12 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
US9630832B2 (en) * 2013-12-19 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
US9776856B2 (en) * 2013-12-20 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum sealed MEMS and CMOS package
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9352956B2 (en) * 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006959A1 (en) * 2006-06-14 2010-01-14 Magnachip Semiconductor Ltd. Package of mems device and method for fabricating the same
TW201343533A (zh) * 2012-04-18 2013-11-01 Taiwan Semiconductor Mfg 微電機系統裝置以及其形成之方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750542B (zh) * 2018-11-26 2021-12-21 德商羅伯特博斯奇股份有限公司 感測器及其封裝組件
US11685646B2 (en) 2018-11-26 2023-06-27 Robert Bosch Gmbh Sensor and package assembly thereof

Also Published As

Publication number Publication date
US20150329353A1 (en) 2015-11-19
US9522822B2 (en) 2016-12-20
TW201542442A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
TWI571428B (zh) 積體電路與感測裝置之積體電路的形成方法
US10519032B2 (en) MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US9346666B2 (en) Composite wafer semiconductor
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US8569090B2 (en) Wafer level structures and methods for fabricating and packaging MEMS
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
TWI594943B (zh) 製造混合整合構件的方法以及這種混合整合構件
CN102815659B (zh) 具有可移动部件的半导体器件及其制造方法
US9567210B2 (en) Multi-pressure MEMS package
KR102137103B1 (ko) 웨이퍼 레벨 패키징을 위한 집적 방식
US9567206B2 (en) Structures and formation methods of micro-electro mechanical system device
TWI744398B (zh) 積體電路裝置及其形成方法
CN108083224B (zh) 具有低电阻布线的mems构件和用于制造这种mems构件的方法
US11932534B2 (en) MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion
US9266721B2 (en) Eutectic bonding of thin chips on a carrier substrate
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
TWI794937B (zh) 半導體結構及其製作方法
KR20130142530A (ko) 멤스 패키지 및 그 제조 방법