KR20130142530A - 멤스 패키지 및 그 제조 방법 - Google Patents

Abstract

본 발명의 일 관점에 의하면, 멤스 소자, 상기 멤스 소자 상의 판독집적회로(readout integrated circuit, ROIC) 구조체 및 상기 멤스 소자와 상기 판독집적회로 구조체 사이에 개재된 실링 부재를 포함하고, 상기 멤스 소자, 상기 판독집적회로 구조체 및 상기 실링 부재로 한정된 내부 공간은 밀봉되는, 멤스 패키지 및 그 제조방법이 제공된다.

Description

멤스 패키지 및 그 제조 방법{MEMS package and manufacturing method thereof}

본 발명은 패키지 및 그 제조방법에 대한 것으로서, 더욱 상세하게는 멤스 패키지 및 그 제조방법에 대한 것이다.

미세전기기계시스템(MEMS : Micro Electro-Mechanical Systems, 이하 '멤스'라고 함) 소자는 기계요소 부품, 센서, 액츄에이터, 전자 회로를 하나의 실리콘 기판, 글래스 기판 등의 기판 상에 집적화한 미세 구조체를 가리킨다. 즉, 멤스 소자는 기계적 특성인 구동력을 출력하는 구동부와, 구동부를 제어하는 전기적 특성을 가지는 반도체 집적회로 등을 전기적으로 그리고 기계적으로 결합시킨 장치이다.

멤스 패키지는 멤스 소자와 멤스 소자의 신호를 처리하기 위한 장치가 결합된 구조체로서, 멤스 패키지를 이용하여 현재 제품으로서 시판되고 있는 것으로서는 가속도계, 압력 센서, 잉크젯 헤드, 하드 디스크용 헤드, 프로젝션 디스플레이, 스캐너 등이 있다.

그러나 종래의 멤스 패키지 및 그 제조방법에 따르면, 멤스 소자를 보호하기 위하여 멤스 소자 상에 캐핑(capping) 웨이퍼를 추가로 사용하여야 하며, 멤스 소자의 신호를 처리하기 위한 장치와 멤스 소자를 전기적으로 연결하기 위하여 본딩 와이어를 사용하여야 하므로, 멤스 패키지의 제조비용이 높아지며 패키지의 소형화에 한계가 따른다.

본 발명을 이러한 문제점을 해결하기 위해 안출된 것으로서, 멤스 패키지의 소형화와 제조비용의 절감을 구현할 수 있는 멤스 패키지 및 그 제조방법의 제공을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.

본 발명의 일 관점에 따른 멤스 패키지가 제공된다. 상기 멤스 패키지는 멤스 소자, 상기 멤스 소자 상의 판독집적회로(readout integrated circuit, ROIC) 구조체 및 상기 멤스 소자와 상기 판독집적회로 구조체 사이에 개재된 실링 부재;를 포함한다. 상기 멤스 소자, 상기 판독집적회로 구조체 및 상기 실링 부재로 한정된 내부 공간은 밀봉된다.

상기 멤스 패키지에서, 상기 판독집적회로 구조체는 상기 멤스 소자와 반대방향인 상기 판독집적회로 구조체의 상면에서 상기 판독집적회로 구조체의 내부로 신장하는 도전성 비아 패턴을 더 포함할 수 있고, 상기 도전성 비아 패턴과 상기 멤스 소자는 전기적으로 연결될 수 있다.

상기 멤스 패키지에서, 상기 멤스 소자와 상기 판독집적회로 구조체 사이에 개재되어 전기적 상호연결 통로를 구성하는 도전성 범프를 더 포함할 수 있으며, 상기 도전성 비아 패턴은 상기 멤스 소자와 반대 방향인 상기 판독집적회로 구조체의 상면에서 상기 도전성 범프와 직접 접촉하지 않도록 상기 판독집적회로 구조체의 내부로 신장하는 일체(一體)의 패턴을 포함할 수 있다.

상기 멤스 패키지에서, 상기 멤스 소자와 상기 판독집적회로 구조체 사이에 개재되어 전기적 상호연결 통로를 구성하는 도전성 범프를 더 포함할 수 있으며, 상기 도전성 비아 패턴은 상기 멤스 소자와 반대 방향인 상기 판독집적회로 구조체의 상면에서 상기 도전성 범프와 직접 접촉하도록 상기 멤스 소자와 마주보는 대향면까지 신장하는 일체의 패턴을 포함할 수 있다.

상기 멤스 패키지에서, 상기 도전성 비아 패턴과 직접 연결되며 상기 판독집적회로 구조체의 상면에 배치된 재배선 패턴을 더 포함할 수 있다. 이 경우, 상기 재배선 패턴의 상에 배치되며 상기 도전성 비아 패턴과 전기적으로 연결되는 전기적 단자를 더 포함할 수 있다.

상기 멤스 패키지에서, 상기 멤스 소자는 상기 판독집적회로 구조체와 반대방향인 상기 멤스 소자의 상면에서 상기 멤스 소자의 내부로 신장하며, 상기 멤스 소자와 직접 전기적으로 연결되는, 도전성 비아 패턴을 더 포함할 수 있다.

상기 멤스 패키지에서, 상기 도전성 비아 패턴과 직접 연결되며 상기 멤스 소자의 상면에 배치된 재배선 패턴을 더 포함할 수 있다. 이 경우, 상기 재배선 패턴의 상에 배치되며 상기 도전성 비아 패턴과 전기적으로 연결되는 전기적 단자를 더 포함할 수 있다.

본 발명의 다른 관점에 따른 멤스 패키지의 제조방법이 제공된다. 상기 멤스 패키지의 제조방법은 멤스 소자를 준비하는 단계, 상기 멤스 소자 상에 실링 부재를 배치하는 단계 및 상기 멤스 소자 상에 상기 실링 부재를 개재하여 판독집적회로(readout integrated circuit, ROIC) 구조체를 배치하는 단계를 포함한다. 상기 멤스 소자, 상기 판독집적회로 구조체 및 상기 실링 부재로 한정된 내부 공간은 밀봉될 수 있다.

상기 멤스 패키지의 제조방법에서, TSV(Through silicon via) 공정을 이용하여 상기 멤스 소자와 반대방향인 상기 판독집적회로 구조체의 상면에서부터 상기 판독집적회로 구조체 내에 비아 홀을 형성하는 단계 및 상기 비아 홀에 도전성 비아 패턴을 형성하는 단계를 더 포함할 수 있다.

상기 멤스 패키지의 제조방법에서, TSV 공정을 이용하여 상기 판독집적회로 구조체와 반대방향인 상기 멤스 소자의 상면에서부터 상기 멤스 소자 내에 비아 홀을 형성하는 단계 및 상기 비아 홀에 도전성 비아 패턴을 형성하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 의하면, 멤스 소자를 보호하기 위하여 멤스 소자 상에 캐핑 웨이퍼를 추가로 사용하지 않아도 되며, 멤스 소자의 신호를 처리하기 위한 장치와 멤스 소자를 전기적으로 연결하기 위하여 본딩 와이어를 사용하지 않아도 되므로, 제조비용을 절감하면서 소형화된 멤스 패키지 및 그 제조방법을 구현할 수 있다. 본 발명의 효과는 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 멤스 패키지의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 멤스 패키지의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 멤스 패키지의 단면도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 멤스 패키지를 제조하는 방법을 순차적으로 도해하는 단면도들이다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장 또는 축소될 수 있다.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.

또한, "상의" 또는 "하의" 와 같은 상대적인 용어들은 도면에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 사용될 수 있다. 상대적 용어들은 도면에서 묘사되는 방향과 별도로 구조체의 다른 방향들을 포함하는 것으로 이해될 수도 있다. 예를 들어, 도면들에서 구조체의 상하가 뒤집어 진다면, 다른 요소들의 상면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하면 상에 방향을 가지게 된다. 그러므로 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다.

또한, 어떠한 구성요소가 다른 구성요소 "상에" 위치하거나, 다른 구성요소에 "(전기적으로) 연결"된다고 언급할 때는, 상기 구성요소는 상기 다른 구성요소의 직접 상에 위치하거나, 상기 다른 구성요소에 직접 (전기적으로) 연결되는 것을 의미할 수도 있으나, 나아가, 하나 또는 둘 이상의 개재하는 구성요소들이 그 사이에 존재할 수 있음을 의미할 수도 있다. 하지만, 어떠한 구성요소가 다른 구성요소의 "직접 상에" 위치하거나, 다른 구성요소에 "직접 (전기적으로) 연결"된다거나, 또는 다른 구성요소에"직접 접촉"한다고 언급할 때는, 별도의 언급이 없다면 그 사이에 개재하는 구성요소들이 존재하지 않음을 의미한다.

도 1은 본 발명의 일 실시예에 따른 멤스 패키지의 단면도이다. 도 1을 참조하면, 멤스 패키지는 멤스 소자(10)와 멤스 소자(10) 상에 배치된 신호 처리부(20)를 포함한다. 신호 처리부(20)는 멤스 소자(10)에서 발생된 신호를 처리하기 위한 구성요소를 포함한다.

멤스 소자(10)는 미세전기기계시스템(Micro Electro-Mechanical Systems) 소자의 약칭으로서, 기계요소 부품, 센서, 액츄에이터, 전자 회로를 하나의 실리콘 기판, 글래스 기판 등의 기판 상에 집적화한 미세 구조체를 가리킨다. 예를 들어, 멤스 소자(10)는 제1기판(12) 및 그 상에 배치된 제2기판(16a)을 포함한다. 제1기판(12)과 제2기판(16a)은 절연층 패턴(14)에 의하여 서로 이격되도록 배치될 수 있다. 나아가, 제1기판(12)과 제2기판(16a) 사이는 캐비티(cavity, 18)가 형성될 수 있다. 캐비티(18)의 형상의 단면은 예시적으로 사다리꼴로 도시하였으나, 본 발명의 기술적 사상은 캐비티(18)의 형상에 한정되지 않으며, 예를 들어, 캐비티(18) 상의 구조물이 움직일 수 있도록 캐비티(18)의 형상의 단면은 사각형 등의 다각형, 원형 또는 타원형일 수 있다.

나아가, 본 발명의 변형된 실시예에서는 캐비티(18)가 형성되지 않을 수 있다. 이 경우에 제1기판(12)과 제2기판(16a)은 절연층 패턴(14)에 의해서만 서로 이격될 수 있다.

제2기판(16a)의 일부는 식각 및/또는 불순물 도핑 등의 공정을 통하여 형성된 구동부(16b)를 포함할 수 있다. 예를 들어, 멤스 소자(10)가 관성 센서의 일부인 경우, 상부전극을 담당하는 구동부(16b)와 하부전극을 담당하는 제1기판(12) 내의 소정부 사이의 전기용량은 두 전극 사이의 매질의 유전율과 마주보는 두 전극의 면적에 비례하고, 두 전극 사이의 이격 거리에 반비례하는 값으로 근사화될 수 있다. 두 전극이 상대적으로 상하 및/또는 좌우로 상대적으로 이동하면, 두 전극 사이의 간격이나 겹치는 면적이 변화하여 정전용량이 변화한다. 따라서 이러한 정전용량의 변화를 전기적 신호로 출력하면 두 전극 사이의 상대적인 변위를 측정할 수 있다.

나아가 멤스 소자(10)는 상술한 예시적인 관성 센서 이외에도 압력 센서, 영상장치 센서 등의 다양한 센서에 적용될 수 있다. 그러나 본 발명의 기술적 사상은 멤스 소자(10)의 기능, 종류 또는 구조에 의하여 한정되지 않음은 명백하다.

신호 처리부(20)는 판독집적회로(readout integrated circuit, ROIC) 구조체(24)를 포함한다. 판독집적회로 구조체(24)는 멤스 소자(10)에서 발생된 신호를 외부의 PCB 기판으로 전달하기 이전에 사용자가 필요로 하는 용도에 적절한 신호로 처리하고 변환시키는 회로를 포함한다. 예를 들어, 판독집적회로 구조체(24)는 임피던스 매칭, 증폭기능, 잡음제거 기능 및 셀 선택 기능을 구현할 수 있는 회로를 가지며, 저전력, 저잡음, 선형성, 단일성(uniformity), 우수한 주파수 응답 특성 등의 조건을 갖출 수 있다. 판독집적회로 구조체(24)는 판독집적회로를 포함하는 칩, 기판, 웨이퍼 또는 패키지의 형태를 가질 수 있다.

판독집적회로 구조체(24)는 서로 대향하는 상면과 하면을 가지는데, 예를 들어, 판독집적회로 구조체(24)의 하면은 멤스 소자(10)와 대면하며, 이 경우 판독집적회로 구조체(24)의 상면은 상기 하면을 기준으로 멤스 소자(10)와 반대방향에 위치한다. 판독집적회로 구조체(24)는 도전성 비아 패턴(31)을 포함한다. 도전성 비아 패턴(31)은 멤스 소자(10)와 반대 방향인 판독집적회로 구조체(24)의 상면에서 멤스 소자(10) 방향으로, 즉 -y방향으로, 판독집적회로 구조체(24)의 내부로 신장하는 일체(一體)의 패턴을 포함할 수 있다.

도전성 비아 패턴(31)은 판독집적회로 구조체(24)의 상면으로부터 내부로 신장하는 비아 홀(26)의 측면 및 바닥면 상에 형성될 수 있다. 비아 홀(26)은 TSV(Through silicon via) 공정을 이용하여 판독집적회로 구조체(24)의 상면으로부터 내부로 판독집적회로 구조체(24)를 식각하여 형성한다. 도전성 비아 패턴(31)은 비아 홀(26)의 일부 또는 전부를 충전(充塡)할 수 있다. 도전성 비아 패턴(31)이 비아 홀(26)의 일부만을 충전하는 경우, 비아 홀(26)의 나머지 공간은 빈 공간으로 유지되거나 절연물질로 충전될 수도 있다. 비아 홀(26) 내에 형성된 도전성 비아 패턴(31)과 직접 연결되어 판독집적회로 구조체(24)의 상면에 배치된 재배선 패턴(32)을 포함할 수 있다. 한편, 경우에 따라서는 비아 홀(26)의 측면과 도전성 비아 패턴(31) 사이에 절연막 패턴이 개재될 수도 있다.

한편, 판독집적회로 구조체(24)와 멤스 소자(10) 사이에는 도전성 범프(23)가 개재될 수 있다. 도전성 범프(23)는 멤스 소자(10)와 판독집적회로 구조체(24) 사이에서 전기적 상호연결 통로를 구성할 수 있다. 한편, 이러한 전기적 상호연결 통로를 구성하는 요소는 도전성 범프 이외에도 도전성 솔더볼로 대체될 수 있다.

또한, 판독집적회로 구조체(24)와 멤스 소자(10) 사이에는 실링 부재(sealing bump, 22)가 개재될 수 있다. 실링 부재(22)는, 예를 들어, 실링 범프를 포함할 수 있다. 실링 부재(22)는 멤스 소자(10)의 외곽 테두리 상에 배치될 수 있다. 멤스 소자(10), 판독집적회로 구조체(24) 및 실링 부재(22)로 한정된 내부 공간(25)은 외부와 차단되어 밀봉될 수 있다. 이를 구현하기 위하여 실링 부재(22)는 충분한 폭을 가질 수 있다.

실링 부재(22)와 도전성 범프(23)는 멤스 소자(10) 상에 같은 단차를 가지며 형성될 수 있다. 실링 부재(22)와 도전성 범프(23)는 이종 또는 동종의 물질로 구성될 수 있다. 도전성 범프(23)는 실링 부재(22)의 내측에 배치될 수 있다.

판독집적회로 구조체(24) 상에 재배선 패턴(32)과 직접 접촉하는 전기적 단자(34)가 배치된다. 전기적 단자(34)는 멤스 패키지 외부의 PCB 기판(미도시)과 전기적으로 연결될 수 있으며, 예를 들어, 도전성 솔더볼 및/또는 도전성 범프등을 포함할 수 있다. 전기적 단자(34)는 재배선 패턴(32), 도전성 비아 패턴(31) 및 도전성 범프(23)를 통하여 멤스 소자(10)에 전기적으로 연결된다.

한편, 본 발명의 변형된 실시예에서는, 예를 들어, 도 7에 도시된 것처럼, 전기적 단자(34)가 형성되지 않고 도전성 비아 패턴(31) 및 재배선 패턴(32)에 의하여 멤스 패키지 외부의 PCB 기판(미도시)과 전기적으로 연결될 수도 있다. 즉, 본 발명의 실시예들에서, 재배선 패턴(32) 상에 형성된 전기적 단자(34)는 선택적으로 추가되거나 생략될 수 있다.

도전성 비아 패턴(31)이 멤스 소자(10)와 반대 방향인 판독집적회로 구조체(24)의 상면에서 도전성 범프(23)와 직접 접촉하지 않도록 판독집적회로 구조체(24)의 내부로 신장하는 일체(一體)의 패턴을 포함하는 경우, 도전성 비아 패턴(31)과 도전성 범프(23)는 판독집적회로 구조체(24) 내부에 이미 형성된 판독집적회로 구조체의 배선패턴(미도시)에 의하여 전기적으로 연결될 수 있다.

본 발명의 일 실시예에 따른 멤스 패키지에 따르면, 멤스 소자(10) 상에 실링 부재(22) 및 도전성 범프(23)를 개재하여 ASIC 소자를 포함하는 판독집적회로 구조체(24)를 배치하고, TSV(Through silicon via) 공정을 이용하여 형성된 판독집적회로 구조체(24)의 비아 홀(26) 내에 도전성 비아 패턴(31)을 배치하며, 도전성 비아 패턴(31) 상에 솔더볼(34)을 형성함으로써, 소형화된 멤스 패키지를 낮은 비용으로 구현할 수 있다.

이에 반하여, ASIC 소자를 포함하는 판독집적회로 구조체를 멤스 소자의 상부에 배치하지 않고 측부에 별도로 배치하는 경우에는, 멤스 소자의 상부를 보호하기 위하여 캐핑(capping) 웨이퍼를 멤스 소자 상에 추가적으로 배치하여야 하며, 멤스 소자와 판독집적회로 구조체를 전기적으로 연결하기 위하여 본딩 와이어를 도입하여야 하며, 판독집적회로 구조체와 외부 PCB 기판을 전기적으로 연결하기 위하여 또 다른 본딩 와이어를 도입하여야 하므로, 패키지 몰딩, 캐핑 웨이퍼, 본딩 와이어로 인하여 제조비용이 높아지고 멤스 패키지의 면적 및 높이가 커지는 문제점을 가질 수 있다.

또한, 판독집적회로 구조체를 멤스 소자 상에 배치하더라도 판독집적회로 구조체를 적어도 일부 관통하는 도전성 비아 패턴을 도입하지 않는 경우에는, 판독집적회로 구조체와 멤스 소자를 전기적으로 연결하기 위하여 본딩 와이어를 도입하여야 하므로, 역시 제조비용이 높아지고 멤스 패키지의 면적 및 높이가 커지는 문제점을 가질 수 있다.

도 2는 본 발명의 다른 실시예에 따른 멤스 패키지의 단면도이다.

도 2를 참조하면, 도전성 비아 패턴(31)은 멤스 소자(10)와 반대 방향인 판독집적회로 구조체(24)의 상면에서 도전성 범프(23)와 직접 접촉하도록 판독집적회로 구조체(24)의 내부를 향하여 신장하는 일체(一體)의 패턴을 포함할 수 있다. 이 경우, 비아 홀(26)을 판독집적회로 구조체(24)를 관통하여 도전성 범프(23)가 노출되도록 형성될 수 있다. 도전성 비아 패턴(31)과 도전성 범프(23)가 직접 접촉하므로, 판독집적회로 구조체(24) 내의 배선패턴(미도시)들을 이용하여 전기적으로 연결할 필요가 없다.

이에 반하여, 도 1에 도시된 멤스 패키지에서는, 도전성 비아 패턴(31)이 멤스 소자(10)와 반대 방향인 판독집적회로 구조체(24)의 상면에서 도전성 범프(23)와 직접 접촉하지 않도록 판독집적회로 구조체(24)의 내부로 신장하는 일체(一體)의 패턴을 포함하므로, 도전성 비아 패턴(31)과 도전성 범프(23)는 판독집적회로 구조체(24) 내부에 이미 형성된 판독집적회로 구조체의 배선패턴(미도시)에 의하여 전기적으로 연결되어야 한다. 도 2에서 개시된 나머지 구성요소들에 대한 설명은 도 1과 동일하므로 여기에서는 생략한다.

도 3은 본 발명의 또 다른 실시예에 따른 멤스 패키지의 단면도이다.

도 3을 참조하면, 도전성 비아 패턴(31)은 판독집적회로 구조체(24)와 반대방향인 멤스 소자(10)의 상면(도 3에서는, 바닥면으로 도시된 면)에서 멤스 소자(10)의 내부로 신장하도록 형성될 수 있다. 도전성 비아 패턴(31)은 멤스 소자(10)를 구성하는 제1기판(12) 및 절연층 패턴(14)을 관통하여 제2기판(16a)과 직접 접촉할 수 있도록 형성될 수 있다. 도전성 비아 패턴(31)의 바닥면은 제2기판(16a)의 표면(도 3에서는, 제2기판(16a)의 하부면으로 도시된 면)과 동일한 레벨(level)을 가지도록 형성될 수 있다. 한편 변형된 실시예에서는, 도전성 비아 패턴(31)이 제2기판(16a)의 내부로 더 신장하도록 형성될 수 있어, 도전성 비아 패턴(31)의 바닥면이 제2기판(16a)의 내부에 위치할 수도 있다. 도 3에서 도시된 구성에 따르면, 도전성 비아 패턴(31)은 멤스 소자(10)와 직접 전기적으로 연결될 수 있다.

나아가, 재배선 패턴(32)이 멤스 소자(10)의 상면에 배치될 수 있으며, 재배선 패턴(32)은 도전성 비아 패턴(31)과 직접 연결될 수 있다. 멤스 소자(10)의 상에 재배선 패턴(32)과 직접 접촉하는 전기적 단자(34)가 배치될 수 있다. 전기적 단자(34)는 멤스 패키지 외부의 PCB 기판(미도시)과 전기적으로 연결될 수 있으며, 예를 들어, 도전성 솔더볼 및/또는 도전성 범프등을 포함할 수 있다. 전기적 단자(34)는 재배선 패턴(32), 도전성 비아 패턴(31) 및/또는 도전성 범프(23)를 통하여 멤스 소자(10) 및/또는 판독집적회로 구조체(24)에 전기적으로 연결된다. 도 3에서 개시된 나머지 구성요소들에 대한 설명은 도 1 및 도 2와 동일하므로 여기에서는 생략한다.

다음은 본 발명의 일 실시예에 따른 멤스 패키지를 제조하는 방법을 설명한다. 도 4 내지 도 7은 도 1에 도시된 본 발명의 일 실시예에 따른 멤스 패키지를 제조하는 방법을 순차적으로 도해하는 단면도들이다.

도 4를 참조하면, 멤스 소자(10)를 준비한다. 제1기판(12)은 예를 들어, 제1도전형의 실리콘 기판일 수 있다. 그러나 제1기판(12)을 구성하는 물질은 이에 한정되지 않으며, 다양한 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘 이외에도 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 제1기판(12)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다. 또는 제1기판(12)은 SOI(Silicon On Insulator) 기판, 갈륨-비소 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등으로 이루어질 수도 있다.

제1기판(12) 상에 절연층 패턴(14)을 개재하여 제2기판(16a)을 배치한다. 제2기판(16a)은 센서의 디바이스층에 해당할 수 있다. 디바이스층의 두께는 실리콘 기판의 접합 및/또는 박형화(thinning)를 통하여 임의로 조정될 수 있으며, 예를 들어 10 ㎛ 내지 100 ㎛의 범위를 가질 수 있다. 절연층 패턴(14)이 열실리콘산화층 패턴일 경우, 제2기판(16a)은, 예를 들어 실리콘 기판일 수 있다. 이 경우, 절연층 패턴(14)과 제2기판(16a)은 에스오아이(SOI, Silicon On Insulator) 접합 구조의 일부를 형성할 수도 있다. 제2기판(16a)은 노광, 식각 및 세정 공정에 의하여 다양한 형태의 소정의 구조를 가질 수 있다. 예를 들어, 상기 식각 공정은 소위 'Deep RIE(Reactive Ion Etching)'방식을 사용하여 수행될 수 있다. 그리고 제2기판(16a)의 소정의 부위에 도전형의 물질을 주입하고 제2기판(16a)을 열처리하여 구동부(16b)를 형성할 수 있다.

도 5를 참조하면, 멤스 소자(10) 상에 도전성 범프(23) 및 실링 부재(22)를 개재하여 판독집적회로 구조체(24)를 배치한다. 판독집적회로 구조체(24)는 멤스 소자(10)에서 발생된 신호를 외부의 PCB 기판으로 전달하기 이전에 사용자가 필요로 하는 용도에 적절한 신호로 처리하고 변환시키는 회로를 포함한다. 예를 들어, 판독집적회로 구조체(24)는 임피던스 매칭, 증폭기능, 잡음제거 기능 및 셀 선택 기능을 구현할 수 있는 회로를 가지며, 저전력, 저잡음, 선형성, 단일성(uniformity), 우수한 주파수 응답 특성 등의 조건을 갖출 수 있다. 판독집적회로 구조체(24)는 판독집적회로를 포함하는 칩, 기판, 웨이퍼 또는 패키지의 형태를 가질 수 있다.

도전성 범프(23)는 판독집적회로 구조체(24)의 전기 단자부와 멤스 소자(10)의 전기 단자부를 연결하도록 배치될 수 있다. 도전성 범프(23)는 도전성 솔더볼로 대체될 수 있다. 실링 부재(22)는 멤스 소자(10)와 판독집적회로 구조체(24) 사이의 내부 공간을 밀봉하도록 형성될 수 있다.

도 6을 참조하면, 판독집적회로 구조체(24)의 상면에서 내부 방향으로 신장하는 비아 홀(26)을 형성한다. 비아 홀(26)은 TSV(Through silicon via) 공정을 이용하여 판독집적회로 구조체(24)의 상면으로부터 내부로 판독집적회로 구조체(24)를 식각함으로써 구현될 수 있다. 비아 홀(26)은 판독집적회로 구조체(24)의 내부에 형성된 배선패턴(미도시)을 노출시킬 수 있다. 노출된 배선패턴(미도시)은 도전성 범프(23)와 전기적으로 연결될 수 있다. 비아 홀(26)의 깊이(h2)는 판독집적회로 구조체(24)의 높이(h2)보다 낮을 수 있다.

하지만, 도 2에 도시된 변형된 실시예에 따른 멤스 패키지를 구현하기 위해서는, 비아 홀(26)의 깊이(h2)가 판독집적회로 구조체(24)의 높이(h2)와 동일하여야 하며, 비아 홀(26)이 형성되는 위치도 도전성 범프(23)의 위에 배치되어야 한다. 이 경우 비아 홀(26)은 도전성 범프(23)를 노출시킬 수 있다.

도 7을 참조하면, 비아 홀(26)의 측면 및 바닥면 상에 도전성 비아 패턴(31)을 형성할 수 있다. 나아가 판독집적회로 구조체(24)의 상면에 신장되어 배치된 재배선 패턴(32)을 포함할 수 있다. 이를 구현하기 위해서 비아 홀(26)이 형성된 판독집적회로 구조체(24) 상에 도전성의 물질막을 증착하고 식각하여 패터닝할 수 있다. 계속하여 판독집적회로 구조체(24) 상에 형성된 도전성 비아 패턴(31) 상에 전기적 단자(34)를 배치함으로써, 도 1에 도시된 멤스 패키지를 구현할 수 있다.

한편, 도 3에 도시된 멤스 패키지를 구현하기 위해서는, 멤스 소자(10)를 준비하는 단계, 멤스 소자(10) 상에 실링 부재(22)를 배치하는 단계 및 멤스 소자(10) 상에 실링 부재(22)를 개재하여 판독집적회로 구조체(24)를 배치하는 단계를 수행한 이후에, TSV 공정을 이용하여 판독집적회로 구조체(24)와 반대방향인 멤스 소자(10)의 상면에서부터 멤스 소자(10) 내에 비아 홀(26)을 형성하는 단계와 비아 홀(26)에 도전성 비아 패턴(31)을 형성하는 단계를 순차적으로 수행함으로써 구현할 수 있다.

한편, 도 4 내지 도 7에 도시된 단계들에서, 멤스 소자(10)를 구성하는 제1기판(12)과 제2기판(16a)은 모두 웨이퍼 형태를 가지며, 판독집적회로 구조체(24)도 웨이퍼 형태를 가질 수 있으므로, 상술한 내용들은 웨이퍼 레벨 패키지의 공정을 적용할 수 있다. 도 1에 도시된 멤스 패키지는 개별적인 제품 형태로서, 최종 단계에서 다이싱 공정을 통하여 상기 웨이퍼들의 적층체를 소잉(sawing)함으로써 구현될 수 있다.

발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.

10 : 멤스 소자
24 : 판독집적회로 구조체
31 : 도전성 비아 패턴
26 : 비아 홀
34 : 전기적 단자

Claims (12)

1. 멤스 소자;
   상기 멤스 소자 상의 판독집적회로(readout integrated circuit, ROIC) 구조체; 및
   상기 멤스 소자와 상기 판독집적회로 구조체 사이에 개재된 실링 부재;를 포함하고,
   상기 멤스 소자, 상기 판독집적회로 구조체 및 상기 실링 부재로 한정된 내부 공간은 밀봉되는, 멤스 패키지.
2. 제 1 항에 있어서,
   상기 판독집적회로 구조체는 상기 멤스 소자와 반대방향인 상기 판독집적회로 구조체의 상면에서 상기 판독집적회로 구조체의 내부로 신장하는 도전성 비아 패턴을 더 포함하고,
   상기 도전성 비아 패턴과 상기 멤스 소자는 전기적으로 연결되는, 멤스 패키지.
3. 제 2 항에 있어서,
   상기 멤스 소자와 상기 판독집적회로 구조체 사이에 개재되어 전기적 상호연결 통로를 구성하는 도전성 범프; 를 더 포함하며,
   상기 도전성 비아 패턴은 상기 멤스 소자와 반대 방향인 상기 판독집적회로 구조체의 상면에서 상기 도전성 범프와 직접 접촉하지 않도록 상기 판독집적회로 구조체의 내부로 신장하는 일체(一體)의 패턴을 포함하는, 멤스 패키지.
4. 제 2 항에 있어서,
   상기 멤스 소자와 상기 판독집적회로 구조체 사이에 개재되어 전기적 상호연결 통로를 구성하는 도전성 범프; 를 더 포함하며,
   상기 도전성 비아 패턴은 상기 멤스 소자와 반대 방향인 상기 판독집적회로 구조체의 상면에서 상기 도전성 범프와 직접 접촉하도록 상기 멤스 소자와 마주보는 대향면까지 신장하는 일체의 패턴을 포함하는, 멤스 패키지.
5. 제 3 항 또는 제 4 항에 있어서,
   상기 도전성 비아 패턴과 직접 연결되며 상기 판독집적회로 구조체의 상면에 배치된 재배선 패턴을 더 포함하는, 멤스 패키지.
6. 제 5 항에 있어서,
   상기 재배선 패턴의 상에 배치되며 상기 도전성 비아 패턴과 전기적으로 연결되는 전기적 단자; 를 더 포함하는, 멤스 패키지.
7. 제 1 항에 있어서,
   상기 멤스 소자는, 상기 판독집적회로 구조체와 반대방향인 상기 멤스 소자의 상면에서 상기 멤스 소자의 내부로 신장하며, 상기 멤스 소자와 직접 전기적으로 연결되는, 도전성 비아 패턴을 더 포함하는, 멤스 패키지.
8. 제 7 항에 있어서,
   상기 도전성 비아 패턴과 직접 연결되며 상기 멤스 소자의 상면에 배치된 재배선 패턴을 더 포함하는, 멤스 패키지.
9. 제 8 항에 있어서,
   상기 재배선 패턴의 상에 배치되며 상기 도전성 비아 패턴과 전기적으로 연결되는 전기적 단자; 를 더 포함하는, 멤스 패키지.
10. 멤스 소자를 준비하는 단계;
    상기 멤스 소자 상에 실링 부재를 배치하는 단계; 및
    상기 멤스 소자 상에 상기 실링 부재를 개재하여 판독집적회로(readout integrated circuit, ROIC) 구조체를 배치하는 단계; 를 포함하고,
    상기 멤스 소자, 상기 판독집적회로 구조체 및 상기 실링 부재로 한정된 내부 공간은 밀봉되는, 멤스 패키지의 제조방법.
11. 제 10 항에 있어서,
    TSV(Through silicon via) 공정을 이용하여 상기 멤스 소자와 반대방향인 상기 판독집적회로 구조체의 상면에서부터 상기 판독집적회로 구조체 내에 비아 홀을 형성하는 단계; 및
    상기 비아 홀에 도전성 비아 패턴을 형성하는 단계;
    를 더 포함하는, 멤스 패키지의 제조방법.
12. 제 10 항에 있어서,
    TSV 공정을 이용하여 상기 판독집적회로 구조체와 반대방향인 상기 멤스 소자의 상면에서부터 상기 멤스 소자 내에 비아 홀을 형성하는 단계; 및
    상기 비아 홀에 도전성 비아 패턴을 형성하는 단계;
    를 더 포함하는, 멤스 패키지의 제조방법.

Images