CN102815659B - 具有可移动部件的半导体器件及其制造方法 - Google Patents
具有可移动部件的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102815659B CN102815659B CN201210010820.XA CN201210010820A CN102815659B CN 102815659 B CN102815659 B CN 102815659B CN 201210010820 A CN201210010820 A CN 201210010820A CN 102815659 B CN102815659 B CN 102815659B
- Authority
- CN
- China
- Prior art keywords
- substrate
- mems
- conductive plug
- layer
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/0005—Anti-stiction coatings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00563—Avoid or control over-etching
- B81C1/00579—Avoid charge built-up
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0235—Accelerometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0242—Gyroscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/092—Buried interconnects in the substrate or in the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/095—Feed-through, via through the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/096—Feed-through, via through the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0111—Bulk micromachining
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Micromachines (AREA)
Abstract
本发明提供了一种微电子机械系统(MEMS)结构的实施例,该MEMS结构包括MEMS衬底;在该MEMS衬底上设置的半导体材料的第一导电塞和第二导电塞,其中第一导电塞被配置为用于电互连,以及第二导电塞被配置为抗静摩擦力凸块;被配置在该MEMS衬底上并与第一导电塞电连接的MEMS器件;以及盖顶衬底,该盖顶衬底接合至该MEMS衬底,从而该MEMS器件被封闭在MEMS衬底和盖顶衬底之间。本发明还提供了一种具有可移动部件的半导体器件及其制造方法。
Description
技术领域
一般来说,本发明涉及半导体制造。具体而言,本发明涉及具有可移动部件的器件及其制造方法。
背景技术
微电子机械系统(MEMS)器件包括集成到半导体IC电路内的极小电子机械系统。一些MEMS器件具有通过腔体和一个或多个凸块与衬底分隔的可移动部件。凸块可以位于衬底的顶部上或者位于可移动部件的顶部上。凸块的目的是为了限制可移动部件的运动范围,防止可移动部件接触衬底或者直接位于衬底顶部上的层。当一些材料诸如氧化物用于凸块时,氧化物凸块可能引起电介质充电问题。此外,得到的具有氧化物凸块的器件可能经历寄生电容和静摩擦力(stiction)。寄生电容和静摩擦力可能使得到的器件在感应某些运动中不起作用。
用于形成腔体的一些常规技术包括在衬底上方沉积牺牲氧化物层。然后对牺牲氧化物层进行图案化,并采用气体氟化氢(HF)作为蚀刻剂将其蚀刻掉以形成腔体。其他常规技术可以使用等离子干式蚀刻或者化学湿式蚀刻。然后将硅晶圆熔接到经过蚀刻的牺牲氧化物层上。采用熔接的硅晶圆创建可移动部件。然而,在一些情况中这些常规技术可能不是最佳的。例如,如果在蚀刻氧化物层之后沉积硅晶圆,则硅晶圆和氧化物层之间的熔接可能不牢固,这是不期望的。
再如,一种常规工艺不经平坦化形成牺牲层。然后牺牲氧化物层的不均匀性建立了在牺牲层的顶部上形成的硅层的横截面中的阶梯形状。这些阶梯形状一般提供较差的机械边界,并能够导致低产率。
在另一个实例中,形成并平坦化牺牲氧化物层。然而,当在HF蚀刻期间形成腔体时,很难控制腔体的尺寸。因此,需要的是改进的MEMS器件及其制造方法。
发明内容
为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种微电子机械系统(MEMS)结构,所述MEMS结构包括:MEMS衬底;半导体材料的第一导电塞和第二导电塞,被设置在所述MEMS衬底上,其中所述第一导电塞被配置为用于电互连,所述第二导电塞被配置为抗静摩擦力凸块;MEMS器件,被配置在所述MEMS衬底上,并且与所述第一导电塞电连接;以及盖顶衬底,接合至所述MEMS衬底,使得所述MEMS器件被封闭在所述盖顶衬底和所述MEMS衬底之间。
在该MEMS结构中,所述第一导电塞和所述第二导电塞的所述半导体材料选自由多晶硅、硅锗、及其组合构成的组。
在该MEMS结构中,进一步包括:所述半导体材料的第三导电塞,被设置在所述MEMS衬底上,并与所述第一导电塞电连接;第一介电材料层,被设置在所述MEMS衬底上,并且嵌有所述第三导电塞;蚀刻停止层,被设置在所述第一介电材料层上,并且包含氮化铝(AlN)、碳化硅(SiC)、低应力氮化硅(SiN)、和氧化铝(Al2O3)中的至少一种;以及第二介电材料层,被设置在所述蚀刻停止层上,并且嵌有所述第一导电塞。
在该MEMS结构中,其中所述MEMS衬底包括硅衬底、玻璃衬底和砷化镓(GaAs)衬底中的一种。
在该MEMS结构中,其中所述盖顶衬底包括互补金属氧化物半导体(CMOS)衬底、MEMS衬底、及其组合中的一种。
在该MEMS结构中,进一步包括互连结构,所述互连结构被设置在所述盖顶衬底上,其中所述互连结构包括钨塞和金属线。
在该MEMS结构中,进一步包括:所述半导体材料的导电线,所述导电线被设置在所述MEMS衬底上,并且连接至所述第一导电塞。
在该MEMS结构中,进一步包括:接合部件,形成在所述MEMS衬底上,并且被配置为被所述第一导电塞包围,其中所述接合部件具有从所述第一导电塞凹陷的表面;以及所述盖顶衬底通过所述接合部件与所述盖顶衬底接合在一起。
在该MEMS结构中,其中所述MEMS衬底进一步包括通孔和被设置在所述通孔中的金属部件;以及所述金属部件延伸穿过所述MEMS衬底,电连接至在远离所述第一导电塞的所述MEMS衬底的表面上设置的焊料凸块部件,并且进一步通过所述第一导电塞电连接至所述MEMS器件。
在本发明的另一方面中,提供了一种微电子机械系统(MEMS)结构,所述MEMS结构包括:第一衬底;第一多晶硅塞,被设置在所述第一衬底上,其中所述第一多晶硅塞被配置为用于电互连;MEMS器件,被配置为位于所述第一衬底上,并且与所述第一多晶硅塞电连接;以及第二衬底,接合至所述第一衬底,使得所述MEMS器件被封闭。
在该MEMS结构中,进一步包括:第二多晶硅塞,被设置在所述第一衬底上,并且与所述第一多晶硅塞电连接;第一介电材料层,被设置在所述第一衬底上,并且嵌有所述第二多晶硅塞;蚀刻停止层,被设置在所述第一介电材料层上;第二介电材料层,被设置在所述蚀刻停止层上,并且嵌有所述第一多晶硅塞;以及第三导电塞,嵌入所述第二介电材料层中,邻近所述MEMS器件,并且被配置为抗静摩擦力凸块。
在该MEMS结构中,所述蚀刻停止层包含氮化铝。
在该MEMS结构中,所述第一多晶硅塞和所述蚀刻停止层进一步起到在蚀刻工艺期间停止蚀刻以制造所述MEMS器件的作用。
在该MEMS结构中,所述第一衬底包括硅衬底、玻璃衬底和砷化镓(GaAs)衬底中的一种;以及第二衬底包括互补金属氧化物半导体(CMOS)衬底、MEMS衬底、及其组合中的一种。
在该MEMS结构中,所述第一衬底和所述第二衬底通过接合部件接合在一起,所述接合部件被配置为被所述第一多晶硅塞围绕;以及所述第一多晶硅塞进一步起到保护环的作用,以防止接合工艺期间的挤压问题,从而接合所述第一衬底和所述第二衬底。
在该MEMS结构中,所述第一衬底进一步包括通孔和在所述通孔中设置的金属部件;以及所述金属部件延伸穿过所述第一衬底,电连接至在所述远离所述第一多晶硅塞的第一衬底的表面上设置的焊料凸块部件,并进一步通过所述第一多晶硅塞电连接至所述MEMS器件。
在该MEMS结构中,进一步包括:引线接合焊盘和焊料凸块中的一种,被设置在所述第二衬底上,并且通过所述第一多晶硅塞连接至所述MEMS器件。
根据本发明的又一方面,提供了一种用于形成MEMS结构的方法,所述方法包括:在MEMS衬底上形成互连结构,所述互连结构具有导电线和半导体材料的第一导电塞;在所述互连结构上形成蚀刻停止层;在所述蚀刻停止层上方形成介电层;在所述介电层上方接合硅衬底;在所述硅衬底中形成所述半导体材料的第二导电塞和第三导电塞,其中,所述第二导电塞被配置为与所述第一导电塞电连接,所述第三导电塞被配置为抗静摩擦力凸块;形成与所述第二导电部件电连接的MEMS器件;以及形成位于所述硅衬底上并且被所述第二导电塞围绕的接合焊盘。
在该方法中,所述半导体材料包含多晶硅和硅锗中的一种;以及所述硅衬底包含高阻硅材料。
在该方法中,进一步包括:将盖顶衬底通过所述接合焊盘接合至所述MEMS衬底。
在该方法中,形成所述第二导电塞进一步包括:在所述硅衬底上沉积材料层;蚀刻所述材料层和所述硅衬底以在其中形成通孔;在所述材料层和所述硅衬底的所述通孔中形成所述半导体材料的所述第二导电塞;以及移除所述材料层,使得所述第二导电塞从所述硅衬底中突出出来。
在该方法中,形成接合焊盘包括形成位于所述硅衬底上并且被所述第二导电塞的突出部分围绕的接合焊盘。
在该方法中,进一步包括:将盖顶衬底通过所述接合焊盘接合至所述MEMS衬底;蚀刻所述MEMS衬底以在其中形成通孔;以及在所述通孔和所述MEMS衬底中沉积金属层,形成与所述第二导电塞电连接的焊料凸块。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是,根据工业中的标准实践,各种部件没有被按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意地增大或缩小。
图1A至图1C示出了根据一个实施例的制造MEMS器件封装的示例性方法。
图2A和图2B示出了根据一个实施例制造MEMS器件封装的另一种示例性方法。在图1A至图1C、图2A和图2B中,使用MEMS器件在制造步骤期间的一系列横截面示出相应的方法。
具体实施方式
一般来说,本发明涉及半导体制造。具体而言,本发明涉及具有可移动部件的器件及其制造方法。
为了实施本发明的不同部件,以下公开提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。另外,本发明可能在各个实施例中重复参考数字和/或字母。这种重复只是为了简明和清楚的目的,且其本身并不指定各个实施例和/或所讨论的结构之间的关系。再者,第一层在第二层“上”或者“上方”的描述(和类似的描述)包括其中第一层和第二层直接接触的实施例,以及一层或多层插入第一层和第二层之间的实施例。本发明涉及MEMS器件;然而,本领域普通技术人员将发现可能受益于本发明的其他可应用技术,比如纳米电子机械系统(NEMS)器件。而且,示出的MEMS器件结构或者设计仅仅是示例性的,并不打算以任何方式用于限制。
图1A至图1C、图2A和图2B的工艺是晶圆级工艺,其中为了便于说明,晶圆的单元之一在横截面中示出。可以理解对结构的其他单元应用相同工艺以建立相似的MEMS器件封装。
图1A至图1C示出了用于制造半导体MEMS器件的示例性方法100。方法100中的每项工艺都用半导体器件在制造的给定步骤期间的横截面表示,并且该方法作为一系列工艺进行描述。采用方法100制造的MEMS器件可以用于任何基于MEMS的各种用途,诸如加速计和其他运动检测传感器。在工艺105至工艺160中所示的半导体结构在本文中被称为MEMS晶圆。在随后的步骤中,采用盖顶晶圆(caps wafer)进行封装(图1C)。
方法100开始于工艺105,工艺105显示硅衬底101。在衬底101上沉积介电层102,并对介电层102进行图案化。一个示例性实施例包括SiO2的化学汽相沉积(CVD),但是也可以使用其他沉积工艺。而且,考虑可以使用其他类型的介电层。可以通过接合、沉积、热氧化、CVD或者本领域中已知的在衬底上形成介电层的其他方法在衬底101上形成氧化物层(比如层102)。可以采用光刻工艺和蚀刻图案化介电层102(或者氧化物层102),在氧化物层102中限定多个开口,从而在开口内将衬底101暴露出来。
然后,采用例如CVD在介电层102上沉积并图案化多晶硅层103。图案化可以包括例如光刻和蚀刻。多晶硅层103掺杂为具有适当导电性,并用作信号布线层(signal routing layer),如下面进一步所解释的。多晶硅层103在位于氧化物层102的开口内的衬底101上形成,并进一步在氧化物层102上形成。经过图案化的多晶硅层103构成互连结构的一部分,该互连结构包括位于氧化物层102的开口中的一个或多个多晶硅塞和位于氧化物层102上的多晶硅线。
衬底101显示为硅,但是实施例的范围不限于硅。例如,其他实施例可以使用不同的衬底材料,比如玻璃、GaAs、高阻硅、低阻硅等等。类似地,在其他实施例中多晶硅层103可以用能够经受高温的其他导电材料层比如SiGe、WSi、Au或Ti替代。介电层102可以包括氧化物、SiN等等。
在工艺110中,形成氧化物层102以覆盖多晶硅层103,并在氧化物层102上沉积蚀刻停止层104。在一些实施例中,在形成蚀刻停止层104之前在层102上实施平坦化工艺(例如,化学机械抛光)。蚀刻停止层104包括耐受用于蚀刻氧化物层102的蚀刻剂的材料或者其他对应的介电材料(如果可选地用于介电层102)。用于蚀刻氧化物层102的一种示例性蚀刻剂包括氢氟酸(HF)。一种示例性蚀刻停止材料是耐受用于蚀刻氧化物层102的蚀刻剂(例如HF)的介电材料,比如氮化铝(AlN),但是在不同的实施例中可以使用其他材料,比如AlN、SiC、低应力SiN和Al2O3。在一个实例中,通过溅射在氧化物层102上沉积AlN。
在工艺115中,蚀刻层102和层104,以限定通孔形成,然后沉积并图案化多晶硅层106。在图1A中未示出光刻胶,但是应当了解通过采用蚀刻工艺实现去除层102、层104、层106的其他部分,光刻胶可以用于建立层102、层104、层106中的图案。如工艺115中所示,对多晶硅层106实施图案化,以包括通孔中的多晶硅塞和位于蚀刻停止层104上的多晶硅线,并电连接至多晶硅层103,从而建立两个信号布线层。虽然示出了两个多晶硅互连层,但是如果必要的话,互连结构可以包括更多个多晶硅层。
在工艺120中,采用例如化学机械抛光(CMP)形成并平坦化介电层107。在本实施例中,介电层107包含氧化硅,该氧化硅在工艺160中可被明显蚀刻掉以建立腔体并将可移动部件暴露出来。在工艺120中进一步,将介电层107(或氧化物层107)部分蚀刻,用于形成释放沟槽109(在下面进一步解释)和抗静摩擦力凸块区108(也在下面进一步解释)。在工艺125中,对氧化物层107进一步实施图案化以限定由通孔区111所代表的通孔区。
在工艺130中,将硅晶圆112熔接于氧化物层107。在一个实施例中,通过商用接合器实现熔接。熔接器对晶圆施行等离子处理,然后对准这两个晶圆,并施加作用力以接合这两个晶圆。在熔接工艺期间或者之后,可以实施退火工艺,以增加接合强度。在本实施例中,在硅晶圆的硅和氧化物层107的氧化硅之间实现熔接。可选地,适当材料的其他衬底可以用于与介电层107接合。在一些实例中,适用时,然后将硅晶圆112减薄。在硅晶圆112上形成另一介电层113,比如氧化硅。介电层113包括适当的厚度,该厚度限定抗静摩擦力凸块(在下面进一步解释)的高度。值得注意的是,在工艺130中,在将氧化物层107蚀刻掉之前,将硅晶圆112熔接于氧化物层107,以形成MEMS器件的腔体(如在工艺160中所示)。这种特性增加了层112和层107之间的熔接的质量。相比之下,在预先形成的腔体上方熔接硅晶圆的实施例可能出现熔接质量低和产率低的问题。
在工艺135中,将层112和层113蚀刻透以进一步限定通孔区(例如通孔区111)和凸块区108。在随后的操作中用多晶硅填充通孔区111和凸块区108(分别),以电连接互连结构的多层并形成抗静摩擦力凸块。
在工艺140中,实施多晶硅沉积以填充通孔区111和凸块区108。通过多晶硅沉积填充通孔区111以形成多晶硅塞117。塞117被设计用于电布线,并且也被称为通孔117。通过多晶硅沉积填充凸块区108,以形成多晶硅塞114和多晶硅塞116。塞114和塞116用作如工艺160中所示的抗静摩擦力凸块,并且也被称为抗静摩擦力凸块114和抗静摩擦力凸块116。在一个实例中,采用低压化学汽相沉积(LPCVD)沉积多晶硅。此外,在工艺140中,比如通过CMP工艺,对多晶硅的表面实施蚀刻或者抛光,回到层113的表面。实施例并不仅限于多晶硅,因为可以替代使用其他适当的材料。在各个实施例中,可以采用多晶硅、SiGe和/或其他适当的材料,比如耐受蚀刻介电层(例如介电层107)的蚀刻剂(例如气体HF)的导电材料,填充通孔117、凸块114和凸块116。可以共形沉积以形成通孔117、凸块114和凸块116的材料也是优选的。在一些实施例中,也可以使用金属电镀以形成通孔117、凸块114和凸块116。用于通孔117、凸块114和凸块116的其他侯选物包括例如钨(W)、氮化钛(TiN)、铜(Cu)、金(Au)、钛(Ti)和镍(Ni)。
在工艺145中,将氧化物层113去除,使多晶硅通孔和凸块的顶部暴露出来。通过介电层113的厚度限定多晶硅通孔和凸块的顶部。在操作MEMS器件期间凸块114和凸块116起抗静摩擦力作用。而且,通孔117起电性布线作用。根据本发明的各个实施例,因为那些抗静摩擦力部件具有导电性,消除了带电问题。另外,多晶硅塞(比如117)也用于在随后的蚀刻工艺期间停止蚀刻,以形成MEMS器件。具体而言,蚀刻停止层104在垂直方向(与衬底101垂直的方向)上停止蚀刻,并且多晶硅塞117在水平(或者横向)方向上停止蚀刻。
在工艺150中,沉积并图案化金属层以形成金属部件121至124。金属部件121至124的材料具有导电性,并能够与图1C的盖顶晶圆(或者盖顶衬底(cap substrate))实施晶圆接合,比如共晶接合。例如,金属部件121至金属部件124可以由钨、铝、铜、镍、其他适当的金属或者其他适当的导电材料(比如掺杂的锗)形成。可以可选地实施其他接合技术,比如扩散接合或者熔接。可以采用沉积(例如物理汽相沉积)、图案化(比如光刻和蚀刻)和/或任何其他现在已知的或今后开发的方法形成金属部件121至124。
为了接合和电性布线,对金属部件121至124实施图案化。另外,对金属部件121至124实施图案化,用于进一步防止接合工艺期间的挤压(squish)问题。采用金属部件121作为实例,金属部件121包括内部126和包围内部126的边缘部118和边缘部119。配置内部126用于共晶接合。具体而言,在进一步的步骤中,可以将盖顶晶圆(图1C)置于MEMS晶圆上方,其中盖顶晶圆包括选择与金属部分126共晶接合的金属。共晶接合将盖顶晶圆与MEMS晶圆接合在一起。共晶接合涉及熔化金属部分126,所以提供金属部分118和金属部分119以限制接合工艺期间熔化的部分126。盖顶晶圆也可以包括对应于金属部分118和金属部分119的金属部分以限制共晶金属。
此外,包围金属部件121至金属部件124的多晶硅塞111的顶部也起限制接合工艺(例如共晶接合)期间熔化的金属的作用,从而防止熔化的金属溢出来。
金属部件121至金属部件124在图1B中以横截面示出。在俯视图中,在一些实施例中,金属部件121至124可以形成两个同心环。此外,金属部件121至124充当与层103和层106中的多晶硅互连的电接触件。在完成的MEMS器件中,层103和层106的多晶硅在MEMS器件内携带电信号,并且这种电信号通过由金属部件121至124形成的接触件是可存取的。
工艺155和工艺160示出了完成MEMS晶圆的步骤。在工艺155中,蚀刻硅层112以形成MSMS结构。注意,在工艺155中采用蚀刻形成可移动部件127和128。此外,还将释放沟槽109暴露出来。
在工艺160中,蒸汽HF用于去除氧化物层107的部分。具体而言,蒸汽HF通过释放沟槽109与氧化物层107接触,从而蚀刻下面的硅层112,以将可移动部件127和128暴露出来。
在蚀刻工艺期间,层104充当y轴方向(垂直方向)上的蚀刻停止层,从而限制硅层112和衬底101之间的腔体的深度。而且,在工艺140中形成的多晶硅通孔117在x轴方向(水平方向)上充当蚀刻停止件,从而限制腔体的宽度。在一个方面,多晶硅通孔具有双重作用,作为携带信号结构以及作为蚀刻停止结构。在该实施例中进一步,可移动部件127和128包括多晶硅抗静摩擦力凸块131和132。与常规MEMS器件的氧化物凸块相反,抗静摩擦力凸块131和132具有导电性,并没有经历显著的电荷聚集。
方法100继续到图1C。在图1C的工艺165中,MEMS晶圆133共晶接合于盖顶晶圆134。在一个实施例中,盖顶晶圆134是半导体晶圆,比如硅晶圆,在其上形成各种集成电路(比如MEMS驱动电路)。在一个实施例中,盖顶晶圆134包括各种CMOS晶体管,并可以进一步包括其他有源和无源器件。盖顶晶圆134可以进一步包括互连结构,比如金属线、金属接触件和金属通孔。在一个实施例中,盖顶晶圆134的互连结构包括钨塞和铜(或铝)金属线。盖顶晶圆134不限于CMOS晶圆。在一些实施例中,盖顶晶圆134可以是CMOS晶圆、另一MEMS晶圆、中介层晶圆或者用于覆盖(capping)或者封装的纯结构晶圆。盖顶晶圆134还包括金属轨迹,该金属轨迹被配置为与用于晶圆接合的金属部件121至124对准。在本实施例中,盖顶晶圆134包括金属部件136至139。
可以将MEMS晶圆133置于盖顶晶圆134上方,从而使盖顶晶圆134的金属部件136至139对准并接触MEMS晶圆133的金属部件121至124,并形成共晶接合(在工艺165中可能包括加热步骤,用于促进共晶接合)。在该视图中示出为MEMS晶圆133和盖顶晶圆134的组合的单元是MEMS器件封装件。在一些实施例中,MEMS器件封装件是晶圆级芯片尺寸封装件(WLCSP),尽管其他实施例可能应用不同的封装技术。在随后的步骤中,可以实施切割以形成晶圆级的MEMS器件封装件。
工艺170a和工艺170b的横截面示出了在封装的外部形成信号接触件的不同方式。在工艺170a中,通过采用蚀刻和金属沉积在盖顶晶圆134中形成的衬底通孔(或者通过硅通孔或者TSV)171和172,以通过盖顶晶圆134的互连结构、MEMS晶圆和盖顶晶圆之间的接合结构和MEMS晶圆133的多晶硅塞提供与MEMS器件的电气通讯。在盖顶晶圆134的背面上形成金属焊盘173和174,并进一步将该金属焊盘173和174连接至TSV 171和172,用于提供与封装外部的通信。在一个实例中,金属焊盘173和174是焊料凸块。
在工艺170b中示出的可选实施例中,在MEMS晶圆133上形成类似的TSV和金属焊盘。具体而言,通过蚀刻和金属沉积在MEMS晶圆133中形成TSV 175和176,以通过MEMS晶圆133的各个多晶硅塞提供与MEMS器件的电通信。在MEMS晶圆133的背面上形成金属焊盘177和178,并进一步将该金属焊盘177和178连接于TSV 175和176,以提供与封装外部的通信。在一个实例中,金属焊盘177和178是焊料凸块。
在另一个实施例中,在接合MEMS晶圆133和盖顶晶圆134之前,在MEMS晶圆133和盖顶晶圆134两者的表面上形成抗静摩擦力涂层,比如自组装单层涂层,用于防止MEMS器件操作期间的静摩擦力。
图1C的TSV 171至172(或者175至176)和金属焊盘173和174(或者177和178)提供与MEMS器件封装内部的信号的外部电通信。因此,利用对应的TSV和金属焊盘可以输入或者输出在由多晶硅层103和106形成的互连层上载有的信号。TSV是与封装件形成电接触的唯一一种方式。
在其他实施例中,可以使用接合引线焊盘。例如,图2A至图2B中所示的实施例利用研磨工艺将用于连接封装的外部的接合焊盘区暴露出来。可以理解,包括图1A至图1C中应用的沉积和蚀刻的相似类型的工艺可以应用于图2A至图2B的工艺中。而且,在MEMS晶圆上形成相似类型的结构,比如多晶硅结构,用于电性布线、抗静摩擦力和接合保护,并进一步用于防止带电问题。
图2A至图2B示出了根据一个实施例的用于制造MEMS器件的示例性方法200。图2A开始于工艺205,其在图1B的工艺150之后实施。
在工艺205中,沉积介电层206,比如氧化物层,然后进行图案化,以覆盖金属部件121至124以及多晶硅塞的暴露部分。在工艺215的蚀刻操作期间,使用介电层206作为掩模。在工艺210中,实施蚀刻以将硅层101和112、介电层102和107以及蚀刻停止层104位于MEMS晶圆133单元的边缘的部分移除。
在工艺215中,使用介电层206作为进行图案化的硬掩模,蚀刻硅晶圆112。与图1B的工艺155类似,蚀刻形成可移动部件127和128并将释放沟槽109暴露出来。在工艺220中,实施蒸汽HF蚀刻以移除层107的一部分。蚀刻停止层104和多晶硅通孔(例如通孔117)充当用于蚀刻的y-轴和x-轴边界。再一次,值得注意的是在硅晶圆112与层107熔接之后形成腔体。
图2B示出了在图2A的工艺220之后的示例性封装步骤。图2B的工艺225与图1C的工艺165类似,在工艺165中,共晶接合晶圆133和134。在工艺230中,实施晶圆掩模以移除MEMS晶圆133的单元的边缘部207和208。然后在工艺235中,实施蚀刻以将氧化物涂层209从盖顶晶圆134的金属焊盘211和212中去除。虽然在本文中未示出,可以使用焊盘211和212的接合引线与多晶硅层103和106的信号布线结构电通信。在另一个实例中,在焊盘211和212上形成焊料凸块(未示出)用于电连接。
图2B的MEMS器件封装还包括位于盖顶晶圆134上的吸气剂结构(getter structure)213。当采用真空腔体时,在一些实施例中可以使用吸气剂结构213来增加MEMS器件的腔体内的真空度。吸气剂结构213包括能够有效吸收真空腔体内部的排气颗粒的材料。在一个实例中,吸气剂结构213包括钛(Ti)、溴(Br)或者锆(Zr)。吸气剂结构213示出位于盖顶晶圆134上,但在其他实施例中,吸气剂结构可以另外地或者可选地包括在MEMS晶圆133上。对于其他实施例同样如此,包括图1C的实施例。
方法100和方法200是示例性的,并且应当明白其他实施例可以包括添加、省略、调整或者修改一些操作的工艺。例如,一些实施例具有比图1C和图2B中所示的更多或者更少的可移动部件。而且,图1A至图1B和图2B显示用两种信号布线层建立结构的示例性工艺,并且应当明白,如果需要的话,可以对本文所显示的工艺进行修改以建立三个或更多个布线层。此外,在各个实施例中可以包括其他封装步骤,比如切割。在本实施例中,同时地在晶圆级封装各个MEMS器件,从而减少制造成本,并增强可靠性。然后对封装晶圆施行切割工艺,形成多个MEMS器件。
各个实施例可以包括优于其他技术的优势。例如,如上面所解释的,使用多晶硅制造抗静摩擦力凸块减少在器件内部聚集的电荷的量。此外,可以使用多晶硅信号布线结构作为蚀刻停止结构,从而更好地限定含有可移动部件的腔体。而且,在形成腔体之前在氧化物层的顶部上熔接硅晶圆的技术可以从熔接的可靠性增加中受益。
在任意各种器件中都可以使用上面所示的各个实施例。例如,具有可移动部件的MEMS器件尤其可用于运动传感器,比如加速计、陀螺仪等。可以在工业和消费性用途中封装和安装包括MEMS器件的半导体器件。可能从本文所述的MEMS器件中受益的用途的实例包括例如游戏动感控制器、汽车传感器等。在其他实施例中,可以在作为独立芯片或者位于相同芯片上作为另一种半导体器件(比如处理器)的用途中使用MEMS器件。
因此,本发明提供了一种微电子机械系统(MEMS)结构。该MEMS结构包括MEMS衬底;在该MEMS衬底上设置的半导体材料的第一导电塞和第二导电塞,其中配置第一导电塞用于电互连,以及配置第二导电塞作为抗静摩擦力凸块;在该MEMS衬底上配置的并与第一导电塞电连接的MEMS器件;以及与该MEMS衬底接合的盖顶衬底,使得MEMS器件被封闭在MEMS衬底和盖顶衬底之间。
在一个实施例中,第一导电塞和第二导电塞的半导体材料选自由多晶硅、硅锗、及其组合组成的组中。在另一个实施例中,MEMS结构进一步包括半导体材料的第三导电塞,该半导体材料的第三导电塞被设置在MEMS衬底上并与第一导电塞电连接;第一介电材料层,该第一介电材料层被设置在第一衬底上并嵌有第三导电塞;蚀刻停止层,该蚀刻停止层被设置在第一介电材料层上,并包括氮化铝(AlN)、碳化硅(SiC)、低应力氮化硅(SiN)和氧化铝(Al2O3)中的至少一种;以及第二介电材料层,该第二介电材料层被设置在蚀刻停止层上,并嵌有第一导电塞。
在又一个实施例中,MEMS衬底包括硅衬底、玻璃衬底和砷化镓(GaAs)衬底中的一种。在又一个实施例中,盖顶衬底包括互补金属氧化物半导体(CMOS)衬底、MEMS衬底、及其组合中的一种。在又一个实施例中,MEMS结构进一步包括设置在盖顶衬底上的互连结构,其中该互连结构包括钨塞和金属线。在又一个实施例中,MEMS结构进一步包括半导体材料的导电线,该半导体材料的导电线被设置在MEMS衬底上,并连接于第一导电塞。在又一个实施例中,MEMS结构进一步包括接合部件,该接合部件在MEMS衬底上形成,并配置成被第一导电塞封闭,其中该接合部件具有从第一导电塞凹进去的表面;以及盖顶衬底通过接合部件与盖顶衬底接合在一起。在又一个实施例中,MEMS衬底进一步包括通孔和在该通孔中设置的金属部件;以及将该金属部件延伸穿透MEMS衬底,电连接于在MEMS衬底的远离第一导电塞的表面上设置的焊料凸块部件,并进一步通过第一导电塞电连接于MEMS器件。
本发明还提供了微电子机械系统(MEMS)结构的另一个实施例。该MEMS结构包括第一衬底;在第一衬底上设置的第一多晶硅塞,其中配置第一多晶硅塞用于电互连;MEMS器件,该MEMS器件被配置在第一衬底上并与第一多晶硅塞电连接;以及第二衬底,该第二衬底接合于第一衬底,从而使MEMS器件被封闭。
在一个实施例中,MEMS结构进一步包括第二多晶硅塞,该第二多晶硅塞被设置在第一衬底上,并与第一多晶硅塞电连接;第一介电材料层,该第一介电材料层被设置在第一衬底上,并嵌有第二多晶硅塞;蚀刻停止层,该蚀刻停止层被设置在第一介电材料层上;第二介电材料层,该第二介电材料层被设置在蚀刻停止层上,并嵌有第一多晶硅塞;以及第三导电塞,该第三导电塞被嵌入第二导电材料层中,接近MEMS器件,并被配置为抗静摩擦力凸块。在另一个实施例中,蚀刻停止层包含氮化铝。在又一个实施例中,第一多晶硅塞和蚀刻停止层进一步起到在蚀刻工艺期间停止蚀刻以制造MEMS器件的作用。在又一个实施例中,第一衬底包括硅衬底、玻璃衬底和砷化镓(GaAs)衬底中的一种;以及第二衬底包括互补金属氧化物半导体(CMOS)衬底、MEMS衬底、及其组合中的一种。在又一个实施例中,第一衬底和第二衬底通过接合部件接合在一起,将该接合部件配置成被第一多晶硅塞封闭;以及第一多晶硅塞进一步起到保护环的作用,以防止接合工艺期间的挤压问题,从而接合第一衬底和第二衬底。在又一个实施例中,第一衬底进一步包括通孔和在该通孔中设置的金属部件;以及将该金属部件延伸穿过第一衬底,电连接至在第一衬底的远离第一多晶硅塞的表面上设置的焊料凸块部件,并进一步通过第一多晶硅塞电连接至MEMS器件。在又一个实施例中,MEMS结构进一步包括引线接合焊盘和焊料凸块中的一种,该引线接合焊盘和焊料凸块被设置在第二衬底上,并通过第一多晶硅塞连接于MEMS器件。
本发明也提供了用于形成MEMS结构的方法的实施例。该方法包括在MEMS衬底上形成互连结构,该互连结构具有导电线和半导体材料的第一导电塞;在该互连结构上形成蚀刻停止层;在该蚀刻停止层上方形成介电层;在该介电层上方接合硅衬底;在该硅衬底中形成半导体材料的第二导电塞和第三导电塞,其中配置该第二导电塞用于电连接第一导电塞,以及配置第三导电塞用于充当抗静摩擦力凸块;形成与第二导电部件电连接的MEMS器件;以及形成位于硅衬底上并被第二导电塞封闭的接合焊盘。
在方法的一个实施例中,半导体材料包含多晶硅和硅锗中的一种;以及硅衬底包含高阻硅材料。在另一个实施例中,该方法进一步包括将盖顶衬底通过接合焊盘接合于MEMS衬底。在又一个实施例中,形成第二导电塞进一步包括在硅衬底上沉积材料层;蚀刻材料层和硅衬底以在其中形成通孔;在材料层和硅衬底的通孔中形成半导体材料的第二导电塞;以及移除材料层,从而使第二导电塞从硅衬底中突出。
在又一个实施例中,形成接合焊盘包括形成位于硅衬底上并被第二导电塞的突出部分围绕的接合焊盘。在又一个实施例中,形成MEMS器件包括蚀刻硅衬底以将介电层暴露出来;蚀刻介电层;采用蚀刻停止层和第二导电塞在纵向和横向上停止蚀刻。在又一个实施例中,介电层包括氧化硅;蚀刻停止层包括氮化铝;以及蚀刻介电层使用氢氟酸蚀刻剂。在又一个实施例中,该方法进一步包括将盖顶衬底通过接合焊盘接合于MEMS衬底;蚀刻MEMS衬底以在其中形成通孔;以及在通孔和MEMS衬底中沉积金属层,形成与第二导电塞电连接的焊料凸块。在又一个实施例中,该方法进一步包括切割MEMS衬底和盖顶衬底,形成多个MEMS器件。
本发明还提供了用于形成MEMS结构的方法的另一个实施例。该方法包括在MEMS衬底上形成互连结构,该互连结构具有导电线和半导体材料的第一导电塞;在该互连结构上形成蚀刻停止层;在该蚀刻停止层上方形成介电层;在该介电层上方接合硅衬底;蚀刻硅衬底以在其中形成通孔,将介电层暴露出来;形成半导体材料的第二导电塞,该第二导电塞与第一导电塞电连接,并被配置为进一步作为抗静摩擦力凸块;蚀刻硅衬底以形成与第二导电部件电连接的MEMS器件;形成位于硅衬底上并被第二导电塞封闭的接合焊盘;将盖顶衬底通过接合焊盘接合至MEMS衬底;蚀刻MEMS衬底以在其中形成通孔;以及在通孔和MEMS衬底中沉积金属层,形成与第二导电凸块电连接的焊料凸块。
上面论述了若干实施例的部件,使得本领域普通技术人员可以更好地理解其后的具体描述。本领域技术人员应该理解,可以很容易地使用本发明作为基础来设计或更改其他工艺和结构,从而达到与本文所介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员也应该意识到,这种等效构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,可以进行多种变化、替换以及改变。
Claims (23)
1.一种微电子机械系统(MEMS)结构,所述MEMS结构包括:
MEMS衬底;
半导体材料的第一导电塞和第二导电塞,被设置在所述MEMS衬底上并嵌入同一第二介电材料层中,其中所述第一导电塞被配置为用于电互连,所述第二导电塞被配置为抗静摩擦力凸块;
MEMS器件,被配置在所述MEMS衬底上,并且与所述第一导电塞电连接;以及
盖顶衬底,接合至所述MEMS衬底,使得所述MEMS器件被封闭在所述盖顶衬底和所述MEMS衬底之间。
2.根据权利要求1所述的MEMS结构,其中,所述第一导电塞和所述第二导电塞的所述半导体材料选自由多晶硅、硅锗、及其组合构成的组。
3.根据权利要求1所述的MEMS结构,进一步包括:
所述半导体材料的第三导电塞,被设置在所述MEMS衬底上,并与所述第一导电塞电连接;
第一介电材料层,被设置在所述MEMS衬底上,并且嵌有所述第三导电塞;
蚀刻停止层,被设置在所述第一介电材料层上,并且包含氮化铝(AlN)、碳化硅(SiC)、低应力氮化硅(SiN)、和氧化铝(Al2O3)中的至少一种;以及
所述第二介电材料层,被设置在所述蚀刻停止层上,并且嵌有所述第一导电塞。
4.根据权利要求1所述的MEMS结构,其中所述MEMS衬底包括硅衬底、玻璃衬底和砷化镓(GaAs)衬底中的一种。
5.根据权利要求1所述的MEMS结构,其中所述盖顶衬底包括互补金属氧化物半导体(CMOS)衬底、MEMS衬底、及其组合中的一种。
6.根据权利要求1所述的MEMS结构,进一步包括互连结构,所述互连结构被设置在所述盖顶衬底上,其中所述互连结构包括钨塞和金属线。
7.根据权利要求2所述的MEMS结构,进一步包括:所述半导体材料的导电线,所述导电线被设置在所述MEMS衬底上,并且连接至所述第一导电塞。
8.根据权利要求1所述的MEMS结构,进一步包括:接合部件,形成在所述MEMS衬底上,并且被配置为被所述第一导电塞包围,其中
所述接合部件具有从所述第一导电塞凹陷的表面;以及
所述盖顶衬底通过所述接合部件与所述盖顶衬底接合在一起。
9.根据权利要求1所述的MEMS结构,其中
所述MEMS衬底进一步包括通孔和被设置在所述通孔中的金属部件;以及
所述金属部件延伸穿过所述MEMS衬底,电连接至在远离所述第一导电塞的所述MEMS衬底的表面上设置的焊料凸块部件,并且进一步通过所述第一导电塞电连接至所述MEMS器件。
10.一种微电子机械系统(MEMS)结构,所述MEMS结构包括:
第一衬底;
第一多晶硅塞,被设置在所述第一衬底上,其中所述第一多晶硅塞被配置为用于电互连;
MEMS器件,被配置为位于所述第一衬底上,并且与所述第一多晶硅塞电连接;
第二衬底,接合至所述第一衬底,使得所述MEMS器件被封闭;以及
第三导电塞,被配置为抗静摩擦力凸块并与所述第一多晶硅塞均嵌入于第二介电材料层中。
11.根据权利要求10所述的MEMS结构,进一步包括:
第二多晶硅塞,被设置在所述第一衬底上,并且与所述第一多晶硅塞电连接;
第一介电材料层,被设置在所述第一衬底上,并且嵌有所述第二多晶硅塞;
蚀刻停止层,被设置在所述第一介电材料层上;
所述第二介电材料层,被设置在所述蚀刻停止层上;以及
所述第三导电塞,邻近所述MEMS器件。
12.根据权利要求11所述的MEMS结构,其中,所述蚀刻停止层包含氮化铝。
13.根据权利要求11所述的MEMS结构,其中,所述第一多晶硅塞和所述蚀刻停止层进一步起到在蚀刻工艺期间停止蚀刻以制造所述MEMS器件的作用。
14.根据权利要求10所述的MEMS结构,其中
所述第一衬底包括硅衬底、玻璃衬底和砷化镓(GaAs)衬底中的一种;以及
第二衬底包括互补金属氧化物半导体(CMOS)衬底、MEMS衬底、及其组合中的一种。
15.根据权利要求10所述的MEMS结构,其中
所述第一衬底和所述第二衬底通过接合部件接合在一起,所述接合部件被配置为被所述第一多晶硅塞围绕;以及
所述第一多晶硅塞进一步起到保护环的作用,以防止接合工艺期间的挤压问题,从而接合所述第一衬底和所述第二衬底。
16.根据权利要求10所述的MEMS结构,其中
所述第一衬底进一步包括通孔和在所述通孔中设置的金属部件;以及
所述金属部件延伸穿过所述第一衬底,电连接至在所述远离所述第一多晶硅塞的第一衬底的表面上设置的焊料凸块部件,并进一步通过所述第一多晶硅塞电连接至所述MEMS器件。
17.根据权利要求10所述的MEMS结构,进一步包括:引线接合焊盘和焊料凸块中的一种,被设置在所述第二衬底上,并且通过所述第一多晶硅塞连接至所述MEMS器件。
18.一种用于形成MEMS结构的方法,所述方法包括:
在MEMS衬底上形成互连结构,所述互连结构具有导电线和半导体材料的第一导电塞;
在所述互连结构上形成蚀刻停止层;
在所述蚀刻停止层上方形成介电层;
在所述介电层上方接合硅衬底;
在所述硅衬底中形成所述半导体材料的第二导电塞和第三导电塞,其中,所述第二导电塞被配置为与所述第一导电塞电连接,所述第三导电塞被配置为抗静摩擦力凸块;
形成与所述第二导电部件电连接的MEMS器件;以及
形成位于所述硅衬底上并且被所述第二导电塞围绕的接合焊盘。
19.根据权利要求18所述的方法,其中
所述半导体材料包含多晶硅和硅锗中的一种;以及
所述硅衬底包含高阻硅材料。
20.根据权利要求18所述的方法,进一步包括:将盖顶衬底通过所述接合焊盘接合至所述MEMS衬底。
21.根据权利要求20所述的方法,其中形成所述第二导电塞进一步包括:
在所述硅衬底上沉积材料层;
蚀刻所述材料层和所述硅衬底以在其中形成通孔;
在所述材料层和所述硅衬底的所述通孔中形成所述半导体材料的所述第二导电塞;以及
移除所述材料层,使得所述第二导电塞从所述硅衬底中突出出来。
22.根据权利要求21所述的方法,其中,形成接合焊盘包括形成位于所述硅衬底上并且被所述第二导电塞的突出部分围绕的接合焊盘。
23.根据权利要求18所述的方法,进一步包括:
将盖顶衬底通过所述接合焊盘接合至所述MEMS衬底;
蚀刻所述MEMS衬底以在其中形成通孔;以及
在所述通孔和所述MEMS衬底中沉积金属层,形成与所述第二导电塞电连接的焊料凸块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/157,994 | 2011-06-10 | ||
US13/157,994 US9586811B2 (en) | 2011-06-10 | 2011-06-10 | Semiconductor devices with moving members and methods for making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102815659A CN102815659A (zh) | 2012-12-12 |
CN102815659B true CN102815659B (zh) | 2015-05-13 |
Family
ID=47292470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210010820.XA Active CN102815659B (zh) | 2011-06-10 | 2012-01-11 | 具有可移动部件的半导体器件及其制造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9586811B2 (zh) |
CN (1) | CN102815659B (zh) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201250947A (en) * | 2011-05-12 | 2012-12-16 | Siliconware Precision Industries Co Ltd | Package structure having a micromechanical electronic component and method of making same |
FR2977885A1 (fr) * | 2011-07-12 | 2013-01-18 | Commissariat Energie Atomique | Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue |
WO2013061313A1 (en) * | 2011-10-28 | 2013-05-02 | Stmicroelectronics S.R.L. | Method for manufacturing a protective layer against hf etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device |
FR2982073B1 (fr) * | 2011-10-28 | 2014-10-10 | Commissariat Energie Atomique | Structure d'encapsulation hermetique d'un dispositif et d'un composant electronique |
US8940586B2 (en) * | 2011-11-23 | 2015-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanism for MEMS bump side wall angle improvement |
US9466532B2 (en) * | 2012-01-31 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same |
US8716852B2 (en) | 2012-02-17 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same |
US8940616B2 (en) * | 2012-07-27 | 2015-01-27 | Globalfoundries Singapore Pte. Ltd. | Bonding method using porosified surfaces for making stacked structures |
US8723280B2 (en) * | 2012-08-01 | 2014-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid MEMS bump design to prevent in-process and in-use stiction |
US9254998B2 (en) * | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device with a capping substrate |
CN104051385B (zh) * | 2013-03-13 | 2017-06-13 | 台湾积体电路制造股份有限公司 | 堆叠式半导体结构及其形成方法 |
US9975762B2 (en) * | 2013-03-13 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked semiconductor structure and method of forming the same |
US8802473B1 (en) * | 2013-03-14 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same |
US9041213B2 (en) * | 2013-03-14 | 2015-05-26 | Freescale Semiconductor Inc. | Microelectromechanical system devices having through substrate vias and methods for the fabrication thereof |
US9079761B2 (en) * | 2013-03-14 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked semiconductor device and method of forming the same related cases |
US8932893B2 (en) * | 2013-04-23 | 2015-01-13 | Freescale Semiconductor, Inc. | Method of fabricating MEMS device having release etch stop layer |
DE102013222583B4 (de) * | 2013-11-07 | 2024-06-20 | Robert Bosch Gmbh | Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren |
DE102013224623B4 (de) | 2013-11-29 | 2022-10-06 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements |
US9114976B1 (en) * | 2014-03-07 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with stress release configuration |
US9238578B2 (en) * | 2014-03-07 | 2016-01-19 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with stress release and thermal insulation |
CN105084294A (zh) * | 2014-04-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
CN105084298B (zh) * | 2014-05-07 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
CN105445495B (zh) * | 2014-07-16 | 2018-11-02 | 中国科学院地质与地球物理研究所 | 一种对称的mems加速度敏感芯片及其制造工艺 |
US9428377B2 (en) | 2014-07-25 | 2016-08-30 | Semiconductor Manufacturing International (Shanghai) Corporation | Methods and structures for thin-film encapsulation and co-integration of same with microelectronic devices and microelectromechanical systems (MEMS) |
CN105565250A (zh) * | 2014-10-09 | 2016-05-11 | 深迪半导体(上海)有限公司 | Mems和cmos集成芯片及传感器 |
DE102014221546A1 (de) * | 2014-10-23 | 2016-04-28 | Robert Bosch Gmbh | Mikroelektronische Bauelementanordnung mit einer Mehrzahl von Substraten und entsprechendes Herstellungsverfahren |
US10073113B2 (en) * | 2014-12-22 | 2018-09-11 | Analog Devices, Inc. | Silicon-based MEMS devices including wells embedded with high density metal |
US20160289062A1 (en) * | 2015-03-31 | 2016-10-06 | Qualcomm Technologies International, Ltd. | Mems packaging |
US9656852B2 (en) * | 2015-07-06 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company Ltd. | CMOS-MEMS device structure, bonding mesa structure and associated method |
US9878899B2 (en) | 2015-10-02 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for reducing in-process and in-use stiction for MEMS devices |
US9630831B1 (en) | 2015-10-15 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor sensing structure |
US10513429B2 (en) * | 2016-07-27 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integration scheme for microelectromechanical systems (MEMS) devices and complementary metal-oxide-semiconductor (CMOS) devices |
CN108242426B (zh) * | 2016-12-23 | 2020-04-07 | 上海新微技术研发中心有限公司 | 一种半导体器件及其制造方法 |
US10793427B2 (en) | 2017-04-04 | 2020-10-06 | Kionix, Inc. | Eutectic bonding with AlGe |
US10167191B2 (en) * | 2017-04-04 | 2019-01-01 | Kionix, Inc. | Method for manufacturing a micro electro-mechanical system |
DE102017207887B3 (de) * | 2017-05-10 | 2018-10-31 | Infineon Technologies Ag | Verfahren zur Herstellung von gehäusten MEMS-Bausteinen auf Waferebene |
CN107235468A (zh) * | 2017-05-22 | 2017-10-10 | 苏州敏芯微电子技术股份有限公司 | 一种微机电系统器件及其制造方法 |
US10505006B2 (en) * | 2017-07-28 | 2019-12-10 | Invensense, Inc. | Proof mass and polysilicon electrode integrated thereon |
US10053360B1 (en) | 2017-08-11 | 2018-08-21 | Kionix, Inc. | Pseudo SOI process |
FR3071492B1 (fr) * | 2017-09-25 | 2021-07-09 | Commissariat Energie Atomique | Micro-dispositif comportant un element protege contre une gravure hf et forme d'un materiau comprenant un semi-conducteur et un metal |
CN110065924B (zh) * | 2018-01-23 | 2021-09-14 | 苏州明皜传感科技有限公司 | 微机电系统装置及其制造方法 |
US11313877B2 (en) | 2018-06-19 | 2022-04-26 | Kionix, Inc. | Near-zero power wakeup electro-mechanical system |
US10796954B2 (en) * | 2018-06-28 | 2020-10-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method for forming the same |
CN111377394B (zh) * | 2018-12-27 | 2023-08-25 | 中芯集成电路(宁波)有限公司上海分公司 | Mems封装结构及其制作方法 |
EP3708532B1 (en) * | 2019-03-15 | 2024-09-25 | Infineon Technologies AG | Mems device and method for producing the same |
EP3786108A1 (en) * | 2019-08-30 | 2021-03-03 | Imec VZW | Fabrication method for a mems device |
US11088093B1 (en) * | 2020-05-28 | 2021-08-10 | X-Celeprint Limited | Micro-component anti-stiction structures |
CN116364699B (zh) * | 2023-06-01 | 2023-08-25 | 绍兴中芯集成电路制造股份有限公司 | 偏移检测结构及其制备方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370398B1 (ko) * | 2000-06-22 | 2003-01-30 | 삼성전자 주식회사 | 전자 및 mems 소자의 표면실장형 칩 규모 패키징 방법 |
JP3445965B2 (ja) * | 2000-08-24 | 2003-09-16 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US6512300B2 (en) * | 2001-01-10 | 2003-01-28 | Raytheon Company | Water level interconnection |
US6587613B2 (en) * | 2001-07-24 | 2003-07-01 | Innovative Technology Licensing, Llc | Hybrid MEMS fabrication method and new optical MEMS device |
US6559530B2 (en) * | 2001-09-19 | 2003-05-06 | Raytheon Company | Method of integrating MEMS device with low-resistivity silicon substrates |
US6852454B2 (en) * | 2002-06-18 | 2005-02-08 | Freescale Semiconductor, Inc. | Multi-tiered lithographic template and method of formation and use |
US20040104444A1 (en) * | 2002-12-03 | 2004-06-03 | Wachtmann Bruce K | MEMS device with alternative electrical connections |
KR100512971B1 (ko) * | 2003-02-24 | 2005-09-07 | 삼성전자주식회사 | 솔더볼을 이용한 마이크로 전자 기계 시스템의 제조 방법 |
KR101140688B1 (ko) * | 2003-10-31 | 2012-05-03 | 에프코스 아게 | 전자 장치 및 그 제조 방법 |
US7061099B2 (en) * | 2004-09-30 | 2006-06-13 | Intel Corporation | Microelectronic package having chamber sealed by material including one or more intermetallic compounds |
US7303936B2 (en) * | 2005-04-13 | 2007-12-04 | Delphi Technologies, Inc. | Method for forming anti-stiction bumps on a micro-electro mechanical structure |
US8872287B2 (en) * | 2008-03-27 | 2014-10-28 | United Microelectronics Corp. | Integrated structure for MEMS device and semiconductor device and method of fabricating the same |
EP2259018B1 (en) * | 2009-05-29 | 2017-06-28 | Infineon Technologies AG | Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system |
US8461656B2 (en) * | 2010-06-30 | 2013-06-11 | Freescale Semiconductor, Inc. | Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS) |
-
2011
- 2011-06-10 US US13/157,994 patent/US9586811B2/en active Active
-
2012
- 2012-01-11 CN CN201210010820.XA patent/CN102815659B/zh active Active
-
2017
- 2017-02-24 US US15/441,791 patent/US10087069B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10087069B2 (en) | 2018-10-02 |
CN102815659A (zh) | 2012-12-12 |
US20120313235A1 (en) | 2012-12-13 |
US20170166435A1 (en) | 2017-06-15 |
US9586811B2 (en) | 2017-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102815659B (zh) | 具有可移动部件的半导体器件及其制造方法 | |
US10519032B2 (en) | MEMS pressure sensor and microphone devices having through-vias and methods of forming same | |
US9981841B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
US10508029B2 (en) | MEMS integrated pressure sensor devices and methods of forming same | |
TWI669268B (zh) | 微機電系統封裝及其形成方法 | |
TWI500133B (zh) | 微機電系統結構 | |
TWI571428B (zh) | 積體電路與感測裝置之積體電路的形成方法 | |
TWI443723B (zh) | 複合晶圓半導體元件及其形成方法 | |
US9085455B2 (en) | MEMS devices and methods for forming same | |
TWI472000B (zh) | 微機電系統裝置及其製造方法 | |
TWI541999B (zh) | 半導體裝置與其製法 | |
CN111115550B (zh) | 集成互补金属氧化物半导体-微机电系统器件及其制法 | |
US8975118B2 (en) | Component having a via and method for manufacturing it | |
KR20180024006A (ko) | 기판-관통 상호연결부 및 mems 장치를 갖는 전자 시스템 | |
CN113548639A (zh) | 封装方法及相关的封装结构 | |
CN104051385B (zh) | 堆叠式半导体结构及其形成方法 | |
TWI691455B (zh) | 包含接觸層的互補式金屬氧化半導體-微電子機械系統(cmos-mems)積體裝置和製造方法 | |
CN104045051A (zh) | 堆叠半导体器件及其形成方法 | |
CN105742193A (zh) | 晶圆与晶圆接合的工艺及结构 | |
JP4209033B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |