CN105084294A - 一种mems器件及其制备方法、电子装置 - Google Patents

一种mems器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN105084294A
CN105084294A CN201410160674.8A CN201410160674A CN105084294A CN 105084294 A CN105084294 A CN 105084294A CN 201410160674 A CN201410160674 A CN 201410160674A CN 105084294 A CN105084294 A CN 105084294A
Authority
CN
China
Prior art keywords
substrate
mems
groove
layer
land portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410160674.8A
Other languages
English (en)
Inventor
江卢山
陈晓军
刘煊杰
郭亮良
马军德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410160674.8A priority Critical patent/CN105084294A/zh
Priority to US14/592,873 priority patent/US9290378B2/en
Publication of CN105084294A publication Critical patent/CN105084294A/zh
Priority to US15/018,740 priority patent/US9731960B2/en
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种MEMS器件及其制备方法、电子装置，所述方法包括方法，包括：提供基底，在所述基底上形成有凸起的环状接合部件，所述环状接合部件的内侧形成用于容纳MEMS器件的第一凹槽，所述环状接合部件的外侧形成第一沟槽；在所述基底上形成图案化的掩膜层，以覆盖所述环状接合部件和所述第一凹槽，并露出部分所述第一沟槽；以所述掩膜层为掩膜，蚀刻去除部分露出的所述基底，以形成深度大于所述第一沟槽的第二沟槽；去除所述掩膜层；将所述基底和形成有MEMS器件的MEMS衬底接合；背部研磨所述基底至所述第二沟槽的深度以上、所述第一沟槽的深度以下，以形成MEMS覆盖层。本发明的优点在于：MEMS衬底上的图案不会受到水流的冲击，导致图案脱落或者损坏。

Description

一种MEMS器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种MEMS器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，在各种传感器（motionsensor）类产品的市场上，智能手机、集成CMOS和微机电系统（MEMS）器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
现有技术MEMS器件的制备过程如图1a-1b以及图2a-2c所示，如图2a所示，首先分别制备MEMS衬底101和覆盖层102，其中在所述MEMS衬底101上形成有各种传感器器件，在所述MEMS衬底101上还形成有Al焊盘，用于在形成所述MEMS器件后进行封装。
接着，如图1a和图2b所示，将所述MEMS衬底101和覆盖层102相接合以形成MEMS器件。
然后对所述覆盖层102进行划片切割（bladedicing），以减小所述覆盖层顶部的关键尺寸，露出所述接合晶圆，如图2c和图1b所示。
现有技术的制备工艺中，选用划片刀对所述覆盖层进行切割，在切割过程中会产生大量的硅灰尘（SiliconDust），落在所述接合晶圆的上方，造成对所述接合焊盘的腐蚀（PadCorrosion）。
为了去除上述工艺过程中产生的硅灰尘（SiliconDust），在划片切割过程中需要依靠增加水流速度（WaterFlowRate）来增加冲力，但是所述方法会导致MEMS衬底101上的虚拟图案失效（DummyPattenFailDown），使器件的良率和性能降低。
综上，现有技术中在MEMS覆盖层的制备方法导致上述很多问题，需要对现有方法作进一步改进，以便消除上述弊端，进一步提高器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种MEMS器件的制备方法，包括：
提供基底，在所述基底上形成有凸起的环状接合部件，所述环状接合部件的内侧形成用于容纳MEMS器件的第一凹槽，所述环状接合部件的外侧形成第一沟槽；
在所述基底上形成图案化的掩膜层，以覆盖所述环状接合部件和所述第一凹槽，并露出部分所述第一沟槽；
以所述掩膜层为掩膜，蚀刻去除部分露出的所述基底，以形成深度大于所述第一沟槽的第二沟槽；
去除所述掩膜层；
将所述基底和形成有MEMS器件的MEMS衬底接合；
背部研磨所述基底至所述第二沟槽的深度以上、所述第一沟槽的深度以下，以形成MEMS覆盖层。
作为优选，所述环状接合部件的形成方法为：
提供表面形成有氧化物层的基底并图案化，以在所述基底上形成环状的接合部件本体；
在所述接合部件本体上形成接合材料层，以形成所述环状接合部件。
作为优选，所述接合材料层选用Ge材料层。
作为优选，所述氧化物层的厚度为1-3KA；
所述接合材料层的厚度为4-6KA。
作为优选，所述环状接合部件两侧的所述基底表面上还形成有金属层。
作为优选，所述金属层选用金属Ti。
作为优选，所述金属层的厚度为2-4KA。
作为优选，选用深反应离子刻蚀的方法蚀刻去除部分露出的所述基底。
本发明还提供了一种MEMS器件，其采用上述方法制备。
本发明还提供了一种电子装置，其包括上述的MEMS器件。
本发明为了解决现有技术中存在的问题，提供了一种新的MEMS器件的制备方法，在所述方法中首先通过现有方法制备得到所述覆盖层，然后在所述覆盖层上图案化的掩膜层，露出所述覆盖层的沟槽，然后蚀刻所述覆盖层的两端，形成台阶形的覆盖层，最后通过背部研磨去除台阶形覆盖层中尺寸较大的部分，以得到最终的MEMS覆盖层，通过所述方法避免了在MEMS覆盖层制备过程中切割的步骤，解决了硅灰尘对MEMS衬底上的焊盘造成腐蚀的问题。
本发明的优点在于：
（1）MEMS衬底上的图案不会受到水流的冲击，导致图案脱落或者损坏。
（2）避免了在切割过程中产生硅的碎屑，掉落在MEMS衬底的焊盘上，导致焊盘腐蚀。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1b为现有技术中所述MEMS器件的制备过程示意图；
图2a-2c为本发明一具体实施方式中所述MEMS覆盖层的制备过程示意图；
图3a-3d为本发明一具体实施方式中所述MEMS覆盖层的制备过程示意图；
图4为本发明一具体实施方式中所述MEMS覆盖层的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、
部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、
“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例1
本发明为了解决现有技术中存在的问题，提供了一种MEMS覆盖层的制备方法，下面结合附图3a-3d对本发明的一具体地实施方式做进一步的说明。
需要说明的是在本发明中所述MEMS覆盖层可以应用于各种MEMS传感器，例如运动传感器、加速度传感器等，并不局限于某一种，还可以为其他器件。
首先执行步骤201，提供基底201，在所述基底上形成有间隔设置的环状接合部件。
具体地，如图3a所示，其中所述基底至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、多晶硅或者绝缘体上硅（SOI）。在本发明的一具体实施方式中优选为硅，所述半导体衬底上形成有氧化物层203。
其中，所述氧化物层203选用SiO2，所述氧化物层203的厚度为1-3KA，优选为2KA。
然后图案化所述半导体衬底和所述氧化物层203，以在所述基底201上形成间隔设置的接合部件本体202，其中所述接合部件本体202在后续的步骤中用于和所述MEMS衬底相接合。
具体地，在该步骤中所述半导体衬底上形成图案化的掩膜层，所述掩膜层可以为图案化的光刻胶层，或者由光刻胶层、底部抗反射层以及有机层形成的掩膜叠层，所述掩膜层中形成有所述接合部件本体图案。
以所述掩膜层为掩膜蚀刻所述半导体衬底，以将所述接合部件本体图案转移至所述半导体衬底中，形成所述接合部件本体202，同时在所述接合部件本体202之间形成第一凹槽，所述第一凹槽在和所述MEMS衬底接合之后形成空腔。在该实施例中所述接合部件本体202的数目为两个，但并不局限于该数目。环状凸起的形状为方形或圆形等。
作为优选，其中所述接合部件本体202之间的第一凹槽的关键尺寸为20-40um，优选为30um。其中在所述凸起端的外侧还形成第一沟槽（Cavity），所述第一沟槽的关键尺寸大于所述第一凹槽的关键尺寸。
然后在所述接合部件本体202上形成接合材料层204，以形成所述环状接合部件，以和所述MEMS衬底接合。
作为优选，所述接合材料层204选用Ge材料层，但是并不局限于上述示例。
进一步，所述接合材料层204的厚度为4-6KA，优选为5KA。
在本发明的一具体地实施方式中，其中所述氧化物层203的关键尺寸和所述接合部件本体202的关键尺寸一致，以形成上下宽度一样的结构。
所述接合材料层204的关键尺寸小于所述氧化物层203和所述接合部件本体202的关键尺寸，以形成上下宽度不一样的台阶形结构，以减小MEMS衬底上的环状接合部件的面积，进一步提高器件的集成度。
作为进一步的优选，在所述环状接合部件两侧的所述半导体衬底的表面均形成有金属层，其中所述金属层位于所述接合部件本体202之间的凹槽的表面，以及所述环状接合部件外侧的第一沟槽（Cavity）的表面，以对所述MEMS器件起到保护作用。
进一步，所述金属层选用金属Ti，还可以选用本领域常用的其他技术层，并不局限于该示例，作为优选，所述金属层的厚度为2-4KA，优选为3KA，也并不局限于该数值范围，可以根据需要进行选择。
执行步骤202，在所述基底201上形成图案化的掩膜层205，以覆盖所述环状接合部件，露出部分所述第一沟槽。
具体地，如图3b所示，在所述基底201上沉积掩膜层205，以覆盖所述基底201，其中所述掩膜层205选用和所述基底201具有较大蚀刻选择比的材料。
所述掩膜层并不局限于某一种，在本发明的一具体实施方式中为了简化所述过程降低生产成本，所述掩膜层优选为光刻胶层。
然后图案化所述掩膜层205，以去除所述环状接合部件外侧的所述掩膜层，以露出所述基底201的两端上的金属层，例如两端的第一沟槽。
执行步骤203，以所述掩膜层205为掩膜，蚀刻去除部分露出的所述基底201，以形成深度大于所述第一沟槽的第二沟槽。
具体地，如图3c所示，在该步骤中以所述掩膜层205为掩膜蚀刻露出的所述金属层和半导体衬底，以形成深度更大的第二沟槽，形成台阶形的半导体衬底。
在该步骤中选用干法蚀刻或者湿法蚀刻，选用和所述掩膜层具有较大蚀刻选择比的方法进行蚀刻，在本发明的一具体实施方式中优选深反应离子刻蚀(DRIE)的方法蚀刻所述金属层和半导体衬底。
在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅（SF6）作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，频功率为600W，13.5MHz，直流偏压可以在-500V—1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。
所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。通过所述深反应离子刻蚀(DRIE)在所述环状接合部件的外侧形成深度更大的第二沟槽。
执行步骤204，去除所述掩膜层205，以露出所述环状接合部件。
具体地，在该步骤中可以选用和所述环状接合部件以及所述半导体衬底具有较大蚀刻选择比的方法去除，可以选用干法蚀刻或者湿法蚀刻。
作为优选，在该步骤中可以通过灰化的方法去除所述掩膜层205，但并不局限于该方法，去除所述掩膜层205后，露出所述环状接合部件，以及位于结合端子之间的凹槽。
执行步骤205，将所述基底201和形成有MEMS器件的MEMS衬底接合。
具体地，如图3d所示，提供MEMS衬底206，所述MEMS衬底206上形成有MEMS元件以及接合焊盘。其中所述MEMS衬底206可以为运动传感器的晶圆或者压力传感器的晶圆，并不局限于某一种，还可以为其他器件，其中所述MEMS衬底206上至少形成有MEMS元件以及接合焊盘。
其中所述MEMS元件是指所述MMES传感器中必要的各种元器件，以运动传感器为例，首先提供MEMS衬底，所述MEMS衬底下方还可以进一步形成CMOS器件，所述CMOS器件通过金属互联结构和所述MEMS衬底相连接，在此不再赘述。
然后在所述MEMS衬底上形成层间介电层，在所述层间介电层中形成底部电极、移动块以及位于两侧的导电连接端。在该实施例中形成所述底部电极、移动块以及位于两侧的导电连接端的方法可以选用本领域常用的方法，并不局限于某一种。
此外，在所述MEMS衬底206中还形成有接合焊盘位于所述MEMS器件的两侧，其中所述接合焊盘用于在形成MEMS器件之后进行封装，以便实现器件的集成。
然后将所述MEMS衬底206和所述基底201接合，具体地将所述半导体衬底上的环状接合部件和所述MEMS衬底206上的导电连接端相接合。所述接合方法可以选用共晶结合或者热键合的方法键合，以形成一体的结构。
在接合之前还可以进一步包括对所述MEMS衬底206进行清洗的步骤，具体地，在该步骤中以稀释的氢氟酸DHF（其中包含HF、H2O2以及H2O）对所述MEMS衬底206的表面进行清洗，以使所述MEMS晶圆201具有良好的性能（leadgoodmechanism）。
其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O=0.1-1.5:1:5。
执行步骤206，背部研磨所述基底201至所述第二沟槽的深度以上、所述第一沟槽的深度以下，以形成MEMS覆盖层。
具体地，在该步骤中通过研磨减薄（FinalGrinding）的方法打薄所述半导体衬底，其中所述研磨减薄的参数可以选用本领域中常用的各种参数，并不局限于某一数值范围，在此不再赘述。
在该步骤中将所述台阶形半导体衬底中关键尺寸较大的部分研磨去除，至所述第二沟槽的深度以上、所述第一沟槽的深度以下，形成关键尺寸小于所述MEMS衬底206的覆盖层，进而露出所述MEMS衬底上的接合焊盘，进一步实现所述MEMS器件的集成。
实施例2
本发明后还提供了一种MEMS器件，所述MEMS器件通过上述方法制备。
本发明还包括一种电子装置，其包括所述MEMS器件，其中所述电子装置可以为MEMS传感器，例如运动传感器、加速度传感器等，或者包含所述传感器的手机等设备。
本发明为了解决现有技术中存在的问题，提供了一种新的MEMS覆盖层的制备方法，在所述方法中首先通过现有方法制备得到所述覆盖层，然后在所述覆盖层上图案化的掩膜层，露出所述覆盖层的两端，然后蚀刻所述覆盖层的两端，形成台阶形的覆盖层，最后通过背部研磨去除台阶形覆盖层中尺寸较大的部分，以得到最终的MEMS覆盖层，通过所述方法避免了在MEMS覆盖层制备过程中切割的步骤，解决了硅灰尘对MEMS衬底上的焊盘造成腐蚀的问题。
本发明的优点在于：
（1）MEMS衬底上的图案不会受到水流速度的冲击，导致图案脱落或者损坏。
（2）避免了在切割过程中产生硅的碎屑，掉落在MEMS衬底的焊盘上，导致焊盘腐蚀。
图4为本发明一具体实施方式中所述MEMS器件的制备工艺流程图，具体包括以下步骤：
步骤201提供基底，在所述基底上形成有凸起的环状接合部件，所述环状接合部件的内侧形成用于容纳MEMS器件的第一凹槽，所述环状接合部件的外侧形成第一沟槽；
步骤202在所述基底上形成图案化的掩膜层，以覆盖所述环状接合部件和所述第一凹槽，并露出部分所述第一沟槽；
步骤203以所述掩膜层为掩膜，蚀刻去除部分露出的所述基底，以形成深度大于所述第一沟槽的第二沟槽；
步骤204去除所述掩膜层；
步骤205将所述基底和形成有MEMS器件的MEMS衬底接合；
步骤206背部研磨所述基底至所述第二沟槽的深度以上、所述第一沟槽的深度以下，以形成MEMS覆盖层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种MEMS器件的制备方法，包括：
提供基底，在所述基底上形成有凸起的环状接合部件，所述环状接合部件的内侧形成用于容纳MEMS器件的第一凹槽，所述环状接合部件的外侧形成第一沟槽；
在所述基底上形成图案化的掩膜层，以覆盖所述环状接合部件和所述第一凹槽，并露出部分所述第一沟槽；
以所述掩膜层为掩膜，蚀刻去除部分露出的所述基底，以形成深度大于所述第一沟槽的第二沟槽；
去除所述掩膜层；
将所述基底和形成有MEMS器件的MEMS衬底接合；
背部研磨所述基底至所述第二沟槽的深度以上、所述第一沟槽的深度以下，以形成MEMS覆盖层。
2.根据权利要求1所述的方法，其特征在于，所述环状接合部件的形成方法为：
提供表面形成有氧化物层的基底并图案化，以在所述基底上形成环状的接合部件本体；
在所述接合部件本体上形成接合材料层，以形成所述环状接合部件。
3.根据权利要求2所述的方法，其特征在于，所述接合材料层选用Ge材料层。
4.根据权利要求2所述的方法，其特征在于，所述氧化物层的厚度为1-3KA；
所述接合材料层的厚度为4-6KA。
5.根据权利要求1所述的方法，其特征在于，所述环状接合部件两侧的所述基底表面上还形成有金属层。
6.根据权利要求5所述的方法，其特征在于，所述金属层选用金属Ti。
7.根据权利要求5或6所述的方法，其特征在于，所述金属层的厚度为2-4KA。
8.根据权利要求1所述的方法，其特征在于，选用深反应离子刻蚀的方法蚀刻去除部分露出的所述基底。
9.一种MEMS器件，其采用权利要求1至8之一所述方法制备。
10.一种电子装置，其包括权利要求9所述的MEMS器件。
CN201410160674.8A 2014-04-21 2014-04-21 一种mems器件及其制备方法、电子装置 Pending CN105084294A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410160674.8A CN105084294A (zh) 2014-04-21 2014-04-21 一种mems器件及其制备方法、电子装置
US14/592,873 US9290378B2 (en) 2014-04-21 2015-01-08 MEMS capping method
US15/018,740 US9731960B2 (en) 2014-04-21 2016-02-08 MEMS capping method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410160674.8A CN105084294A (zh) 2014-04-21 2014-04-21 一种mems器件及其制备方法、电子装置

Publications (1)

Publication Number Publication Date
CN105084294A true CN105084294A (zh) 2015-11-25

Family

ID=54321391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410160674.8A Pending CN105084294A (zh) 2014-04-21 2014-04-21 一种mems器件及其制备方法、电子装置

Country Status (2)

Country Link
US (2) US9290378B2 (zh)
CN (1) CN105084294A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108117042A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN108117034A (zh) * 2017-12-29 2018-06-05 杭州士兰集成电路有限公司 Mems组件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
US10077187B2 (en) * 2016-02-03 2018-09-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102336096B1 (ko) * 2017-03-29 2021-12-06 미쓰비시덴키 가부시키가이샤 중공 밀봉 디바이스 및 그 제조 방법
US10556790B2 (en) * 2017-11-27 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming multi-depth MEMS package

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127377A1 (en) * 2007-06-04 2010-05-27 Christian Bauer Method for Producing a MEMS Package
CN101867080A (zh) * 2010-05-21 2010-10-20 中国科学院上海微系统与信息技术研究所 一种体硅微机械谐振器及制作方法
CN102556945A (zh) * 2010-12-13 2012-07-11 台湾积体电路制造股份有限公司 微电子装置及其集成电路的制造方法
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法
US8377798B2 (en) * 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
CN102951595A (zh) * 2011-08-15 2013-03-06 台湾积体电路制造股份有限公司 运动传感器的结构和方法
US8421169B2 (en) * 2009-05-29 2013-04-16 Infineon Technologies Ag Gap control for die or layer bonding using intermediate layers
CN103311140A (zh) * 2013-06-16 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种圆片级封装的引线焊盘引出方法
CN103569937A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 Mems器件及mems器件形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US20060220223A1 (en) * 2005-03-29 2006-10-05 Daoqiang Lu Reactive nano-layer material for MEMS packaging
US7682860B2 (en) * 2006-03-21 2010-03-23 Dalsa Semiconductor Inc. Protection capsule for MEMS devices
DE102006016260B4 (de) * 2006-04-06 2024-07-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vielfach-Bauelement mit mehreren aktive Strukturen enthaltenden Bauteilen (MEMS) zum späteren Vereinzeln, flächiges Substrat oder flächig ausgebildete Kappenstruktur, in der Mikrosystemtechnik einsetzbares Bauteil mit aktiven Strukturen, Einzelsubstrat oder Kappenstruktur mit aktiven Strukturen und Verfahren zum Herstellen eines Vielfach-Bauelements
US8058144B2 (en) * 2008-05-30 2011-11-15 Analog Devices, Inc. Method for capping a MEMS wafer
US10040681B2 (en) * 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
KR101710714B1 (ko) * 2009-12-31 2017-02-27 삼성전자주식회사 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법
US8647962B2 (en) * 2010-03-23 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging bond
US8338305B2 (en) * 2010-10-19 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device by self-aligned castle fin formation
JP5739224B2 (ja) * 2011-05-16 2015-06-24 浜松ホトニクス株式会社 光学部品の製造方法及び光学部品
US9139423B2 (en) * 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
US8716852B2 (en) * 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
DE102012219465A1 (de) * 2012-10-24 2014-04-24 Robert Bosch Gmbh Verfahren zum Herstellen einer Kappe für ein MEMS-Bauelement und hybrid integriertes Bauteil mit einer solchen Kappe
US8951716B2 (en) * 2013-03-15 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Surface modification, functionalization and integration of microfluidics and biosensor to form a biochip
US9540231B2 (en) * 2014-01-28 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS device with a bonding layer embedded in the cap

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127377A1 (en) * 2007-06-04 2010-05-27 Christian Bauer Method for Producing a MEMS Package
US8421169B2 (en) * 2009-05-29 2013-04-16 Infineon Technologies Ag Gap control for die or layer bonding using intermediate layers
CN101867080A (zh) * 2010-05-21 2010-10-20 中国科学院上海微系统与信息技术研究所 一种体硅微机械谐振器及制作方法
US8377798B2 (en) * 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
CN102556945A (zh) * 2010-12-13 2012-07-11 台湾积体电路制造股份有限公司 微电子装置及其集成电路的制造方法
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法
CN102951595A (zh) * 2011-08-15 2013-03-06 台湾积体电路制造股份有限公司 运动传感器的结构和方法
CN103569937A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 Mems器件及mems器件形成方法
CN103311140A (zh) * 2013-06-16 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种圆片级封装的引线焊盘引出方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108117042A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN108117042B (zh) * 2016-11-28 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN108117034A (zh) * 2017-12-29 2018-06-05 杭州士兰集成电路有限公司 Mems组件及其制造方法
CN108117034B (zh) * 2017-12-29 2023-12-26 杭州士兰集成电路有限公司 Mems组件及其制造方法

Also Published As

Publication number Publication date
US9290378B2 (en) 2016-03-22
US9731960B2 (en) 2017-08-15
US20160152467A1 (en) 2016-06-02
US20150298968A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
CN105084294A (zh) 一种mems器件及其制备方法、电子装置
CN103569937B (zh) Mems器件及mems器件形成方法
WO2006019761A3 (en) Mems device and interposer and method for integrating mems device and interposer
TW201225220A (en) Method for manufacturing microelectronic device and integrated circuit to prevent metal pad damage in wafer level package
CN102751266B (zh) 芯片封装体及其形成方法
CN105448826A (zh) 一种晶圆切割方法
CN105448748A (zh) 一种半导体器件及其制备方法、电子装置
JP4544140B2 (ja) Ｍｅｍｓ素子
TWI512817B (zh) 半導體裝置及微機電系統裝置的形成方法
US20120107992A1 (en) Method of producing layered wafer structure having anti-stiction bumps
EP1375416B1 (en) Micro-electro-mechanical device, in particular micro-actuator for hard-disk drive, and manufacturing process thereof
CN105329846A (zh) 一种mems工艺中的刻蚀方法
CN104743505B (zh) 一种运动传感器的制备方法
US20150291414A1 (en) Mems device having conductive microstructures laterally surrounded by oxide material
CN108341395A (zh) 一种mems器件的制作方法
KR101503535B1 (ko) 반도체 장치의 제조 방법
CN108083225A (zh) 一种mems器件及其制备方法、电子装置
CN109411338B (zh) 制造半导体元件的方法
Charavel et al. Wafer bevel protection during deep reactive ion etching
CN103794479B (zh) 一种半导体器件的制造方法
US20130056858A1 (en) Integrated circuit and method for fabricating the same
CN112661105A (zh) 基于梳齿局部氧化的mems高低梳齿结构的制作方法
CN104743501A (zh) 一种运动传感器的制备方法
US20200225108A1 (en) Method for producing a micromechanical component with an exposed pressure sensor device and micromechanical component
CN109573937B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125

RJ01 Rejection of invention patent application after publication