CN105448826A - 一种晶圆切割方法 - Google Patents

一种晶圆切割方法 Download PDF

Info

Publication number
CN105448826A
CN105448826A CN201410227571.9A CN201410227571A CN105448826A CN 105448826 A CN105448826 A CN 105448826A CN 201410227571 A CN201410227571 A CN 201410227571A CN 105448826 A CN105448826 A CN 105448826A
Authority
CN
China
Prior art keywords
steps
wafer
fill material
groove
temporary fill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410227571.9A
Other languages
English (en)
Inventor
施林波
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410227571.9A priority Critical patent/CN105448826A/zh
Publication of CN105448826A publication Critical patent/CN105448826A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种晶圆切割方法，所述方法包括步骤A1：提供晶圆，在所述晶圆中形成有沟槽；步骤A2：选用临时填充材料填充所述沟槽，以支撑所述沟槽；步骤A3：对所述晶圆的背面进行研磨，以露出所述临时填充材料；步骤A4：去除所述临时填充材料，露出所述沟槽，以完成对所述晶圆的切割。本发明为了解决现有技术DRIE切割工艺中研磨造成沟槽轮廓发生碎裂的问题，提供了一种新的DRIE切割方法，在所述方法中在DRIE结束后采用临时键合胶将沟槽(trench)空腔填满，通过温和烘焙(soft？bake)使之固化，然后进行背部研磨，使得在研磨过程中晶圆边缘得到支持而避免发生碎裂；在研磨完成后，采用对应的溶剂去除临时键合胶，克服了碎裂的问题，提高了切割效率和良率。

Description

一种晶圆切割方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种晶圆切割方法。
背景技术
在半导体器件制备过程中，在晶圆中形成电路之后，需要对所述晶圆进行切割，所述切割是将晶圆分割为电路体系完整的芯片或者晶粒单位的过程。
目前在深反应离子刻蚀(DRIE)的切割(dicing)工艺中，首先在晶圆正面执行DRIE步骤，以形成深沟槽，然后背部研磨(Grinding)至深反应离子刻蚀沟槽(DRIEtrench)，露出所述沟槽，以达到切割(Dicing)的目的，如图1所示，但是研磨(Grinding)过程中研磨轮(grindingwheel)对晶圆的的切削和压力极易导致深反应离子刻蚀沟槽顶部边缘发生严重的发生破裂(chipping)，如图2所示。
因此，需要对所述方法做进一步的改进，以便消除上述问题，提高器件的良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了解决现有技术中存在的问题提供了一种晶圆切割方法，包括：
步骤A1：提供晶圆，在所述晶圆中形成有沟槽；
步骤A2：选用临时填充材料填充所述沟槽，以支撑所述沟槽；
步骤A3：对所述晶圆的背面进行研磨，以露出所述临时填充材料；
步骤A4：去除所述临时填充材料，露出所述沟槽，以完成对所述晶圆的切割。
可选地，所述步骤A2中所述临时填充材料包括胶粘剂。
可选地，所述步骤A2中所述临时填充材料选用临时键合胶。
可选地，在所述步骤A2中，选用旋转涂覆的方法在所述沟槽中形成所述临时填充材料。
可选地，所述旋转涂覆的转数为500-1500rpm，时间为20-60s。
可选地，在所述步骤A2和所述步骤A3之间还包括对所述临时填充材料进行烘焙的步骤，以固化所述临时填充材料。
可选地，所述烘焙的温度为150-180℃，所述烘焙时间为1-5min。
可选地，所述步骤A1包括：
步骤A11：提供晶圆；
步骤A12：在所述晶圆上形成图案化的掩膜层，所述掩膜层中形成有沟槽图案；
步骤A13：以所述掩膜层为掩膜，蚀刻所述晶圆，以在所述晶圆中形成所述沟槽；
步骤A14：去除所述掩膜层。
可选地，在所述步骤A1中，选用深反应离子刻蚀的方法形成所述沟槽。
可选地，所述沟槽的深度为100-300um。
可选地，所述步骤A3包括：
步骤A31：在所述晶圆的正面形成胶带；
步骤A32：反转所述晶圆，对所述晶圆的背面进行研磨。
可选地，在所述步骤A4中选用清洗剂覆盖所述晶圆表面3-5min，然后通过旋转的方法去除所述临时填充材料。
可选地，在所述步骤A4之后还进一步包括步骤A5：选用异丙醇对所述晶圆进行清洗并甩干。
本发明为了解决现有技术DRIE切割工艺中研磨造成沟槽轮廓发生碎裂的问题，提供了一种新的DRIE切割方法，在所述方法中在DRIE结束后采用临时键合胶将沟槽(trench)空腔填满，通过温和烘焙(softbake)使之固化，然后进行背部研磨，使得在研磨过程中晶圆边缘得到支持而避免发生碎裂；在研磨完成后，采用对应的溶剂去除临时键合胶，克服了碎裂的问题，提高了切割效率和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中所述晶圆切割剖面示意图；
图2为现有技术中所述晶圆切割后的SEM示意图；
图3为本发明一实施例中所述晶圆切割剖面示意图；
图4为本发明一实施例中所述晶圆切割后的SEM示意图；
图5为本发明一具体实施方式中所述晶圆切的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例1
目前对具有高深宽比沟槽的晶圆进行切割的方法如图1所示，首先提供半导体衬底102，在所述半导体衬底102中通过深反应离子刻蚀(DRIE)的方法形成若干具有高深宽比的沟槽103，然后将所述半导体衬底的正面贴上一层胶带(tape)101，并且将所述半导体衬底102反转进行背部研磨，以露出所述高深宽比的沟槽103，以达到切割(Dicing)的目的，如图1所示。
在的DRIE切割中，在接近沟槽103和研磨沟槽(grindingtrench)的时候研磨轮对晶圆的切削和压力极易导致沟槽103顶部发生严重的碎裂(chipping)，如图2所示。
本发明为了解决现有技术中存在的问题，提供了一种新的晶圆切割方法，下面结合附图3对本发明所述方法做进一步的说明。
首先，执行步骤201，提供晶圆202，在所述晶圆202中形成沟槽。
具体地，在该步骤中所述晶圆202可以选用以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述晶圆上形成掩膜层，可选为光刻胶层，以方便在后续的步骤中去除，所述光刻胶层中形成有沟槽图案。
然后以所述掩膜层为掩膜，蚀刻所述晶圆202，以在所述晶圆中形成沟槽，其中所述沟槽的深度为100-300um。
可选地，在该步骤中，选用深反应离子刻蚀(DRIE)的方法形成所述沟槽，例如：在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，频功率为600W，13.5MHz，直流偏压可以在-500V-1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
最后去除所述掩膜层，例如选用灰化法去除所述掩膜层，但并不局限于所述方法。
执行步骤202，在所述沟槽中形成临时填充材料203，以填充所述沟槽。
具体地，如图3所示，在所述沟槽中填充临时填充材料203，以完全填充所述沟槽，对所述后续的研磨过程中作为支撑，使晶圆的边缘得到支持而避免发生碎裂。
其中，所述临时填充材料203包括胶粘剂，例如选用临时键合胶，及进一步，可以选用BrewerScienceWaferBondHT-10.10，但是并不局限于该型号的键合胶。
可选地，选用旋转涂覆的方法在所述沟槽中形成所述临时填充材料203，所述旋转涂覆的转数为500-1500rpm，时间为20-60s。
进一步，在旋转填充完成之后还包括对所述临时填充材料进行烘焙的步骤，以固化所述临时填充材料(临时键合胶)，使其具有一定的硬度，在后续的步骤中起到支撑的作用。
可选地，所述烘焙的温度为150-180℃，所述烘焙时间为1-5min。
执行步骤203，对所述晶圆202的背面进行研磨，以露出所述临时填充材料203。
具体地，在该步骤中，为了将晶圆上的每一个晶粒加以切割分离，首先，要将晶圆的背面贴上一层胶带(tape)201，然后送至晶圆切割机进行研磨切割。
其中，所述胶带(tape)201可以选用本领域常用的胶带，并不局限于某一公司的某一型号的产品。
具体地，在所述晶圆的正面形成胶带201之后反转所述晶圆，对所述晶圆的背面进行研磨。
所述研磨方法可以选用本领域常用的方法，例如可以首先选用干法蚀刻或者湿法蚀刻去除一定厚度的晶圆，在要露出所述沟槽的时候停止，然后选用CMP的方法继续研磨，至露出临时填充材料203为止。
进一步，还可以过研磨至如图3中所述虚线位置处，以保证完全露出所述沟槽。
执行步骤204，去除所述临时填充材料203，露出所述沟槽，以完成对所述晶圆的切割。
具体地，在该步骤中，选用清洗剂覆盖所述晶圆表面3-5min，将所述临时填充材料203溶解，然后通过旋转的方法去除所述临时填充材料203。
可选地，所述清洗剂选用和所述临时填充材料203相匹配的型号，以便更好地去除所述临时填充材料203。
可选地，在该步骤中，选用BrewerScienceWaferBond清洗剂，将所述清洗剂至于晶圆表面覆盖3-5min，旋转去除，并且循环以上步骤1-3次。
进一步，在去除所述临时填充材料203之后，还可以选用异丙醇对所述晶圆进行清洗并甩干。
至此，完成了本发明实施例的晶圆切割工艺的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术DRIE切割工艺中研磨造成沟槽轮廓发生碎裂的问题，提供了一种新的DRIE切割方法，在所述方法中在DRIE结束后采用临时键合胶将沟槽(trench)空腔填满，通过温和烘焙(softbake)使之固化，然后进行背部研磨，使得在研磨过程中晶圆边缘得到支持而避免发生碎裂，如图4所示；在研磨完成后，采用对应的溶剂去除临时键合胶，克服了碎裂的问题，提高了切割效率和良率。
图5为本发明一具体地实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤A1：提供晶圆，在所述晶圆中形成有沟槽；
步骤A2：选用临时填充材料填充所述沟槽，以支撑所述沟槽；
步骤A3：对所述晶圆的背面进行研磨，以露出所述临时填充材料；
步骤A4：去除所述临时填充材料，露出所述沟槽，以完成对所述晶圆的切割。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种晶圆切割方法，包括：
步骤A1：提供晶圆，在所述晶圆中形成有沟槽；
步骤A2：选用临时填充材料填充所述沟槽，以支撑所述沟槽；
步骤A3：对所述晶圆的背面进行研磨，以露出所述临时填充材料；
步骤A4：去除所述临时填充材料，露出所述沟槽，以完成对所述晶圆的切割。
2.根据权利要求1所述的方法，其特征在于，所述步骤A2中所述临时填充材料包括胶粘剂。
3.根据权利要求1或2所述的方法，其特征在于，所述步骤A2中所述临时填充材料选用临时键合胶。
4.根据权利要求1所述的方法，其特征在于，在所述步骤A2中，选用旋转涂覆的方法在所述沟槽中形成所述临时填充材料。
5.根据权利要求4所述的方法，其特征在于，所述旋转涂覆的转数为500-1500rpm，时间为20-60s。
6.根据权利要求1所述的方法，其特征在于，在所述步骤A2和所述步骤A3之间还包括对所述临时填充材料进行烘焙的步骤，以固化所述临时填充材料。
7.根据权利要求6所述的方法，其特征在于，所述烘焙的温度为150-180℃，所述烘焙时间为1-5min。
8.根据权利要求1所述的方法，其特征在于，所述步骤A1包括：
步骤A11：提供晶圆；
步骤A12：在所述晶圆上形成图案化的掩膜层，所述掩膜层中形成有沟槽图案；
步骤A13：以所述掩膜层为掩膜，蚀刻所述晶圆，以在所述晶圆中形成所述沟槽；
步骤A14：去除所述掩膜层。
9.根据权利要求1所述的方法，其特征在于，在所述步骤A1中，选用深反应离子刻蚀的方法形成所述沟槽。
10.根据权利要求1所述的方法，其特征在于，所述沟槽的深度为100-300um。
11.根据权利要求1所述的方法，其特征在于，所述步骤A3包括：
步骤A31：在所述晶圆的正面形成胶带；
步骤A32：反转所述晶圆，对所述晶圆的背面进行研磨。
12.根据权利要求1所述的方法，其特征在于，在所述步骤A4中选用清洗剂覆盖所述晶圆表面3-5min，然后通过旋转的方法去除所述临时填充材料。
13.根据权利要求1所述的方法，其特征在于，在所述步骤A4之后还进一步包括步骤A5：选用异丙醇对所述晶圆进行清洗并甩干。
CN201410227571.9A 2014-05-27 2014-05-27 一种晶圆切割方法 Pending CN105448826A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410227571.9A CN105448826A (zh) 2014-05-27 2014-05-27 一种晶圆切割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410227571.9A CN105448826A (zh) 2014-05-27 2014-05-27 一种晶圆切割方法

Publications (1)

Publication Number Publication Date
CN105448826A true CN105448826A (zh) 2016-03-30

Family

ID=55558867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410227571.9A Pending CN105448826A (zh) 2014-05-27 2014-05-27 一种晶圆切割方法

Country Status (1)

Country Link
CN (1) CN105448826A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122838A (zh) * 2017-12-13 2018-06-05 上海华虹宏力半导体制造有限公司 半导体器件制备工艺
CN108609577A (zh) * 2016-12-12 2018-10-02 中芯国际集成电路制造(上海)有限公司 一种mems器件的制作方法
CN109449119A (zh) * 2018-09-29 2019-03-08 镇江微芯光子科技有限公司 一种不同尺寸的芯片切割方法
CN110310923A (zh) * 2019-07-01 2019-10-08 李怡慧 功率元件的制造方法及其结构
CN110562911A (zh) * 2019-09-18 2019-12-13 北京理工大学 一种利用支撑层的微纳结构成形制造方法
CN110797315A (zh) * 2019-11-06 2020-02-14 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件
CN111943129A (zh) * 2019-05-16 2020-11-17 芯恩（青岛）集成电路有限公司 一种mems晶圆切割对准方法及mems晶圆
CN117293085A (zh) * 2023-11-27 2023-12-26 深圳天狼芯半导体有限公司 一种芯片划片方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143819A1 (en) * 2002-01-25 2003-07-31 Infineon Technologies Ag Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
US20030143818A1 (en) * 2002-01-31 2003-07-31 Barbara Vasquez Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
US20080064215A1 (en) * 2006-09-11 2008-03-13 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143819A1 (en) * 2002-01-25 2003-07-31 Infineon Technologies Ag Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
US20030143818A1 (en) * 2002-01-31 2003-07-31 Barbara Vasquez Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
US20080064215A1 (en) * 2006-09-11 2008-03-13 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108609577A (zh) * 2016-12-12 2018-10-02 中芯国际集成电路制造(上海)有限公司 一种mems器件的制作方法
CN108609577B (zh) * 2016-12-12 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种mems器件的制作方法
CN108122838A (zh) * 2017-12-13 2018-06-05 上海华虹宏力半导体制造有限公司 半导体器件制备工艺
CN109449119A (zh) * 2018-09-29 2019-03-08 镇江微芯光子科技有限公司 一种不同尺寸的芯片切割方法
CN111943129A (zh) * 2019-05-16 2020-11-17 芯恩（青岛）集成电路有限公司 一种mems晶圆切割对准方法及mems晶圆
CN111943129B (zh) * 2019-05-16 2024-01-30 芯恩（青岛）集成电路有限公司 一种mems晶圆切割对准方法及mems晶圆
CN110310923A (zh) * 2019-07-01 2019-10-08 李怡慧 功率元件的制造方法及其结构
CN110310923B (zh) * 2019-07-01 2022-02-15 李怡慧 功率元件的制造方法及其结构
CN110562911A (zh) * 2019-09-18 2019-12-13 北京理工大学 一种利用支撑层的微纳结构成形制造方法
CN110797315A (zh) * 2019-11-06 2020-02-14 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件
CN110797315B (zh) * 2019-11-06 2021-06-11 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件
CN117293085A (zh) * 2023-11-27 2023-12-26 深圳天狼芯半导体有限公司 一种芯片划片方法

Similar Documents

Publication Publication Date Title
CN105448826A (zh) 一种晶圆切割方法
US5811315A (en) Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
JP6302644B2 (ja) ウェーハの加工方法
US20130105981A1 (en) Flattened substrate surface for substrate bonding
CN105826302A (zh) 晶片衬底移除
US10510604B2 (en) Semiconductor device and method
CN104733300B (zh) 一种键合晶片的减薄方法
US8841197B1 (en) Method for forming fin-shaped structures
CN105084294A (zh) 一种mems器件及其制备方法、电子装置
JPH10294362A (ja) 浅いトレンチを充填する方法
CN105329846A (zh) 一种mems工艺中的刻蚀方法
CN104779165A (zh) 用于制造具有不同阈值电压的FinFET的系统和方法
CN109545676A (zh) 半导体器件栅极高度平坦化方法
US6265325B1 (en) Method for fabricating dual gate dielectric layers
US20100140670A1 (en) Integration of mems and cmos devices on a chip
WO2002035594A1 (fr) Procede permettant de produire un dispositif semi-conducteur
CN102820218B (zh) 晶片的减薄方法
WO2004068561A3 (en) Method for polishing a shallow trench isolation using an amorphous carbon polish-stop layer
TW202306702A (zh) 半導體裝置及使用多個cmp程序製造半導體裝置之方法
KR20130039788A (ko) 반도체칩의 제조방법
CN102751187B (zh) 抛光方法以及栅极的形成方法
CN102386084B (zh) 平坦化晶圆表面的方法
CN107993932A (zh) 用于nfet和pfet器件的间隔物集成方案
Charavel et al. Wafer bevel protection during deep reactive ion etching
CN109817571A (zh) 一种平坦化处理方法以及三维存储器的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication