CN117293085A - 一种芯片划片方法 - Google Patents
一种芯片划片方法 Download PDFInfo
- Publication number
- CN117293085A CN117293085A CN202311594111.5A CN202311594111A CN117293085A CN 117293085 A CN117293085 A CN 117293085A CN 202311594111 A CN202311594111 A CN 202311594111A CN 117293085 A CN117293085 A CN 117293085A
- Authority
- CN
- China
- Prior art keywords
- wafer
- etching
- chip
- dicing
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 60
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 37
- 238000000227 grinding Methods 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 26
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 210000000746 body region Anatomy 0.000 claims description 7
- 239000008367 deionised water Substances 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 abstract description 20
- 235000012431 wafers Nutrition 0.000 description 145
- 239000010410 layer Substances 0.000 description 49
- 230000008569 process Effects 0.000 description 27
- 239000000463 material Substances 0.000 description 26
- 239000007789 gas Substances 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 17
- 239000000758 substrate Substances 0.000 description 14
- 239000000243 solution Substances 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010884 ion-beam technique Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000003698 laser cutting Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 239000011343 solid material Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 239000002893 slag Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- HJTAZXHBEBIQQX-UHFFFAOYSA-N 1,5-bis(chloromethyl)naphthalene Chemical compound C1=CC=C2C(CCl)=CC=CC2=C1CCl HJTAZXHBEBIQQX-UHFFFAOYSA-N 0.000 description 1
- -1 Argon ions Chemical class 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- GOLCXWYRSKYTSP-UHFFFAOYSA-N arsenic trioxide Inorganic materials O1[As]2O[As]1O2 GOLCXWYRSKYTSP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000006193 liquid solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种芯片划片方法，该方法包括：在晶圆上蚀刻沟槽；在沟槽中沉积氮化硅；在晶圆上制作MOSFET；研磨晶圆背面后去除氮化硅；蚀刻ILD层，完成芯片划片。本发明解决了传统刀片切割芯片时由于机械应力切割导致芯片发生崩裂的情况，还能够改善激光切片生产效率低的问题，并且可以有效缩小切割道的宽度，增加有效芯片面积，节省生产成本。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种芯片划片方法。
背景技术
晶圆经过前道工序后芯片制备完成，还需要经过切割使晶圆上的芯片分离下来，最后进行封装。芯片划片工艺具体步骤包括：选用划片设备，通常采用切割机进行划片操作。切割机配有锯片，根据需求可调整切割速度和锯片尺寸。准备晶圆，将待划片的晶圆进行清洗，去除表面杂质，并进行良率和产品布局的检验。标记划片位置，在晶圆上进行标记，确定划片位置和方向，以确保划片的准确性。划片过程，将标记好的晶圆放入切割机，启动划片过程。切割机将按照事先设定的参数进行切割，通过旋转切割盘使锯片划过晶圆。粗磨与精磨，划片后，芯片表面可能存在一些不平整，需进行粗磨和精磨处理，使芯片达到平整的要求。
不同厚度晶圆选择的晶圆切割工艺也不同，厚度100um以上的晶圆一般使用刀片切割，在刀片切割过程中，会事先在晶圆上贴保护膜，避免晶圆在切割过程中受外部损伤，但是由于机械应力的存在，切割槽的背面容易出现崩刃，裂纹，崩边大，层状剥离等缺陷。严重影响良品率，降低了产能效益，增加生产成本。
厚度不到100um的晶圆一般使用激光切割，激光切割可以减少剥落和裂纹的问题，但是激光切割虽然是非接触式加工，不会产生崩刃、刀具磨损，但是热影响和夹渣是不可忽视的问题，并且如果晶圆厚度在100um以上时，激光切割的生产效率将大大降低。
厚度不到30um的晶圆则使用等离子切割，等离子切割速度快，不会对晶圆表面造成损伤，从而提高良率，但是其工艺过程更为复杂，生产成本很高。
目前大部分生产中应用的划片方法生产效率较低，生产成本较高，并且切割道宽度也大大影响了可用的芯片面积。
发明内容
本发明的目的是提供一种芯片划片方法，该方法解决了传统刀片切割芯片时由于机械应力切割导致芯片发生崩裂的情况，还能够改善激光切片生产效率低的问题，并且可以有效缩小切割道的宽度，增加有效芯片面积，节省生产成本。
一种芯片划片方法，包括：
在晶圆上蚀刻沟槽；
在所述沟槽中沉积氮化硅；
在所述晶圆上制作MOSFET；
研磨晶圆背面后去除所述氮化硅；
蚀刻ILD层，完成芯片划片。
优选地，所述在所述晶圆上制作MOSFET之后，还包括：将晶圆顶面固定在固定装置上后将晶圆倒置。
优选地，所述固定装置包括：划片胶带或固定卡具。
优选地，所述在所述晶圆上蚀刻沟槽包括：
在晶圆上形成掩膜层；
在掩膜层上形成具有沟槽图形的光刻胶，并以所述光刻胶为掩膜，对所述掩膜层进行蚀刻；
去除所述光刻胶，并以所述掩膜层为掩膜，蚀刻晶圆形成沟槽。
优选地，所述在所述晶圆上蚀刻沟槽包括：
在晶圆上蚀刻的沟槽的宽度为5-20um。
优选地，所述在所述晶圆上蚀刻沟槽包括：
在晶圆上蚀刻的沟槽的深度为50-200um。
优选地，所述研磨晶圆背面包括：
将晶圆背面的厚度研磨至100-150um。
优选地，所述去除所述氮化硅包括：
将晶圆浸入140°C-200°C的磷酸槽中；
氮化硅完全去除后用热去离子水清洗晶圆。
优选地，所述蚀刻ILD层，完成芯片划片包括：
采用等离子体干法蚀刻ILD层。
优选地，所述在晶圆上制作MOSFET包括：
在漂移层中离子注入形成体区、N+区和P+区；
在所述N+区上蚀刻通孔，在所述P+区上层蚀刻沟槽，所述沟槽与所述通孔连接；
在所述通孔和所述沟槽中沉积多晶硅；
在所述N+区和所述多晶硅上方沉积ILD层；
沉积金属电极。
本发明先在晶圆蚀刻出多个沟槽，然后在沟槽中沉积氮化硅，在晶圆上进行常规MOSFET的制备后，将晶圆的背面的厚度研磨至氮化硅柱的长度，然后将氮化硅用热磷酸去除后，蚀刻ILD层就能够完成芯片划片，本发明在划片时不需要采用机械方法，避免了由于机械应力导致芯片层状剥离、崩裂、崩刃等情况，并且生产效率高，无需将芯片一个个分开，只用将连接各个芯片的氮化硅和ILD层去除就能够将每个芯片分开，操作方便，生产成本低，良品率高。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的芯片划片方法流程示意图；
图2为本发明的MOSFET制备方法流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
传统的芯片划片方法通常有刀片切割和激光切割两种，根据晶圆的厚度采用不同的切割方法，厚度100um以上的晶圆一般使用刀片切割，在刀片切割过程中，会事先在晶圆上贴保护膜，避免晶圆在切割过程中受外部损伤，但是由于机械应力的存在，切割槽的背面容易出现崩刃，裂纹，崩边大，层状剥离等缺陷。严重影响良品率，降低了产能效益，增加生产成本。
厚度不到100um的晶圆一般使用激光切割，激光切割可以减少剥落和裂纹的问题，但是激光切割虽然是非接触式加工，不会产生崩刃、刀具磨损，但是热影响和夹渣是不可忽视的问题，并且如果晶圆厚度在100um以上时，激光切割的生产效率将大大降低。
本发明先在晶圆蚀刻出多个沟槽，然后在沟槽中沉积氮化硅，在晶圆上进行常规MOSFET的制备后，将晶圆的背面的厚度研磨至氮化硅柱的长度，然后将氮化硅用热磷酸去除后，蚀刻ILD层就能够完成芯片划片，本发明在划片时不需要采用机械方法，避免了由于机械应力导致芯片层状剥离、崩裂、崩刃等情况，并且生产效率高，无需将芯片一个个分开，只用将连接各个芯片的氮化硅和ILD层去除就能够将每个芯片分开，操作方便，生产成本低，良品率高。
一种芯片划片方法，参考图1，包括：
S100，在晶圆上蚀刻沟槽；
在晶圆上蚀刻沟槽的目的是为芯片划片做准备，蚀刻的沟槽的宽度与深度决定了最终芯片的面积，一个芯片两侧都存在沟槽，在一个晶圆可以制作多个芯片，在蚀刻沟槽之前，要先计算出需要制作的芯片的面积，然后根据制作芯片的面积和晶圆的长度计算出一个晶圆可以划分出的芯片的个数，然后预留出制作每个芯片时宽度的误差，最后可以计算得到每个沟槽的宽度，沟槽的深度也是根据芯片的面积计算出的，根据芯片的厚度计算沟槽的深度，沟槽的深度应当等于或者大致等于芯片的厚度，但是沟槽的深度必须要小于整个晶圆的厚度，不然整个晶圆就会被沟槽分开，那么在芯片制备时，就需要对每个被分开的晶片进行离子注入、气相沉积、气相外延等操作，就会导致工艺繁琐、生产成本变高，因为整块晶圆进行MOSFET的制备只需要进行一次体区、源极区、接触区、金属的形成即可，但是如果芯片在制备MOSFET之前就被分开，那么就需要对每个芯片进行一次MOSFET制备，生产成本就会大大增加，所以沟槽的深度要小于晶圆的厚度。
S200，在沟槽中沉积氮化硅；
由于在氮化硅膜上的氧化速率比硅基板上的氧化速率慢，所以氮化硅膜可以作为硅基板氧化时的阻挡层，从而起到隔离器件的作用。在器件隔离形成后，需要将沟槽内的氮化硅膜完全刻蚀掉，否则会影响后续的氧化工序而导致整个器件的失效。因此氮化硅膜的刻蚀在整个工艺流程中是十分重要的。氮化硅的作用是用于暂时连接各个芯片和避免在MOSFET制备时出现缺陷，因为氮化硅材料容易被热磷酸去除，并且不会损伤芯片，所以优先选用氮化硅材料填充沟槽。
S300，在晶圆上制作MOSFET；
在氮化硅注入之后，进行常规的MOSFET的制备，制备流程包括：离子注入形成体区、N+源极区、P+接触区；蚀刻体区和N+源极区形成沟槽；在沟槽中沉积栅极；然后在晶圆上方沉积ILD层和金属电极完成MOSFET的制备，
S400，研磨晶圆背面后去除氮化硅；
研磨晶圆的目的是将晶圆超出氮化硅柱的部分去除，然后在最后芯片划片的时候，去除掉氮化硅和多余ILD层之后就能够将各个芯片分开。
S500，蚀刻ILD层，完成芯片划片。
根据沟槽的宽度蚀刻掉多余的ILD层，在去除了氮化硅之后，沿着沟槽的壁面去除多余的ILD层.断开各个芯片之间的连接完成芯片划片。
本发明在划片时不需要采用机械切割，不会对晶体内部产生损伤，不会崩边以及造成晶片破损，也比激光切割的生产效率高，生产成本低，能够显著提高芯片划片的生产效率，具有更高的良品率，还能够大大降低生产成本。
优选地，S300，在晶圆上制作MOSFET之后，还包括：S310，将晶圆顶面固定在固定装置上后将晶圆倒置。
优选地，固定装置包括：划片胶带或固定卡具。
将晶圆顶部的金属固定在固定装置上，然后将晶圆倒置，以便于去除多余的晶圆，因为在去除超过氮化硅柱的多余晶圆时将晶圆背面向上会方便操作，将晶圆顶部的金属固定在固定装置上的目的是保护芯片在后续操作中不会产生损伤，崩边等情况，固定装置包括有：划片胶带或固定卡具，作为一个优选地实施例，本发明采用划片胶带来固定晶圆，划片胶带覆盖晶圆，用于提供划片后的支撑。
优选地，S100，在晶圆上蚀刻沟槽包括：
S101，在晶圆上形成掩膜层；
掩膜层是一种覆盖晶圆表层的保护层，能够起到保护晶圆的作用，避免晶圆被侵蚀，在晶圆蚀刻过程中，除了需要蚀刻掉的部分，其余部分都需要掩膜层的保护，否则就会造成芯片的损毁。
S102，在掩膜层上形成具有沟槽图形的光刻胶，并以光刻胶为掩膜，对掩膜层进行蚀刻；
使用光刻胶能够保护晶圆表面，以便机器在光刻胶上面进行沟槽图形的绘制，在掩膜层上涂覆光刻胶后，使用光刻机将沟槽图形曝光到光刻胶上，光刻机的作用是将输入的沟槽图形投射到光刻胶上，使得光刻胶变成沟槽图形，在曝光光刻胶后，以光刻胶为掩膜，使用刻蚀机对晶圆上形成的掩膜层进行刻蚀，刻蚀机会在掩膜层上形成沟槽图形的缺块。
S103，去除光刻胶，并以掩膜层为掩膜，蚀刻晶圆形成沟槽。
使用化学溶液将光刻胶从掩膜层上去除，然后根据掩膜层上的沟槽图形的缺块，对晶圆进行刻蚀，然后将晶圆上的残留物清洗干净，最终形成沟槽。
优选地，S100，在晶圆上蚀刻沟槽包括：
在晶圆上蚀刻的沟槽的宽度为5-20um。
优选地，S100，在晶圆上蚀刻沟槽包括：
在晶圆上蚀刻的沟槽的深度为50-200um。
沟槽的宽度和深度由芯片的面积、厚度来决定，在一个晶圆上可以制作多个芯片，根据晶圆的长度以及每个芯片的面积，可以计算出沟槽的宽度在5-20um，根据芯片的厚度，可以计算出沟槽的深度为50-200um，作为一个优选地实施例，常规MOSFET的制作，其宽度一般在10um，厚度一般为100um，蚀刻的沟槽宽度为5um，厚度为110um，宽度要尽量小，可以节省晶圆，制作更多的芯片，但是如果宽度太小，每个芯片的间隔太小，那么在芯片划片时，可能会相互影响，导致芯片受到损失，性能降低，沟槽的厚度要略大于芯片的厚度，可以避免因为误差带来的芯片损耗，因为在制作MOSFET后，还需要将多余的晶圆去除，在这一步可以将沟槽中多余的氮化硅去除，只保留芯片厚度的氮化硅柱。
优选地，S400，研磨晶圆背面包括：
将晶圆背面的厚度研磨至100-150um。
在本发明中，根据芯片的厚度研磨晶圆，晶圆背面研磨，也称为晶圆减薄，通过研磨晶圆调节晶圆厚度，这对于制造超薄晶圆是必要的，超薄晶圆用于紧凑型电子设备中生产匀称和高密度的封装。研磨晶圆可以减少晶圆的厚度，以提高最终器件的性能和外形尺寸，更薄的晶圆可以实现更小、更轻、更节能的设备。
晶圆背面研磨工艺步骤包括：晶圆安装、砂轮选择和研磨参数优化。晶圆安装是背面研磨工艺的第一步，需要将半导体晶圆固定到载体基板（例如塑料环或金属环）上，为晶圆加工做准备。载体基板为晶圆提供临时机械支撑，有助于防止晶圆在晶圆加工过程中破裂或翘曲。晶圆安装过程通常涉及在晶圆背面涂上一层粘合剂或背面研磨胶带，然后将其附着到载体基板上。然后将晶圆和载体基板装载到晶圆加工设备中，例如背面研磨或切割锯，以进行进一步加工。安装方法的选择受到晶圆尺寸、厚度和材料质量等因素的影响。晶圆安装是半导体制造的关键步骤。
选择合适的砂轮对于在背面研磨过程中实现所需的晶圆厚度和表面质量至关重要。砂轮在确定材料去除率、表面粗糙度和晶圆损坏风险方面发挥着重要作用。影响砂轮选择的因素有很多，包括磨料类型、砂轮结合剂和磨料粒度。砂轮由不同的磨料制成，每种材料都有其特性和针对特定应用的适用性。在晶圆背面研磨中，用于研磨晶圆的研磨材料通常由导电材料制成，例如碳化硅 (SiC)：碳化硅具有高材料去除率和出色的表面光洁度。金刚石：金刚石具有卓越的研磨性能，特别是对于硅等硬脆材料。金刚石砂轮常用于超薄晶圆研磨以及需要高精度的应用。研磨材料的导电特性有助于消散研磨过程中产生的热量并防止静电积聚，静电积聚可能会损坏晶圆。晶圆通常安装在载体基板上，载体基板是导电的并且有助于研磨晶圆。磨料和载体基材的导电性质是确保将晶片减薄至所需厚度而不造成损坏或缺陷的重要因素。
研磨参数在晶圆背面研磨过程中起着至关重要的作用，因为研磨参数直接影响最终器件的质量和性能。这些参数包括磨轮速度、晶片旋转速度、磨削深度和冷却剂流量。正确控制和优化这些参数对于确保晶圆表面光滑均匀、同时最大限度地降低损坏风险至关重要。
优选地，S400，去除氮化硅包括：
将晶圆浸入140°C-200°C的磷酸槽中；
氮化硅完全去除后用热去离子水清洗晶圆。
在半导体湿法蚀刻中，热磷酸广泛地用于对氮化硅的去除工艺，由于热磷酸对氮化硅蚀刻具有良好的均匀性和较高的选择比，在半导体湿法蚀刻中常用热磷酸作为氮化硅的蚀刻液，热磷酸刻蚀液是由85％浓磷酸和15％去离子水配制而成，并保持在160°C的温度下进行刻蚀。热磷酸刻蚀之后的芯片采用热去离子水清洗。
在刻蚀氮化硅时采用磷酸溶液既可以获得较为实用的氮化硅刻蚀速率，又对氮化硅和硅基板具有较高的刻蚀选择，比其它类型的缓冲液更为理想。在芯片制造工艺流程中，湿法刻蚀是一个化学反应过程。热磷酸溶液具有较高的腐蚀选择比，并且对硅基板损伤较小，而且工艺控制比较简单，生产成本较低，适合实际生产应用。
热磷酸去除氮化硅连接膜的方法比起现有技术采用刀片切割或者激光切割的方法的有益效果是不会出现切割面的裂纹，层状剥离的缺陷，也不会存在热影响和夹渣等问题，并且还具有较高的生产效率，还能够有效缩小切割道的宽度，只需要5um的宽度，增加有效芯片面积，生产材料利用率高，节约了生产成本。
优选地，S500，蚀刻ILD层，完成芯片划片包括：
采用等离子体干法蚀刻ILD层。
等离子体干法蚀刻是一种常用的微纳加工技术，它通过利用等离子体中高能粒子的能量转移作用，将材料表面的原子或分子剥离，从而实现对材料的蚀刻。等离子体的生成在等离子体干法蚀刻中，首先需要生成等离子体，一种常用的方法是在真空室中加入一种或多种气体，然后通过射频电场或微波电场的作用，将气体电离形成等离子体，等离子体是由一定数量的正、负离子和电子组成的高度电离的气体。等离子体蚀刻的核心是等离子体与材料表面的相互作用。当等离子体与表面接触时，高能的离子会与材料表面的原子或分子进行碰撞，传递能量并将它们剥离或激发。这样，材料表面的原子或分子就会被移除或改变，从而实现对材料的蚀刻。
等离子体干法蚀刻具有高选择性，等离子体蚀刻可以实现对特定材料的选择性蚀刻，不会对其他材料造成损伤。高精度，等离子体蚀刻可以实现亚微米级别的精度，适用于微纳加工领域的要求。高速率，等离子体蚀刻的蚀刻速率比湿法蚀刻更高，可以提高生产效率。无液体处理，等离子体干法蚀刻无需使用液体溶液，避免了液体处理过程中可能产生的问题。
本发明采用等离子体干法蚀刻ILD层可以更加精确的控制蚀刻区域，控制蚀刻掉的ILD层的宽度等于沟槽的宽度是十分重要的，如果ILD层蚀刻多了或者少了都会造成芯片性能下降，因为等离子体具有高精度的特性，可以达到亚微米级别的精度，能够使得ILD层被蚀刻后的壁面与沟槽的壁面完整贴合，避免了ILD层与晶圆界面出现裂隙、凹槽等缺陷，能够保证芯片良好的电气性能。
优选地，S300，参考图2，在晶圆上制作MOSFET包括：
S301，在漂移层中离子注入形成体区、N+区和P+区；
本发明采用离子注入的方式在漂移层中离子注入形成体区、N+区和P+区。离子注入就是在真空中发射一束离子束射向固体材料，离子束射到固体材料以后，受到固体材料的抵抗而速度慢慢减低下来，并最终停留在固体材料中。使一种元素的离子被加速进入固体靶标，从而改变靶标的物理，化学或电学性质。离子注入常被用于半导体器件的制造，金属表面处理以及材料科学研究中。如果离子停止并保留在靶中，则离子会改变靶的元素组成（如果离子与靶的组成不同）。离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备，用于产生离子种类。该源与偏置电极紧密耦合，以将离子提取到束线中，并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。质量选择伴随着所提取的离子束通过磁场区域，其出口路径受阻塞孔或狭缝的限制，这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径，并且在目标表面上均匀分布注入剂量，则可以使用束扫描和晶圆运动的某种组合。最后，将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合，以便可以连续方式测量所输送的剂量，并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时，每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为P型掺杂剂创建一个空穴，为N型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率。
S302，在N+区上蚀刻通孔，在P+区上层蚀刻沟槽，沟槽与通孔连接；
本发明通过一次性蚀刻的方法形成与沟槽连接的通孔，即从最上层的N+层开始蚀刻，直至蚀刻到P+区层上层停止。蚀刻是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，它是通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
离子束蚀刻是一种物理干法蚀刻工艺。采用氩离子以约1至3keV的离子束辐射到表面上，由于离子的能量，它们会撞击表面的材料。晶圆垂直或倾斜入离子束，蚀刻过程是绝对各向异性的。选择性低，因为其对各个层没有差异。气体和被打磨出的材料被真空泵排出，但是，由于反应产物不是气态的，颗粒会沉积在晶片或室壁上。所有的材料都可以采用这种方法蚀刻，由于垂直辐射，所以垂直壁上的磨损很低。
等离子刻蚀是一种绝对化学刻蚀工艺，优点是晶圆表面不会被加速离子损坏。由于蚀刻气体的可移动颗粒，蚀刻轮廓是各向同性的，因此该方法用于去除整个膜层（如热氧化后的背面清洁）。一种用于等离子体蚀刻的反应器类型是下游反应器，通过碰撞电离在2.45GHz的高频下点燃等离子体，碰撞电离的位置与晶片分离。
蚀刻速率取决于压力、高频发生器的功率、工艺气体、实际气体流量和晶片温度。各向异性随着高频功率的增加、压力的降低和温度的降低而增加。蚀刻工艺的均匀性取决于气体、两个电极的距离以及电极的材料。如果距离太小，等离子体不能不均匀地分散，从而导致不均匀性。如果增加电极的距离，则蚀刻速率降低，因为等离子体分布在扩大的体积中。对于电极，碳已证明是首选材料。由于氟气和氯气也会攻击碳，因此电极会产生均匀的应变等离子体，因此晶圆边缘会受到与晶圆中心相同的影响。选择性和蚀刻速率在很大程度上取决于工艺气体。对于硅和硅化合物，主要使用氟气和氯气。
S303，在通孔和沟槽中沉积多晶硅（栅极）；
多晶硅沉积是低压化学气相沉积（LPCVD)，通过在反应室内（即炉管中）将三氢化砷（AH3）、三氢化磷（PH3）或二硼烷（B2H6）的掺杂气体直接输入硅烷或DCS的硅材料气体中，就可以进行临场低压化学气相沉积的多晶硅掺杂过程。多晶硅沉积是在0．2-1.0Torr的低压条件及600、650℃之间的沉积温度下进行，使用纯硅烷或以氮气稀释后纯度为20％到30％的硅烷。这两种沉积过程的沉积速率都在100-200Å/min之间，主要由沉积时的温度决定。
S304，在N+区和多晶硅上方沉积ILD层；
沉积ILD层可以通过等离子体增强化学气相沉积法淀积一定厚度的二氧化硅。淀积的方式是利用硅酸乙酯在400℃发生分解反应形成二氧化硅淀积层。
S305，沉积金属电极（源极、漏极）。
金属电极沉积工艺分为化学气相沉积（CVD）和物理气相沉积（PVD）。CVD是指通过化学方法在晶圆表面沉积涂层的方法，一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质（A），则先向沉积设备输入可生成物质（A）的两种气体（B和C），然后给气体施加能量，促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积（CVD）和物理气相沉积（PVD）都可以作为沉积金属电极的技术手段。在本发明实施例中，采用化学气相沉积方法沉积金属电极，化学气相沉积过程分为三个阶段：反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。
本发明先在晶圆蚀刻出多个沟槽，然后在沟槽中沉积氮化硅，在晶圆上进行常规MOSFET的制备后，将晶圆的背面的厚度研磨至氮化硅柱的长度，然后将氮化硅用热磷酸去除后，蚀刻ILD层就能够完成芯片划片，本发明在划片时不需要采用机械方法，避免了由于机械应力导致芯片层状剥离、崩裂、崩刃等情况，并且生产效率高，无需将芯片一个个分开，只用将连接各个芯片的氮化硅和ILD层去除就能够将每个芯片分开，操作方便，生产成本低，良品率高。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种芯片划片方法，其特征在于，包括：
在晶圆上蚀刻沟槽；
在所述沟槽中沉积氮化硅；
在所述晶圆上制作MOSFET；
研磨晶圆背面后去除所述氮化硅；
蚀刻ILD层，完成芯片划片。
2.根据权利要求1所述的一种芯片划片方法，其特征在于，所述在所述晶圆上制作MOSFET之后，还包括：将晶圆顶面固定在固定装置上后将晶圆倒置。
3.根据权利要求2所述的一种芯片划片方法，其特征在于，所述固定装置包括：划片胶带或固定卡具。
4.根据权利要求1所述的一种芯片划片方法，其特征在于，所述在所述晶圆上蚀刻沟槽包括：
在晶圆上形成掩膜层；
在掩膜层上形成具有沟槽图形的光刻胶，并以所述光刻胶为掩膜，对所述掩膜层进行蚀刻；
去除所述光刻胶，并以所述掩膜层为掩膜，蚀刻晶圆形成沟槽。
5.根据权利要求4所述的一种芯片划片方法，其特征在于，所述在所述晶圆上蚀刻沟槽包括：
在晶圆上蚀刻的沟槽的宽度为5-20um。
6.根据权利要求4所述的一种芯片划片方法，其特征在于，所述在所述晶圆上蚀刻沟槽包括：
在晶圆上蚀刻的沟槽的深度为50-200um。
7.根据权利要求1所述的一种芯片划片方法，其特征在于，所述研磨晶圆背面包括：
将晶圆背面的厚度研磨至100-150um。
8.根据权利要求1所述的一种芯片划片方法，其特征在于，所述去除所述氮化硅包括：
将晶圆浸入140°C-200°C的磷酸槽中；
氮化硅完全去除后用热去离子水清洗晶圆。
9.根据权利要求1所述的一种芯片划片方法，其特征在于，所述蚀刻ILD层，完成芯片划片包括：
采用等离子体干法蚀刻ILD层。
10.根据权利要求1所述的一种芯片划片方法，其特征在于，所述在晶圆上制作MOSFET包括：
在漂移层中离子注入形成体区、N+区和P+区；
在所述N+区上蚀刻通孔，在所述P+区上层蚀刻沟槽，所述沟槽与所述通孔连接；
在所述通孔和所述沟槽中沉积多晶硅；
在所述N+区和所述多晶硅上方沉积ILD层；
沉积金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311594111.5A CN117293085A (zh) | 2023-11-27 | 2023-11-27 | 一种芯片划片方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311594111.5A CN117293085A (zh) | 2023-11-27 | 2023-11-27 | 一种芯片划片方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117293085A true CN117293085A (zh) | 2023-12-26 |
Family
ID=89239458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311594111.5A Pending CN117293085A (zh) | 2023-11-27 | 2023-11-27 | 一种芯片划片方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117293085A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060068567A1 (en) * | 2004-09-24 | 2006-03-30 | Eric Beyne | Method for chip singulation |
| CN105448826A (zh) * | 2014-05-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆切割方法 |
| CN109449119A (zh) * | 2018-09-29 | 2019-03-08 | 镇江微芯光子科技有限公司 | 一种不同尺寸的芯片切割方法 |
| CN113241300A (zh) * | 2021-04-30 | 2021-08-10 | 武汉新芯集成电路制造有限公司 | 半导体及其制作方法 |
| CN115050696A (zh) * | 2022-05-27 | 2022-09-13 | 苏州聚谦半导体有限公司 | 晶圆级芯片封装方法 |
-
2023
- 2023-11-27 CN CN202311594111.5A patent/CN117293085A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060068567A1 (en) * | 2004-09-24 | 2006-03-30 | Eric Beyne | Method for chip singulation |
| CN105448826A (zh) * | 2014-05-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆切割方法 |
| CN109449119A (zh) * | 2018-09-29 | 2019-03-08 | 镇江微芯光子科技有限公司 | 一种不同尺寸的芯片切割方法 |
| CN113241300A (zh) * | 2021-04-30 | 2021-08-10 | 武汉新芯集成电路制造有限公司 | 半导体及其制作方法 |
| CN115050696A (zh) * | 2022-05-27 | 2022-09-13 | 苏州聚谦半导体有限公司 | 晶圆级芯片封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004689B2 (en) | Thermal silicon etch | |
| US7767583B2 (en) | Method to improve uniformity of chemical mechanical polishing planarization | |
| US5404079A (en) | Plasma generating apparatus | |
| US9570317B2 (en) | Microelectronic method for etching a layer | |
| JP4180913B2 (ja) | プラズマ処理の均一性のためのステップのある上部電極 | |
| CN105556643A (zh) | 用于利用循环蚀刻工艺对蚀刻停止层进行蚀刻的方法 | |
| CN105308726A (zh) | 用于对半导体晶片进行等离子体切片的方法和设备 | |
| KR20040080004A (ko) | ＳｉＣ 모니터 웨이퍼의 제조방법 | |
| JP2016520991A (ja) | 半導体ウエハをプラズマ・ダイシングするための方法及び装置 | |
| JP6388886B2 (ja) | 半導体ウエハをプラズマ・ダイシングするための方法 | |
| JP2020077709A (ja) | 金属膜付き半導体デバイスの製造方法 | |
| CN113337806B (zh) | 金刚石微通道热沉、制备方法和应用以及半导体激光器 | |
| CN105283944A (zh) | 用于边缘关键尺寸均匀性控制的工艺套件 | |
| CN101151712A (zh) | 从衬底去除氧化物的方法和系统 | |
| US20040173313A1 (en) | Fire polished showerhead electrode | |
| JP6387131B2 (ja) | プラズマ加工方法及びこの方法を用いて製造された基板 | |
| CN117293085A (zh) | 一种芯片划片方法 | |
| JP2001007090A (ja) | プラズマエッチング装置用フォーカスリング | |
| JP2017073439A (ja) | デバイスの製造方法 | |
| JP2018137483A (ja) | プラズマ加工方法及びこの方法を用いて製造された基板 | |
| JP2761172B2 (ja) | プラズマ発生装置 | |
| JP2023538528A (ja) | 低応力炭素含有層の堆積 | |
| JP2023538529A (ja) | 低応力ホウ素含有層の堆積 | |
| US7189653B2 (en) | Etching method and etching apparatus | |
| JP4192112B2 (ja) | ＳｉＣ基板表面の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20231226 |