JP6388886B2 - 半導体ウエハをプラズマ・ダイシングするための方法 - Google Patents

半導体ウエハをプラズマ・ダイシングするための方法 Download PDF

Info

Publication number
JP6388886B2
JP6388886B2 JP2015561503A JP2015561503A JP6388886B2 JP 6388886 B2 JP6388886 B2 JP 6388886B2 JP 2015561503 A JP2015561503 A JP 2015561503A JP 2015561503 A JP2015561503 A JP 2015561503A JP 6388886 B2 JP6388886 B2 JP 6388886B2
Authority
JP
Japan
Prior art keywords
substrate
workpiece
plasma
processing chamber
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015561503A
Other languages
English (en)
Other versions
JP2016517624A (ja
Inventor
リンネル マルティネス
リンネル マルティネス
− ヴォラール、デイヴィッド ペイ
− ヴォラール、デイヴィッド ペイ
ジョンソン、クリス
ジョンソン、デイヴィッド
ウェスターマン、ラッセル
グリブナ、ゴードン、エム.
Original Assignee
プラズマ − サーム、エルエルシー
プラズマ − サーム、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/787,032 external-priority patent/US9070760B2/en
Application filed by プラズマ − サーム、エルエルシー, プラズマ − サーム、エルエルシー filed Critical プラズマ − サーム、エルエルシー
Publication of JP2016517624A publication Critical patent/JP2016517624A/ja
Application granted granted Critical
Publication of JP6388886B2 publication Critical patent/JP6388886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Description

本願は、2011年3月14日出願の「半導体ウエハをプラズマ・ダイシングするための装置(Apparatus for Plasma Dicing a Semi−conductor Wafer)」と題する、本願の権利者が所有する米国仮特許出願第61/452,450号に基づき優先権を主張し、そしてそれに関連しており、この仮特許出願は、参照によって本明細書に援用される。本願は、2012年3月5日出願の「半導体ウエハをプラズマ・ダイシングするための方法及び装置(Method and Apparatus for Plasma Dicing a Semi−conductor Wafer)」と題する同時係属中の特許出願第13/412,119号の一部継続出願であり、その内容は、本明細書に援用される。また、本願は、2013年2月14日出願の「半導体ウエハをプラズマ・ダイシングするための方法及び装置(Method and Apparatus for Plasma Dicing a Semi−conductor Wafer)」と題する同時係属中の特許出願第13/767,459号の一部継続出願であり、その内容は、本明細書に援用される。
本発明は、半導体ウエハから個々のデバイス・チップを形成するための装置の使用に関し、具体的には、プラズマ・エッチングを使用してウエハを個々のダイに分割する装置に関する。
半導体デバイスは、薄いウエハの形態である基板上に製作される。シリコンは、基板材料として通常使用されるが、III−V族化合物(たとえばGaAs及びInP)など、他の材料も使用される。いくつかの実例では(たとえば、LEDの製造)、基板は、サファイア又は炭化ケイ素のウエハであり、その上に半導体の材料の薄層が堆積される。そのような基板の直径は、50.8mm(2インチ)及び76.2mm(3インチ)から200mm、300mm及び450mmまでの範囲に及び、そのような基板サイズを記述するために、多くの規格が存在する(たとえば、SEMI)。
これらの基板を処理して半導体デバイスを生産することにおいて、プラズマ・エッチング設備が広範囲にわたって使用される。そのような設備は、通常、費用効率の高い製造に必要な高いエッチング速度を確保するために使用される誘導結合プラズマ(ICP:Inductively Coupled Plasma)など、高密度のプラズマ源が取り付けられた真空チャンバを含む。処理の間に発生された熱を除去するために、基板は、通常、温度が制御されるサポートにクランプされる。通常ヘリウムなどのガスである加圧流体が、基板とサポートの間に維持されて、熱伝達のための熱伝導経路になる。基板の上部側に下向きの力を加える機械的なクランプ機構は、クランプと基板の間の接触のために汚染を引き起こす恐れがあるけれども、使用することができる。また、機械的なクランプを使用したとき、加工物の反りが起きる恐れがある、というのは、加工物の縁部で通常接触し、加圧流体が加工物の背面に対して力を発揮するからである。さらにしばしば、静電チャック(ESC:electrostatic chuck)がクランプ力を与えるために使用される。
エッチングされる材料に適切な多数のガスの化学物質が、開発されている。これらは、ハロゲン(フッ素、塩素、臭素又はヨウ素)又はハロゲン含有ガスを、エッチングの品質(たとえば、エッチング異方性、マスク選択性及びエッチング均一性)を向上させるために追加して加えられるガスとともに、しばしば用いる。SF、F又はNFなど、フッ素含有ガスは、高速でシリコンをエッチングするために使用される。具体的には、高速シリコン・エッチング・ステップを不動態化ステップと交互に実施してエッチング側壁を制御するプロセス(ボッシュ又はTDM)が、シリコン中に深い形状をエッチングするために通常使用される。塩素及び臭素含有ガスは、通常III−V族材料をエッチングするために使用される。
プラズマ・エッチングは、半導体の基板及びデバイスに限定されない。この技法は、基板をエッチングするのに適切なガスの化学物質が利用できる、いずれもの基板タイプに適用することができる。他の基板タイプは、炭素含有基板(ポリマ基板を含む)、セラミック基板(たとえば、AlTiC及びサファイア)、金属基板、ガラス基板及びダイ付着フィルムを含むことができる。
一貫性のある結果、低破損及び操作の容易さを確保するために、ロボットによるウエハの取扱いが、製造プロセスにおいて通常使用される。起こり得る汚染を最小にし、微粒子の発生を減少させるために、接触を最低限にしてウエハを支持するように、ハンドラが設計される。縁部接触のみ、又は数か所だけのウエハ縁部に近い下面の接触(通常ウエハ縁部の3から6mm内)が、一般に用いられる。ウエハ・カセット、ロボット・アーム及びウエハ・サポート及びESCを含む処理チャンバ内冶具を含む取扱いスキームが、前に注記したような標準のウエハ・サイズを取り扱うように設計される。
個々のデバイス(ダイ又はチップ)は、基板上に製作した後、パッケージングする、又は他の電子回路構成に用いられる前に、互いに分割される。長年の間、機械的手段が、互いにダイを分割するために使用されてきた。そのような機械的手段は、基板の結晶軸と位置合わせされたケガキ線に沿ってウエハを切るステップ、又は高速のダイヤモンドのこぎりを使用することによって、ダイの間の領域(ストリート)中の基板中を、又はそれを通ってのこぎりで切るステップを含んでいた。つい最近、レーザが、スクライビング・プロセスを容易にするために使用されてきた。
そのような機械的なウエハ・ダイシング技法は、このアプローチの費用対効果に影響する制約がある。ダイ縁部に沿った欠け及び破損は、良好なダイの生産数を減少させる恐れがあり、ウエハ厚さが減少するにつれて、より問題になっている。のこぎり刃(切り口)によって使い果たされる領域は、100ミクロンより大きくなることがあり、そこは、貴重な領域であるがダイ生産に使用できない。小さいダイ(たとえば、個々の半導体デバイスのダイ・サイズが500ミクロン×500ミクロン)を含むウエハの場合、これは、ロスが20%より大きいことを示すことがある。さらに、多くの小さなダイ、それゆえ多数のストリートを有するウエハの場合、ダイシング時間が長くなり、生産性が低下する、というのは、各ストリートが個々に切断されるからである。また、機械的手段は、直線に沿った分割及び正方形又は長方形の形状のチップの生産に限定される。これは、基本的なデバイスのトポロジ(たとえば、高出力ダイオードは円形である)を表すことができない、したがって直線的なダイ・フォーマットは、使用できる基板領域をかなり失うことになる。また、レーザ・ダイシングは、ダイ表面上に残存材料を残す、又はストレスをダイ中に誘導することによる制約がある。
のこぎり切断及びレーザ・ダイシングの技法が、基本的に連続的な操作であることに留意することが重要である。その結果として、デバイス・サイズが減少するにつれて、ウエハをダイシングする時間が、ウエハ上のダイシングする総ストリート長さに比例して長くなる。
最近、ダイを分割し、これらの制約のいくつかを克服する手段として、プラズマ・エッチング技法が提案されている。基板は、デバイス製作後、適切なマスク材料によってマスクされ、それによってダイの間の領域を開けておく。次いで、マスクされた基板は、ダイの間の露出された基板材料をエッチングする反応性ガスのプラズマを使用して処理される。基板のプラズマ・エッチングは、基板の至るところで部分的に、又は完全に進行することができる。部分的なプラズマ・エッチングの場合、ダイは、その後の切断するステップによって分割されて、個々のダイが分割されたままになる。この技法は、機械的ダイシングより多くの利点をもたらす、すなわち、
1)破損及び欠けが減少する
2)切り口寸法を20ミクロンより十分小さくなるまで減少させることができる
3)ダイの数が増加したとき、処理時間が著しくは長くならない
4)より薄いウエハには、処理時間が減少する
5)ダイ・トポロジが直線的なフォーマットに限定されない。
基板は、デバイス製作後、しかしダイ分割の前、数百ミクロンの厚さまで、又は百ミクロンよりまさに薄い厚さまで、機械的な研削又は同様なプロセスによって薄くすることができる。
基板は、通常、ダイシング・プロセスの前、ダイシング冶具上に取り付けられる。この冶具は、通常、接着膜を支持する剛体フレームから構成される。ダイシングされる基板は、膜に付着される。この冶具は、その後の下流の操作のために、分割されたダイを保持する。ウエハ・ダイシングのために使用されるほとんどのツール(のこぎり又はレーザ・ベースのツール)は、この構成で基板を取り扱うように設計され、多くの標準冶具が確立されている。しかし、そのような冶具は、支持する基板と極めて異なっている。そのような冶具が、現在のウエハ・ダイシング設備で使用するために最適化されるとはいえ、それら冶具は、標準基板を処理するように設計されている設備では扱うことができない。したがって、現在の自動化されたプラズマ・エッチング設備は、ダイシングのために固定された基板を処理するのに適していない、そしてプラズマ・エッチング技法がダイ分割について有すべき利点を実現することは、困難である。
いくつかのグループは、プラズマを使用して、ダイをウエハ基板から単体化することを考えてきた。米国特許第6,642,127号には、基板ウエハが、まず接着材料を介してキャリア・ウエハに取り付けられ、その後シリコン・ウエハを処理するように設計された設備でプラズマ処理されるプラズマ・ダイシング技法が記載されている。この技法は、ダイシングされる基板のフォーム・ファクタを標準のウエハ処理設備に対応するように適合させることを提案している。この技法は、標準のプラズマ設備によってウエハをダイシングすることを可能にするが、提案された技法は、ダイシング操作の下流の標準設備に対応しない。下流の設備を適合させる、又は標準の下流設備のために基板のフォーム・ファクタを戻す、いずれかのために、追加のステップが必要になるはずである。
米国特許出願第2010/0048001号では、薄膜に付着されフレーム内に支持されたウエハの使用が考えられている。しかし、第2010/0048001号出願では、マスキング・プロセスは、プラズマ処理の前、マスク材料をウエハの背面に付着させ、レーザを使用してエッチング・ストリートを画定することによって達成される。基板を前面から単体化する標準のダイシング技法と対照的に、この技法は、追加の複雑で費用の掛かるステップを導入し、それによってプラズマ・ダイシングの利点のいくつかが無効になる恐れがある。また、この技法は、背面のマスクを前側のデバイス・パターンと位置合わせするという追加の要求が必要になる。
したがって、必要なものは、半導体基板を個々のダイにダイシングするために使用することができ、テープ上に取り付けられフレーム中に支持された基板を取り扱う確立されたウエハ・ダイシング技法に対応し、そして標準の前面マスキング技法にも対応するプラズマ・エッチング装置である。
先行技術のいずれも、本発明に伴う利点をもたらさない。
米国特許第6,642,127号 米国特許出願第2010/0048001号 米国特許第6,187,685号 米国特許第6,982,175号 米国特許第7,101,805号 米国特許第7,150,796号
したがって、本発明の目的は、先行技術の装置の欠点を克服し、プラズマ・エッチング装置を使用する半導体基板のダイシングの進歩に大いに寄与する改良を行うことである。
本発明の別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
前記加工物サポート内に静電チャックを設けるステップであって、前記静電チャックは、密閉バンド及び少なくとも1つのクランプ電極を有する、ステップと、
加工物を前記加工物サポート上に置くステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有し、基板は、前記密閉バンドに重ならない、ステップと、
前記静電クランプを使用して、前記加工物を前記加工物サポートに静電的にクランプするステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して前記加工物をエッチングするステップとを含む。
本発明のまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
前記加工物サポート内に静電チャックを設けるステップであって、前記静電チャックは、少なくとも1つのクランプ電極を有する、ステップと、
加工物を前記加工物サポート上に置くステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有し、前記クランプ電極は、基板の一部に重なる、ステップと、
前記静電クランプを使用して、前記加工物を前記加工物サポートに静電的にクランプするステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して加工物をエッチングするステップとを含む。
本発明のなおまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
前記加工物サポート内に静電チャックを設けるステップであって、前記静電チャックは、密閉バンド、流体注入口及び少なくとも1つのクランプ電極を有し、前記流体注入口は、前記密閉バンドの内径内に位置付けられる、ステップと、
加工物を前記加工物サポート上に置くステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有する、ステップと、
前記静電クランプを使用して、前記加工物を前記加工物サポートに静電的にクランプするステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して加工物をエッチングするステップとを含む。
本発明の別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
前記加工物サポート内に静電チャックを設けるステップと、
処理チャンバ内にリフト機構を設けるステップと、
前記リフト機構を使用して、加工物を前記加工物サポート上に載せるステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有し、前記リフト機構は、前記加工物の基板の外径の外側で前記加工物と係合する、ステップと、
前記静電クランプを使用して、前記加工物を前記加工物サポートに静電的にクランプするステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して加工物をエッチングするステップとを含む。
本発明のまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
前記加工物サポート内に、静電チャックを設けるステップと、
加工物を前記加工物サポート上に置くステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有する、ステップと、
前記加工物サポートの第1の領域にRFバイアスを加えるステップであって、前記加工物サポートの前記第1の領域は、サイズが基板の第2の領域より大きい、ステップと、
前記静電クランプを使用して、前記加工物を前記加工物サポートに静電的にクランプするステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して加工物をエッチングするステップとを含む。
本発明のなおまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
加工物を前記加工物サポート上に置くステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有する、ステップと、
処理チャンバ内に、機械的隔壁を設けるステップであって、前記機械的隔壁は、プラズマ源と前記加工物の間に位置付けられる、ステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して加工物をエッチングするステップとを含む。
本発明の別の目的は、基板をプラズマ・エッチングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に基板サポートを設けるステップと、
基板を前記基板サポート上に置くステップと、
処理チャンバ内に機械的隔壁を設けるステップであって、前記機械的隔壁は、プラズマ源と基板の間に位置付けられる、ステップと、
RFバイアス・パワーを前記基板サポートに加えるステップであって、前記RFバイアス・パワーは、RFバイアス周波数がイオン・プラズマ周波数より高い、ステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して基板をエッチングするステップと、
前記エッチングするステップを使用して、絶縁層を露出させるステップとを含む。
本発明のまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
加工物を前記加工物サポート上に置くステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有する、ステップと、
前記処理チャンバ内に複数の機械的隔壁を設けるステップであって、前記複数の機械的隔壁は、プラズマ源と前記加工物の間に位置付けられる、ステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して加工物をエッチングするステップとを含む。
本発明のなおまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであり、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
加工物を前記加工物サポート上に置くステップであって、前記加工物は、サポート・フィルム、フレーム及び基板を有する、ステップと、
処理チャンバ内に機械的隔壁を設けるステップであって、前記機械的隔壁は、プラズマ源と前記加工物の間に位置付けられる、ステップと、
プラズマ源を使用してプラズマを発生するステップと、
発生されたプラズマを使用して加工物をエッチングするステップと、
性質の均一性を測定するステップと、
前記測定するステップに基づき、前記機械的隔壁の前記位置付けを調節するステップとを含む。
前述事項は、本発明の適切な目的のいくつかについて概要を述べている。これらの目的は、意図する発明のより優れた特徴及び用途のいくつかを単に例示するものとして解釈すべきである。多くの他の有利な成果は、開示する発明を異なる方法で適用する、又は本開示の範囲内で本発明を修正することによって獲得することができる。それゆえ、本発明の他の目的及びより十分な理解は、本発明の概要及び好ましい実例の詳細な記述を、請求項によって定義される本発明の範囲に加えて、添付図面と併せて参照することによって得ることができる。
本発明は、半導体基板のプラズマ・ダイシングを可能にするプラズマ処理装置を述べる。デバイス製作及びウエハ薄膜化の後、基板の前面(回路側)が、回路構成要素を保護しダイの間の保護されない領域をそのままにしておく従来のマスキング技法を使用してマスクされる。基板は、剛体フレーム内で支持される薄いテープ上に取り付けられる。基板/テープ/フレーム組立体が、真空処理チャンバ中に移送され、そして反応性ガスのプラズマに晒され、ダイの間の保護されない領域が、エッチング除去される。このプロセスの間、フレーム及びテープは、反応性ガスのプラズマによる損傷から保護される。この処理によって、ダイが完全に分割され、そのままにしておかれる。エッチング後、基板/テープ/フレーム組立体は、プラズマにさらに晒されて、基板表面から損傷させる恐れがある残留物が除去される。処理チャンバから基板/テープ/フレーム組立体を移送した後、ダイは、既知の技法を使用してテープから取り外され、次いで、必要ならさらに処理される(たとえば、パッケージングされる)。
本発明の別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されたフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度のプラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。静電チャックが、加工物サポート中に組み込まれる。静電チャックは、密閉バンド及び少なくとも1つのクランプ電極を有する。加工物が、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物のまわりでプラズマを生成するために、RFパワー源を加工物サポートに結合することができる。次いで、加工物は、プラズマ処理のために加工物サポート上に載せられ、基板は、密閉バンドに重ならない。クランプ電極は、基板の一部に、又は基板に完全に重なることができる。クランプ電極は、密閉バンドの一部に、又は密閉バンドに完全に重なることができる。密閉バンドの内径は、基板の外径より大きくすることができる。静電チャックは、加工物を加工物サポートにクランプする。加工物サポートから加工物に、ヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間を熱的に連通させることができる。真空ポンプによって処理チャンバ内の圧力を低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマがプラズマ源によって発生され、発生されたプラズマによって、加工物がエッチングされる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって、処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明のまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。静電チャックが、加工物サポート中に組み込まれる。静電チャックは、少なくとも1つのクランプ電極を有する。加工物は、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物のまわりでプラズマを生成するために、RFパワー源を加工物サポートに結合することができる。次いで、加工物は、プラズマ処理のために加工物サポート上に載せられ、クランプ電極は、基板の一部と重なる。クランプ電極は、基板に完全に重なることができる。クランプ電極の第1の直径は、基板の第2の直径より大きくすることができる。クランプ電極は、基板の周囲を越えて約2mm伸びることができる。クランプ電極は、RFバイアスすることができる。静電チャックは、加工物を加工物サポートにクランプする。加工物サポートから加工物にヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間を熱的に連通させることができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによってエッチングされる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明のなおまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。静電チャックが、加工物サポート中に組み込まれる。静電チャックは、密閉バンド、流体注入口及び少なくとも1つのクランプ電極を有する。流体注入口は、密閉バンドの内径内に位置付けられる。加工物が、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物のまわりでプラズマを生成するために、RFパワー源を加工物サポートに結合することができる。次いで、加工物は、プラズマ処理のために加工物サポート上に載せられ、基板は、密閉バンドに重ならない。クランプ電極は、基板の一部に重なる、又は基板に完全に重なることができる。クランプ電極は、RFバイアスすることができる。密閉バンドは、基板を完全に取り囲むことができる。流体注入口は、基板の周囲の外側に位置付けることができる。静電チャックは、加工物を加工物サポートにクランプする。加工物サポートから加工物にヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間で熱的に連通させることができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによってエッチングされる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明の別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。静電チャックが、加工物サポート中に組み込まれる。加工物が、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物のまわりでプラズマを生成するために、RFパワー源を加工物サポートに結合することができる。リフト機構が、処理チャンバ内に設けられる。リフト機構は、プラズマ処理のために加工物を加工物サポート上に載せる。リフト機構は、加工物の基板の外径の外側で加工物と係合する。リフト機構は、加工物のフレームと係合することができる。リフト機構は、加工物の基板の外径の少なくとも5mm外側で加工物と係合することができる。リフト機構は、加工物の基板の外径の外側で静電チャックを貫くことができる。或いは、リフト機構は、静電チャックを貫くことができない。リフト機構は、加工物サポートの外側にすることができる。静電チャックは、加工物を加工物サポートにクランプする。加工物サポートから加工物にヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間で熱的に連通させることができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによってエッチングされる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明のまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。静電チャックが、加工物サポート中に組み込まれる。静電チャックは、少なくとも1つのRFで給電されるクランプ電極をさらに含むことができる。クランプ電極は、基板に完全に重なることができる。加工物が、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物は、プラズマ処理のために加工物サポート上に載せられる。RFパワー源が加工物サポートに結合される。RFバイアスが加工物サポートの第1の領域に加えられる。加工物サポートの第1の領域は、サイズが、基板の第2の領域より大きい。加工物サポートの第1の領域は、サイズが、基板の第2の領域より5パーセント大きくすることができる。或いは、加工物サポートの第1の領域は、サイズが、基板の第2の領域より40パーセント大きくすることができる。RFバイアスは、基板によって覆われる領域中で連続的とすることができる。静電チャックは、加工物を加工物サポートにクランプする。加工物サポートから加工物にヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間で熱的に連通させることができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによってエッチングされる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明のなおまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。加工物は、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物は、プラズマ処理のために加工物サポート上に載せられる。RFパワー源を加工物サポートに結合することができる。機械的隔壁が、処理チャンバ内に設けられる。機械的隔壁は、プラズマ源と加工物の間に位置付けられる。機械的隔壁は、源を処理チャンバから隔離することができる。機械的隔壁は、加工物から第1の距離に位置付けることができ、それによって第1の距離が、プラズマ・シースの第2の距離より大きくすることができる。機械的隔壁は、基板の少なくとも1mm上に位置付けることができる。機械的隔壁は、電気的に伝導性とすることができる。機械的隔壁は、加工物に到達するイオン密度を低下させることができる。機械的隔壁は、基板の一部に重なることができる、又は機械的隔壁は、基板に完全に重なることができる。機械的隔壁は、機械的隔壁にわたって均一に、又は不均一に分布させることができる複数の貫通穴をさらに含むことができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによってエッチングされる。加工物と機械的隔壁の間のプラズマは、RFバイアス・パワーによって持続させることができる。機械的隔壁は、加工物に到達するプラズマ発光強度を低下させることができる。機械的隔壁の温度は、0℃から350℃の範囲内で維持することができる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明の別の特徴は、基板をプラズマ・エッチングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。基板サポートが、処理チャンバ内に設けられる。加工物を、キャリア・サポート上に基板を置くことによって形成することができる。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。基板は、プラズマ処理のために基板サポート上に載せられる。機械的隔壁が、処理チャンバ内に設けられる。機械的隔壁は、プラズマ源と基板の間に位置付けられる。RFパワー源が、加工物サポートに結合される。RFバイアス周波数がイオン・プラズマ周波数より高いRFバイアス・パワーが、基板に加えられる。RFバイアス・パワーは、パルス化することができる。イオン・プラズマ周波数は、約4MHzとすることができる。RFバイアス周波数は、4MHzから160MHzの範囲を有することができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、基板は、発生されたプラズマによってエッチングされる。基板上の絶縁層が、プラズマ・エッチング・ステップによって剥き出しにされる。絶縁層は、基板キャリアとすることができる。絶縁層は、基板内の層とすることができる。絶縁層は、テープとすることができる。処理チャンバと連通する真空適合移送モジュールを設けることができる。基板は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの基板の移送の間、真空下に維持される。
本発明のまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。加工物が、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物は、プラズマ処理のために加工物サポート上に載せられる。加工物サポートにRFパワー源を結合することができる。複数の機械的隔壁が、処理チャンバ内に設けられる。複数の機械的隔壁は、プラズマ源と加工物の間に位置付けられる。複数の機械的隔壁は、源をチャンバから隔離することができる。複数の機械的隔壁の少なくとも1つは、複数の機械的隔壁の別の1つの少なくとも一部に重なることができる。複数の機械的隔壁は、基板の一部に重なることができる、又は複数の機械的隔壁は、基板に完全に重なることができる。複数の機械的隔壁は、複数の機械的隔壁にわたって均一に、又は不均一に分布させることができる複数の貫通穴をさらに含むことができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによってエッチングされる。複数の機械的隔壁は、加工物から第1の距離に位置付けることができ、それによって第1の距離は、プラズマ・シースの第2の距離より長くすることができる。複数の機械的隔壁は、電気的に伝導性とすることができる。複数の機械的隔壁は、加工物に到達するイオン・フラックスを減少させることができる。加工物と複数の機械的隔壁の間のプラズマは、RFバイアス・パワーによって持続させることができる。複数の機械的隔壁は、加工物に到達するプラズマ発光強度を低下させることができる。複数の機械的隔壁の温度は、0℃から350℃の範囲内に維持することができる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明のなおまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。加工物が、基板をキャリア・サポート上に置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。加工物は、プラズマ処理のために加工物サポート上に載せられる。RFパワー源を加工物サポートに結合することができる。機械的隔壁が、処理チャンバ内に設けられる。機械的隔壁は、プラズマ源と加工物の間に位置付けられる。機械的隔壁は、複数の貫通穴を有することができ、それは、貫通穴のサイズを有することができる。機械的隔壁は、複数の貫通穴を有することができ、それは、貫通穴の間隔を有することができる。機械的隔壁は、複数の貫通穴を有することができ、それは、貫通穴の形状を有することができる。機械的隔壁は、複数の貫通穴を有することができ、それは、貫通穴のアスペクト比を有することができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによってエッチングされる。性質の均一性が測定される。性質の均一性は、エッチング速度とすることができる。性質の均一性は、特徴プロフィールとすることができる。性質の均一性は、エッチング選択性とすることができる。性質の均一性は、限界寸法とすることができる。性質の均一性についての測定ステップの結果に基づき、機械的隔壁の位置付けが調節される。機械的隔壁上の貫通穴のサイズは、調節することができる。機械的隔壁上の貫通穴の間隔は、調節することができる。機械的隔壁上の貫通穴の形状は、調節することができる。機械的隔壁上の貫通穴のアスペクト比は、調節することができる。機械的隔壁の隔壁厚さは、調節することができる。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
前述事項は、次に続く本発明の詳細な記述をさらに良く理解することができ、それによって本発明のこの分野に対する寄与をさらに十分に正しく評価してもらうことができるようにするために、本発明のより適切で重要な特徴の概要をむしろ幅広く述べてきた。本発明の請求項の主題を形成する、本発明の追加の特徴は、以下で述べることにする。当業者は、本発明と同じ目的を実施するために、修正する、又は他の構造を設計するための基盤として、開示する観念及び具体的な実施例を容易に利用することができることを十分に理解すべきである。また、当業者は、そのような同等の構築が、添付の請求項で述べるような本発明の趣旨及び範囲から逸脱しないことを認識すべきである。
ストリートによって分離された個々のデバイスを例示する、半導体基板の上から見下ろした図である。 ストリートによって分離された個々のデバイスを例示する、半導体基板の横断面図である。 テープ及びフレームに取り付けられた半導体基板の横断面図である。 プラズマ・プロセスによってエッチングされている、テープ及びフレームに取り付けられた半導体基板の横断面図である。 テープ及びフレームに取り付けられた、分割された半導体デバイスの横断面図である。 真空処理チャンバの横断面図である。 プロセス位置でのウエハ/フレームの横断面図である。 真空処理チャンバ中のフレーム及びカバー・リングの拡大横断面図である。 カバー・リングがチャンバ壁に取り付けられたチャンバ内部のセクションの横断面図である。 カバー・リングが内部ヒート・シンクに取り付けられたチャンバ内部のセクションの横断面図である。 移送アームによって支持されたテープ及びフレームに取り付けられた半導体基板の上から見下ろした図である。 移送アームによって支持されたテープ及びフレームに取り付けられた半導体基板の横断面図である。 移送位置でのウエハ/フレームの横断面図である。 スクリーンの平面図である。 先行技術による静電チャックの平面図である。 先行技術による複数ゾーンの静電チャックの平面図である。 本発明の一実施例による静電チャックの平面図である。 先行技術による静電チャック上の基板の横断面図である。 本発明の一実施例による静電チャック上の加工物の横断面図である。 本発明の一実施例による静電チャックの横断面図である。 本発明の一実施例による静電チャックの横断面図である。 本発明の一実施例による複数の基板を備える加工物の平面図である。 本発明による機械的隔壁の変形形態の横断面図である。 本発明による機械的隔壁の変形形態の横断面図である。 本発明による機械的隔壁の変形形態の横断面図である。 本発明の一実施例によるエッチングされた形状の横断面図である。 本発明による機械的隔壁を調節する方法のフロー・チャートである。 本発明の一実施例による静電チャックの横断面図である。 本発明の一実施例による静電チャックの横断面図である。
同様の参照文字は、図面のいくつかの図の至る所で同様の要素をいう。
デバイス製作後の代表的な半導体基板を図1に例示する。基板(100)は、その表面上に、デバイス構造体(110)の個々のダイへの分割を可能にするストリート領域(120)によって分離されたデバイス構造体(110)を含む、多くの領域を有する。シリコンが基板材料として通常使用されるが、その特定の特性のために選択される他の材料が、しばしば用いられる。そのような基板材料は、ガリウムヒ素及び他のIII−V族材料、又は半導体の層がその上に堆積されている非半導体基板を含む。さらなる基板タイプも、キャリア上に取り付けられたシリコン・オン・インシュレータ(SOI:Silicon-On-Insulator)ウエハ及び半導体ウエハを含むことができる。上記の例がストリートによって分離されたダイを述べているが、本発明の態様は、基板上の他のパターン構成に都合よく適用することができる。
本発明では、図2の横断面図で示したように、デバイス構造体(110)は、そのとき保護材料(200)によって被覆されており、一方ストリート領域(120)は、保護されていないままである。この保護材料(200)は、フォトレジストとすることができ、既知の方法によって塗布しパターン形成することができる。いくつかのデバイスは、最終のプロセス・ステップとして、基板のすべてにわたって塗布される、二酸化ケイ素又はPSGなどの保護誘電性層によって被覆される。これは、この産業において既知のように、フォトレジストを用いてパターン形成し、誘電性材料をエッチングすることによって、ストリート領域(120)から選択的に除去することができる。これによって、誘電性材料によって保護されたデバイス構造体(110)及びストリート領域(120)中の実質的に保護されていない基板(100)が残される。なお、いくつかの場合、ウエハ品質をチェックするテスト形状をストリート領域(120)中に位置決めることができる。具体的なウエハ製作プロセスフローに応じて、これらのテスト形状は、ウエハ・ダイシング・プロセスの間、保護しても、しなくてもよい。例示したデバイス・パターンが長方形のダイを示しているが、これは必要でなく、個々のデバイス構造体(110)は、基板(100)を最適に利用するのに最善に合わせるように、6角形など、いずれかの他の形状とすることができる。前の実例が、保護フィルムとして誘電性材料を考えているが、本発明は、半導体及び伝導性の保護フィルムを含む、幅広い範囲の保護フィルムを用いて実施することができることに留意することが重要である。さらにまた、保護層は、複数の材料から構成することができる。また、保護フィルムのある部分が最終のデバイス構造体と一体部分であることができる(たとえば、不動態化誘電体、金属ボンディング・パッドなど)ことに留意することが重要である。さらにまた、本発明は、また、デバイス又はデバイス構造体を有する必要性がない大量のウエハを用いて、有益に使用することができる。1つのそのような実例は、キャリア上に取り付けられた、又はそうしていない、エッチングされる構造体を画定するマスキング材料によって被覆された半導体基板(シリコン、III−V族化合物など)とすることができる。また、基板は、たとえば絶縁層など、材料の性質が異なる少なくとも1つの追加の層を含むことができる。
基板(100)は、通常研磨プロセスによって薄くすることができ、研磨プロセスは、基板厚さを数百ミクロンまで、約30ミクロンぐらい薄く、又はそれより薄く減少させる。図3に示すように、次いで、薄くされた基板(100)は、テープ(300)に付着され、それは、次いで剛体フレーム(310)に取り付けられて、加工物(320)が形成される。フレームは、代表的に金属又はプラスチックであるが、しかし他のフレーム材料も可能である。テープ(300)は、通常炭素含有のポリマ材料から作られ、そしてさらに、その表面に薄い伝導層を張り付けることができる。テープ(300)は、薄くされた基板(100)のための支持するものになり、それは、そうしなければ、もろすぎて破損させずに取り扱うことができない。パターン形成、薄膜化、次いで取り付けのシーケンスが重大ではなく、ステップは、特定のデバイス及び基板、及び使用される処理設備に最良に適合するように調節することができることに留意すべきである。前の実例が、基板(100)を接着テープ(300)に取り付け、次いでそれをフレーム(310)に貼り付けるステップから構成される加工物(320)を考えているが、本発明は、ウエハ及びキャリアの構成によって限定されないことに留意することが重要である。ウエハ・キャリアは、様々な材料から構成することができる。キャリアは、プラズマ・ダイシング・プロセスの間、基板を支持する。さらにまた、ウエハは、接着剤を使用してキャリアに張り付ける必要はない、ウエハをキャリアに保持し、そして基板とカソードの間を熱的に連通させる手段を可能にするいずれかの方法が、十分である(たとえば、静電的にクランプされるキャリア、機械的なクランプ機構を備えるキャリアなど)。
加工物(320)は、基板(100)がテープ(300)によってダイシング・フレーム(310)中に取り付けられた後、真空処理チャンバ中に移送される。理想的には、移送モジュールは、また、真空下にあり、それは、処理チャンバが移送の間真空状態にとどまることを可能にし、処理時間を短縮し、そして処理チャンバを大気に晒して起こり得る汚染を防止する。図6に示すように、真空処理チャンバ(600)は、ガス注入口(610)、誘電結合プラズマ(ICP:Inductively Coupled Plasma)など、高密度プラズマを発生する高密度プラズマ源(620)、加工物(320)を支持する加工物サポート(630)、加工物サポート(630)を介してRFパワーを加工物(320)に結合するRFパワー源(640)、及び処理チャンバ(600)からガスをポンプで送るための真空ポンプ(650)を備える。処理の間、基板(100)の非保護領域(120)は、図4に示すように、反応性プラズマ・エッチング・プロセス(400)を使用してエッチング除去される。これによって、図5に示すように、デバイス(110)が個々のダイ(500)に分割されて残される。本発明の別の実施例では、基板(100)の非保護領域(120)は、反応性プラズマ・エッチング・プロセス(400)を使用して、部分的にエッチング除去される。この場合、機械的切断操作など、下流の操作を、ダイを完全に分割するために使用することができる。これらの下流の方法は、この分野では既知である。
前の実例が、真空チャンバを高密度プラズマ(たとえば、ECR、ICP、ヘリコン及び磁気的に強化されるプラズマ源)とともに使用する本発明を記述しているが、また、広い範囲のプラズマ・プロセスを使用して基板の非保護領域をエッチングすることが可能である。たとえば、当業者は、真空チャンバ中で低密度プラズマ源を使用する、或いはまさに大気圧で、又はほぼ大気圧でプラズマを使用する本発明の変形形態を想像することができる。
加工物(基板/テープ/フレーム組立体)(320)が、プラズマ処理のための位置にあるとき、フレーム(310)は、プラズマ(400)への晒しから保護することができる。プラズマ(400)への晒しによって、フレーム(310)を加熱する可能性があり、次いで取り付けテープ(300)を局所的に加熱する恐れがある。約100℃より高い温度では、テープ(300)及びその接着性能の物理的な性質は、劣化する恐れがあり、それは、もうフレーム(310)に付着しなくなる。さらに、フレーム(310)の反応性プラズマ・ガスへの晒しは、フレーム(310)を劣化させる恐れがある。フレーム(310)は、通常、ウエハ・ダイシングの後、再使用されるので、これは、フレーム(310)の有効寿命を限定する恐れがある。また、プラズマ(400)へのフレーム(310)の晒しは、エッチング・プロセスに悪影響を及ぼす恐れがある。たとえば、フレーム材料が、プロセス・ガスと反応することができ、事実上プラズマ中のその濃度を減少させ、それは、基板材料のエッチング速度を低下させる恐れがあり、それゆえプロセス時間が長くなる。フレーム(310)を保護するために、保護カバー・リング(660)が、図6、7及び8に示すように、フレーム(310)の上に位置付けられる。一実施例では、カバー・リング(660)は、フレーム(310)に接触しない、というのは、フレーム(310)との接触(これは、処理チャンバ(600)中への移送の間、起きることになるはずである)によって、不要な粒子が発生する恐れがあるからである。
図8では、寸法(800)が、カバー・リング(660)とフレーム(310)の間の距離を表す。この寸法は、約0.1mmより大きい寸法から約20mmより小さい寸法の範囲に及び、最適値が4mmである。距離(800)が長すぎると、プラズマは、フレーム(310)と接触することになり、カバー・リング(660)の効果が失われることになる。
一実施例では、カバー・リング(660)は、温度が制御される。冷却されないと、カバー・リング(660)の温度は、プラズマへの晒しのために上昇する可能性があり、次いで熱輻射によってテープ(300)及びフレーム(310)が加熱されて、上記に注記したような劣化が引き起こされる。カバー・リング(660)が冷却される場合、カバー・リング(660)の冷却は、図9に示す処理チャンバ(600)の壁又は図10に示すプロセス・チャンバ(600)内に位置決めされたヒート・シンク(1000)など、冷却体にそれを直接接触させることによって達成される。確実に熱をカバー・リング(660)からヒート・シンク(1000)に適切に除去するために、カバー・リング(660)は、熱伝導性が良好である材料から作るべきである。そのような材料は、多くの金属、たとえばアルミニウムを含むが、しかし窒化アルミニウム及び他のセラミックスなど、他の熱伝導性材料を使用することができる。カバー・リング材料は、使用されるプラズマ・プロセス・ガスに適合するように選択される。アルミニウムがフッ素ベースのプロセスに申し分ないが、塩素ベースのプロセスが使用されるとき、窒化アルミニウムなどの代替材料、又は酸化アルミニウムなどの保護コーティングの追加が必要になることがある。プラズマ処理の間のカバー・リング(660)の動作温度は、約25℃から約350℃の範囲である。好ましくは、カバー・リング(660)の温度は、50℃から90℃の範囲中に保持され、それによってテープ(300)及びフレーム(310)への熱輻射が最小にされ、そして確実にテープ(300)がその機械的完全性を保つ。或いは、カバー・リング(660)は、カバー・リング(660)を温度制御流体と接触状態にすることによって、温度を制御することができる。この流体は、液体又はガスとすることができる。カバー・リング(660)の温度が流体によって制御される場合、カバー・リング(660)は、熱伝達を容易にするために、多くの流体チャネルを含むことができる。これらの流体チャネルは、カバー・リング(660)の内部にする、外部に取り付ける、又はその2つのある組合せとすることができる。
一実施例では、カバー・リング(660)は、連続的に基板直径から内側チャンバ直径まで伸びることができる。処理チャンバ(600)内の圧力制御に悪影響を及ぼすことができる、ポンプ導通率の損失を避けるために、複数の穴(1010)は、カバー・リング(660)に加えることができ、それによってプロセス・ガスの十分な導通率がもたらされ、さらにカバー・リング(660)から熱を除去するための経路になる。図9及び10では、具体的な形状で配列された複数の穴(1010)が示されているが、しかし穴(1010)の形状、密度、サイズ、パターン及び対称性は、処理チャンバ(600)の寸法及び求められるポンプ導通率に応じて変わることができる。穴(1010)がテープ(300)に重ならないことが好ましい。別の実施例では、穴(1010)は、加工物(320)に重ならない。
加工物(基板/テープ/フレーム組立体)(320)は、移送アーム(1100)によって、処理チャンバ(600)中に、及びそこから両方で移送され、移送アームは、フレーム(310)及び基板(100)が、図11及び12に示すように、ほぼ同一平面に維持されるように、それらを支持する。移送アーム(1100)は、テープ(300)及びフレーム(310)の両方、又はフレーム(310)のみを支持することができるが、しかし薄くされた基板(100)の性質がもろいため、組立体(320)が基板(100)の領域のみの下で支持されないということが重要である。移送アーム(1100)は、位置合わせ冶具(1110)がそれに取り付けられ、位置合わせ冶具は、繰り返し可能にフレーム(310)を所定の位置に位置合わせし、その後移送アームは、処理チャンバ(600)中に移送される。また、フレーム(310)は、半導体処理で既知の他の技法(たとえば、光学的位置合わせ)によって位置合わせすることができる。また、位置合わせは、そのような既知の技法によって基板(100)に対して実施することができる。加工物(基板/テープ/フレーム組立体)(320)は、以下で説明するようなミス処理を避けるために、位置合わせされ、その後処理チャンバ(600)内に置かれることが重要である。
図8では、基板対フレーム寸法(810)が、基板(100)の外径とフレーム(310)の内径の間の距離を表す。これは、20mmから30mmとすることができる(たとえば、株式会社ディスコ(Disco Corporation)のダイシング・フレームは、200mmの基板の場合、内径が約250mmであり、したがって基板対フレーム寸法(810)は、公称上25mmである)。フレーム(310)内でテープ(300)上にウエハ(100)を取り付ける間、ウエハ(100)配置のズレは、基板(100)外径とカバー・リング(660)の内径の間の距離である、基板に対するカバー・リングの距離(820)が、2mmまでだけ、組立体毎に変わることができるように、また2mmぐらいであることができる。ある点で、基板に対するカバー・リングの距離(820)がゼロより小さくなる場合、カバー・リング(660)は、基板(100)の縁部に重なることになる。基板のこの領域は、エッチングから遮断されて保護され、それによってダイ分割を阻むことがあり、その後に続く処理ステップに問題を引き起こす。カバー・リング(660)が基板(100)に重ならないことが好ましい。移送の前の基板/テープ/フレーム組立体(320)の位置合わせは、そのような問題を防止するために必要である。さらに、基板に対するカバー・リングの距離(820)が、ゼロより小さくならないことをさらに保証するために、カバー・リング内径は、基板(100)の直径より大きくすべきである。カバー・リング内径が、基板直径より5mm大きいことが好ましい(たとえば、200mmの基板に対してカバー・リング内径が205mm)。図8のカバー・リング突き出し寸法(830)が、カバー・リング(660)の内径からフレーム(310)の内径までの距離を表す。処理チャンバ(600)中への移送の前のフレーム(310)の位置合わせによって、カバー・リング突き出し寸法(830)が、基板(100)のまわりの外周全体について基本的に一定のままであること、且つ静電チャック(ESC)(670)に接触していないテープ(300)のいずれもの部分がプラズマから実質的に遮断されることが保証される。好ましい実施例では、ESC(670)と熱的に接触していない、いずれものテープ(300)は、カバー・リング(660)によって覆われる。
加工物(たとえば、基板/テープ/フレーム組立体)(320)が、処理チャンバ(600)中に移送されたとき、それは、リフティング機構(680)上に置かれて、移送アーム(1100)から取り外される。その逆のプロセスは、処理チャンバ(600)からの加工物(たとえば、基板/テープ/フレーム組立体)(320)の移送の間行われる。リフティング機構(680)は、フレーム(310)領域に接触して、基板(100)に点接触しない。基板(100)への点接触は、特にダイ分割及び加工物(320)の荷下ろしの後、基板(100)を損傷させる恐れがある、というのはテープ(300)の柔軟性のために、ダイが互いに接触して損傷する恐れがあるからである。図13は、底側からフレーム(310)を持ち上げるリフティング機構(680)を示す。しかし、フレーム(310)は、また、クランプ・デバイスを使用して、フレーム(310)の上部表面、底部表面、外径、又はこれらのいずれかの組合せとの接触によって、移送アーム(1100)から取り外すことができる。基板(100)を処理するために加工物サポート(630)上に加工物(320)を置くのに十分なクリアランスを設けるために、フレーム(310)、加工物サポート(630)及びカバー・リング(660)は、互いに対して相対的に移動することができる。これは、カバー・リング(660)、加工物サポート(630)又はリフティング機構(680)、又はこの3つのいずれかの組合せを移動させることによって、達成することができる。
プラズマ処理の間、プラズマが触れる、基板(100)、テープ(300)及びフレーム(310)を含む表面のすべてに、熱が伝達される。カバー・リング(660)は、テープ(300)及びフレーム(310)の領域への熱伝達を最小限にするが、しかし基板(100)は、処理のためにプラズマ(400)に晒されなければならない。
図6に示すように、穴の開いた機械的隔壁(690)を、プラズマ源(620)と加工物サポート(630)の間に置くことができる。機械的隔壁(690)は、電気的に伝導性とすることができる(たとえば、金属から作る、又は金属で被覆する)。機械的隔壁(690)は、好ましくは、アルミニウムから作る。機械的隔壁(690)は、加工物に到達するイオン密度、さらにまたプラズマ発光強度を低下させる助けとなることができ、さらに高レベルの中性種が加工物に到達することを可能にする。本発明は、加工物に到達するイオン密度及びプラズマ発光強度に対する制御をもたらす。プラズマ源(620)から加工物に到達するイオン密度及びプラズマ発光強度が、機械的隔壁によって10%から50%の範囲中で減衰されることは、本発明に関連する用途にとって好ましい。1つの好ましい実施例では、機械的隔壁による減衰を10%にすることができる。1つの好ましい実施例では、機械的隔壁による減衰を30%にすることができる。また別の好ましい実施例では、機械的隔壁による減衰を50%にすることができる。
一実施例では、機械的隔壁(690)の下のプラズマは、加工物サポート(630)及び/又はESC(670)を介するRFバイアス・パワー(640)の印加によって持続される。この場合、基板(100)に対して作用するプラズマは、加工物サポート(630)及び/又はESC(670)を介するRFバイアス・パワーによって持続される。
本発明では、機械的隔壁(690)の温度は、0℃と350度の間の範囲とすることができる。機械的隔壁(690)を60℃より高い温度に保つことが好ましい。機械的隔壁は、加工物をプラズマ源から完全に、又は部分的に隔離することができる。隔壁が、エッチングされる基板に重なることが好ましい。好ましい実施例では、基板(100)は、機械的隔壁(690)によって完全に覆われる。また別の実施例では、機械的隔壁(690)の直径は、基板(100)の直径より少なくとも10%大きい。
機械的隔壁(690)は、基板(100)とプラズマ源(620)の間に位置付けるべきである。機械的隔壁(690)は、プラズマ源(620)中の領域をチャンバ(600)の残りの部分から完全に隔離すべきである。機械的隔壁(690)中の貫通穴のパターンが基板(100)上にプリントされるのを防止するために、基板の上部から、重なる機械的隔壁(690)の底部表面までの距離が、基板(100)の上部表面におけるプラズマ・シースと少なくとも同じぐらいの大きさであることが好ましい。プラズマ・シースの厚さは、他のパラメータの中で特に、圧力、ガス組成及びプラズマ密度の関数である。通常、プラズマ・シース厚さは、約100ミクロンから約2cmの範囲である。一実施例では、機械的隔壁(690)は、基板(100)の上部表面から少なくとも0.1mmである。好ましくは、機械的隔壁(690)は、基板(100)の上部表面から少なくとも1cmである。
機械的隔壁(690)中の貫通穴(695)は、プラズマが基板にわたって拡散して、それに対して作用することを可能にする。貫通穴(695)は、いずれかの形状及び寸法(たとえば、円形、6角形、長円形、いずれかの多角形の形状など)のものとすることができる。機械的隔壁の厚さ(2620)は、基板の表面に対して作用するプラズマ種の組成に影響を及ぼすように設計することができる。図23cに示すように、機械的隔壁(690)の厚さ(2620)は、隔壁を横切るにつれて変えることができる。厚さ変化は、連続的、離散的又は両方の組合せとすることができる。好ましくは、機械的隔壁の厚さ(2620)は、約2.5cmより小さい。貫通穴の直径(2600)は、約0.1mmから約1cmまでの範囲とすることができる。貫通穴(695)の通常のアスペクト比は、0.5:1から100:1の間とすることができるが、しかし好ましくは0.5:1から10:1の間である。一実施例では、機械的隔壁(690)は、プラズマのイオン密度を、プラズマ源内における約1011cm−3より高い密度から基板表面近くでの1010cm−3より低い密度まで低下させる。
機械的隔壁(690)中の貫通穴(695)は、多くの方法で配列することができる。図14は、直線的なパターンで均一に分布させた貫通穴(695)のパターンを有する機械的隔壁(690)の平面図を示す。図14が貫通穴(695)の直線的なパターンを示しているが、6角形、ハチの巣状又は円形の貫通穴のパターンを含む代替の構成を使用することができる。貫通穴の寸法(2600)は、機械的隔壁(690)を横切るにつれて変えることができる(たとえば、図23b及び23c参照)。
代替実施例では、機械的隔壁(690)中の貫通穴のパターンは、貫通穴(2610)の間の間隔が可変であるように設計することができる(たとえば、図23b及び23c)。また別の実施例では、貫通穴のサイズ及び/又は形状は、機械的隔壁(690)を横切るにつれて変えることができる。機械的隔壁(690)は、貫通穴のサイズ(2600)と間隔(2610)の両方が隔壁を横切るにつれて変わるような貫通穴のパターンを有することができる。
図6の概略図が、1つの機械的隔壁(690)を備える処理チャンバ(600)を示しているが、2つ以上の機械的隔壁(690)をプラズマ源(620)と基板(100)の間に配置することは、有益になる可能性がある。機械的隔壁(690)は、同じサイズ及び形状とすることができる、又は互いに異なるサイズ及び形状とすることができる。複数の機械的隔壁(690)は、同じ平面上に、又は異なる平面上に構成することができる(たとえば、覆われた、又は積み重ねられた隔壁)。複数の機械的隔壁(690)は、互いに同一である、又は異なった貫通穴の形状、サイズ及びパターンを有することができる。
高密度プラズマ源(620)は、高レベルのUV放射を発生する可能性がある。このUV放射は、不要な副反応を引き起こす、又は基板(100)を損傷させる恐れがある。いくつかの用途では、プラズマ源(620)からのUV発光から基板を遮蔽することが望ましい。この発光を減少させる1つの方法は、プラズマ源から基板へのUV発光の直接経路を限定することである(たとえば、プラズマ源から基板への「見通し線」を限定する)。異なる平面上にあって覆われている隔壁の場合、隔壁の覆われた領域中の貫通穴(695)が一致しないことを保証することが、有益になることができる(たとえば、隔壁は、重なるある領域を有し、そこでは隔壁の貫通穴が互いに重ならない)。覆われた隔壁(695)の一実施例では、隔壁の覆われた領域中の少なくとも1つの貫通穴(695)が、別の隔壁中の貫通穴に重ならない。覆われた隔壁のまた別の実施例では、隔壁中の貫通穴(695)は、互いに全く重ならない。この構成では、プラズマ源から発光された光が、隔壁の覆われた領域を貫通して基板に到達するような直接の経路が全く存在しない。
機械的隔壁(690)中の貫通穴(695)のパターンは、基板(100)上のエッチング均一性を調節するために使用することができる。この調節は、隔壁(2620)の厚さ、貫通穴サイズ(2600)、貫通穴形状、貫通穴間隔(2610)又はこれらのファクタのいずれかの組合せを変えることによって達成することができる。
機械的隔壁(690)に関して正しい貫通穴(695)の構成を決定するために、次のステップが、所与の隔壁構成(図25参照)のために従うことができる、すなわち
基板を処理するステップと、
少なくとも1つのウエハの性質(たとえば、材料のエッチング速度、選択性比率、特徴プロフィールなど)を測定するステップと、
少なくとも1つの測定された性質に基づき、機械的隔壁(たとえば、隔壁間隔、隔壁から基板までの距離、隔壁厚さ及び/又は貫通穴サイズ、間隔、形状、及び/又はアスペクト比など)を調節するステップとである。別のウエハが処理され、そして必要な場合、機械的隔壁(690)が、所望のウエハ性質(1つ又は複数)を獲得するために、繰り返される。
通常、化学的に駆動されるプラズマ・エッチング・プロセスでは、所望の特徴プロフィールを維持しながら、マスキング材料のエッチング速度に対する基板のエッチング速度の比(エッチング選択性)を最大にすることが望ましい。時分割多重プロセスを使用するシリコン・エッチングの場合(たとえば、ボッシュ・プロセス又はDRIE)、これは、所望の特徴プロフィールを維持するために、基板サポートを通じてある最小限のRFバイアス・パワーを基板に加えることによって達成される。通常、このRFバイアス・パワーは、約50Wより小さい。より高いRFバイアス・パワーでは、エッチング選択性(材料のエッチング速度/マスクのエッチング速度)は、不必要に減少する可能性がある。機械的隔壁が高密度プラズマ源と基板の間に置かれたとき、基板をエッチングするために利用できるイオン密度は、著しく減少する。これは、先行技術と比較して、より高いRFバイアス・パワーを都合良く基板に加えることを可能にする。プラズマ源と基板の間に機械的隔壁を置くと、有益な時分割多重(たとえば、ボッシュ、DRIE)プロセスの結果は、50Wから150Wの範囲中で基板に加えられるRFバイアス・パワーで得ることができる。好ましい実施例では、基板に加えられるRFバイアス・パワーは、約50Wより大きい。別の好ましい実施例では、基板に加えられるRFバイアス・パワーは、約100Wより大きい。別の好ましい実施例では、基板に加えられるRFバイアス・パワーは、約150Wより大きい。
プラズマ処理の間、基板(100)の追加の冷却が、静電チャック(ESC)(670)の使用によってしばしば施される。図15から17は、半導体処理において、通常ヘリウムなどのガスである加圧流体が基板(100)とESCの間のギャップ(2000)中で維持されている間、基板(100)に引力を加えるために通常使用されるESC(670)の実例を示す。これによって、基板(100)と加工物サポート(630)の間で熱伝達を十分に行うことができることが保証され、それによって温度を制御することができる。なお、図15及び16では、例示する目的で、点線は、ウエハ(100)が重なるESCの領域を表す。処理の間、ウエハ(100)は、ESC(670)の上部表面上に位置する。
図15は、この分野で知られている静電チャックの平面図を示す。ESC(670)は、通常、ESCとクランプされる基板(100)の間に加圧流体を閉じ込める密閉領域(1つ又は複数)(1700)を有することになる。密閉領域(1700)は、通常、そうでなければ加圧流体を漏出させ熱伝達を低下させることになるはずであるESCの周囲の近くにおいて、いずれかの特徴のまわりで用いられる。いくつかのESCは、図16に示すような複数の同心円の密閉バンド(1700)を活用して、別個の体積又はゾーン(1800、1810)を生成し、それによって個々のゾーン内で流体圧力を独立して制御することが可能になる。これらのESCは、通常、マルチ圧力ゾーンESCとして記述される。また、圧力ゾーン(1800、1810)が別個ではなくて、加圧流体のいくらかがゾーンの間で漏れ出すことが可能である。広い密閉領域(1700)は、通常は好まれない。通常、前記広い密閉領域に重なる加工物領域を横切る温度勾配は、エッチングのある特性にマイナスの影響を与える恐れがある。それどころか、密閉領域が十分に広くなければ、加圧流体は、漏れる恐れがあり、熱伝達は悪化する恐れがある。図15に示すように、先行技術では、上記に述べた密閉領域又はバンド(1700)は、基板(100)を通り過ぎて伸びない、というのは、そうすると、密閉バンド(1700)の密閉表面を、ESCの寿命を短くする恐れがある潜在的に腐食性のプラズマ・ガスに晒すことになるはずであるからである。図18は、この分野で知られている静電チャック上の剛体基板(100)の横断面図を示す。なお、密閉バンド(1700)は、基板(100)によって覆われる。さらにまた、ウエハがESC(670)上に置かれる間のいずれかの配置エラーに適応するために、基板(100)を密閉表面(1700)の縁部の向こうに伸ばすことは、この分野では通常である。また、リフト・ピン穴(1720)及びリフト・ピン(2025)が基板を持ち上げるために使用される先行技術では、ESCは、また、基板(100)の下に、すなわち最外部の密閉バンド(1700)の内部又はその内に位置決めされることに留意することが重要である。最後に、この分野で知られているESCは、クランプ電極(複数可)(2010)が基板(100)の下の領域に限定される。したがって、クランプ電極(2010)は、外側密閉バンド(1700)によって画定される領域の内部にある、すなわちその両方は、ウエハ周囲の内部にある。
図19は、本発明の一実施例のための横断面図を示す。柔軟な加工物(たとえば、テープ(300)を含む加工物(320)など)をクランプするとき、図19に描くように、少なくとも1つのクランプ電極(2010)が密閉領域(1700)に重なることが好ましい。これは、加工物の柔軟な領域が、密閉領域(1700)に重なるとき、特に重要である。クランプ電極(2010)の柔軟な加工物(300)との重なりは、ヘリウム・ガスの漏れを最小限にする助けとなる。好ましくは、この重なり(2200)は、幅が1mmより広い。重なり(2200)は、内部の密閉バンドの周囲、外側の密閉バンドの周囲に沿う、密閉バンド内にある、又はその3つのある組合せによることができる。
本発明の一実施例では、クランプ電極(2010)と密閉バンド(1700)の重なりによって画定される領域は、基板(100)を囲む連続的な境界を形成する。本発明の別の実施例では、密閉バンド(1700)は、クランプ電極(2010)によって完全に覆われることができる。
本発明のまた別の実施例では、クランプ電極(2010)は、カバー・リング(660)に重なることができる。重なり(2240)は、通常、約1mmから約10mmより小さい範囲である。1つの好ましい実施例では、重なり(2240)は、約1mmより小さい。別の好ましい実施例では、重なり(2240)は、約10mmより小さい。重なり(2240)は、ゼロであってもよい。
別の実施例では、密閉バンド(1700)のある部分は、カバー・リング(660)によって覆われない、この遮蔽されない密閉バンド領域(2250)は、図19に示す。この構成では、クランプ電極(2010)が、遮蔽されない密閉バンド領域(2250)(たとえば、カバー・リング(660)に重ならない密閉バンド(1700))のある部分に重なることが好ましい。クランプ電極(2010)と遮蔽されない密閉バンド領域(2250)の重なりは、幅が約1mmより大きいことが好ましい。また、クランプ電極(2010)と遮蔽されない密閉バンド領域(2250)の重なりが、基板(100)を囲むことが好ましい。一実施例では、クランプ電極(2010)は、カバー・リング(660)によって覆われない密閉バンド(1700)の遮蔽されない密閉バンド領域(2250)全体に重なる。
前記密閉領域(複数可)(1700)は、幅が、通常1mmと15mmの間であるが、しかし好ましくは10mmより狭い。加工物(基板/テープ/フレーム組立体)(320)を備える、基板(100)の直径の外側でフレーム(310)の内径の内部の領域は、テープ(300)である。
ところが、先の実例が、1つの密閉バンドを有する単一のゾーンのESCを有するESCに関して述べている。これらの実施例は、また、複数の圧力ゾーン(及び複数の密閉バンド)を有する静電チャックに好都合に適用することができる。
通常のESCを使用すると、カバー・リング(660)が基板(100)の直径より大きいので、ESC(670)によってクランプされず且つ温度が制御されていない、又はカバー・リング(660)によってプラズマ(400)から遮蔽されている、プラズマ・プロセスに晒されるテープ(300)の領域が存在することになるはずである。そのようなテープ(300)の領域は、高温になり恐らく故障することになるはずである。それゆえ、図8は、領域(たとえば、基板の距離(820)までカバー・リングによって画定される領域)中でプラズマに晒されるいずれかのテープ(300)も、クランプされ、温度が制御されるように、基板の直径より意図的に大きくされたESC(670)の使用を示す。ESCの直径は、フレーム(310)の外側周囲まで外側に伸ばすことができるが、ESCの直径は、フレーム(310)の内径より少なくとも0.2mm小さいことが好ましい。他のフレームのフォーム・ファクタに関し、ESCの直径は、好ましくはフレーム中の最大の開口より小さい。
図15に示すように、この分野で知られ半導体処理で使用される代表的なESCは、その表面上にパターン(1730)を有する。パターン形成された表面(1730)は、基板(100)に完全に覆われ、密閉バンド(1700)の内部にある。ヘリウムの注入口穴(1710)が、パターン形成された領域(1730)中にある。パターンは、通常、ただしこれらに限定されないが、熱伝達、温度均一性、ヘリウム・ガス拡散及びクランプ力など、いくつかのESC特性を制御するように適合させる。また、パターンは、粒子発生を最小限にするように適合させることができる。図18に示すように、パターン形成によって、ESCの基板接触表面(2030)の下にある、少なくとも1つのほとんど平面的な表面(2020)が生成され、それゆえ基板がクランプされたとき、少なくとも1つのギャップ(2000)が形成される。このギャップ(2000)は、通常、熱伝達を容易にするために、ヘリウムなどの加圧流体が充填される。
図19は、本発明の別の実施例を示す。加工物が柔軟な膜(300)を含むプラズマ・ダイシングのような用途には、膜(300)の変形を最小限にするように、パターン間隔(2210)が選択されることが好ましい。プラズマ・ダイシングの場合、これは、ダイ(110)が分割されて(単体化されて)、柔軟なテープ(300)によってだけで実質的に支持された後、特に重要である。パターン間隔(2210)が個々のダイの少なくとも1つの寸法(長さ及び/又は幅、しかし厚さでない)より大きいとき、ダイが分割された後、傾き、互いに接触することになるはずであり、恐らくダイが損傷されることが考えられる。一実施例では、ESC表面上のパターンは、パターン間隔(2210)が最小のダイ寸法(長さ及び/又は幅)より小さい。パターン深さは、好ましい範囲が、約50μmより小さいところから約100μmより小さいところまでである。好ましい実施例では、パターン深さ(2230)は、100μmより小さいことが好ましい。別の好ましい実施例では、パターン深さ(2230)は、50μmより小さいことが好ましい。パターン深さ(2230)は、15μmより小さくてもよい。ダイ・サイズは、約数十ミクロンから数センチメータまでの範囲に及ぶことができる。
別の実施例では、密閉表面に対して平行な平面中のパターン特徴サイズ(2220)は、0.1mmと30mmの間とすることができるが、しかし好ましくはパターン特徴サイズ(2220)が、0.5mmと10mmの間である。パターン間隔(2210)は、通常、密閉表面に対して平行な平面中の少なくともパターン特徴サイズ(2220)であるが、しかし好ましくは前記パターン特徴サイズ(2220)の少なくとも1.5倍である。サイズがパターン特徴の寸法を記述するために使用されるが、同様の寸法の異なる形状を使用することができる。パターン特徴(2220)については、サイズ及び形状を変えてもよい。同様に、パターン特徴(2220)の間のパターン間隔(2210)についても、サイズ、形状及び深さを変えてもよい。
別の実施例では、一度ダイが分割されると、ダイが互いに接触するのを防止するために、基板に重なるESC領域は、パターン特徴サイズ(2220)及びパターン特徴間隔(2210)の両方が単体化されるダイより小さくなるように、パターン特徴サイズ(2220)及びパターン特徴間隔(2210)を有するように設計することができる。基板(100)は、ESCのパターン形成された領域によって完全に覆われることができる。ダイ・サイズは、約数十ミクロンから数センチメートルの範囲に及ぶことができる。一実施例では、基板(100)によって覆われたESC(670)の表面が、粗面化される。粗面化は、物理的な(たとえば、ビード・ブラスティング、サンド・ブラスティングなど)又は化学的な手段、又は両方の組合せによって達成することができる。粗面化された表面は、背面冷却ガス(たとえば、ヘリウム)が、ESC(670)と加工物(320)の間の空所を満たすことを可能にする。加工物(320)の下部のESC表面の粗さは、シール・リング(1700)の粗さより大きいことが好ましい。シール・リング領域は、通常、表面粗さが、約25.4×10−6cm(約10マイクロインチ(R))より小さい。基板によって覆われたESC(670)表面の粗さは、約30.48×10−6cm(約12マイクロインチ(R))より大きいことがさらに好ましい。基板によって覆われたESC(670)表面の粗さは、約76.2×10−6cm(約30マイクロインチ(R))より大きくすることができる。また、粗面化されたESC表面が、約1mmから約10mmの範囲中で基板(100)の周囲を越えて伸びることが好ましい。粗面化された表面が、基板(100)の周囲を少なくとも約1mm越えて伸びることがさらに好ましい。別の好ましい実施例では、ESCの粗面化された表面が、基板の周囲から約10mmより大きく伸びることができる。
加工物(320)が、図22に示すように、2つ以上の基板(100)を含む場合、ESC(670)が少なくとも1つの基板(100)の縁部を越えて伸びることが好ましい、好ましくは基板(100)すべての縁部を越えて伸びる。冷却ガス(通常ヘリウム)を基板の背後に閉じ込めるために、テープ(300)は、静電チャック(670)とテープ(300)の間に密閉表面を形成しなければならない。この密閉表面は、しばしば密閉バンド(1700)と呼ばれる。一実施例では、密閉表面(1700)は、連続的であり、基板(100)すべてを囲む領域を形成する。別の実施例では、密閉バンド(1700)は、不連続で、少なくとも1つの基板を囲んでもよい。また別の実施例では、各基板(100)は、個々の密閉バンド(1700)によって囲まれる。さらなる実施例では、基板(100)は、密閉バンド(複数可)に重なることができる、又は代替えとして、密閉バンド(複数可)は、基板(複数可)(100)の外側に位置することができる。
加工物(320)が複数の基板を含む場合、ESC(670)は、単一のクランプ電極(2010)(たとえば、単極)又は複数のクランプ電極(2010)(たとえば、多極)を含むことができる。複数の基板(100)が加工物(320)上に存在するとき、クランプ電極(2010)が、加工物(320)上の少なくとも1つの基板(100)の周囲を越えて伸びることが好ましい。好ましくは、クランプ電極が、加工物(320)上の基板(100)すべての周囲を、約1mmから約10mmの好ましい範囲中で越えて伸びる。クランプ電極が、各基板(100)の周囲を少なくとも1mm超えて伸びることが好ましい。別の実施例では、クランプ電極(2010)が、加工物(320)上の各基板(100)の周囲を少なくとも10mm超えて伸びることができる。別の実施例では、クランプ電極(2010)は、基板(100)のすべてに重なる。別の実施例では、各基板(100)は、クランプ電極(2010)によって完全に覆われる。クランプ電極(2010)が基板(100)に重なる場合、それは連続的である(たとえば、切り欠き部がない)ことが好ましい。また、ヘリウム注入口穴(1710)が、いずれもの基板(100)によって覆われないことが好ましい。ヘリウム注入口穴は、いずれもの基板の周囲から少なくとも1mmのところにすることができる。
図15及び17に示す先行技術では、ウエハ(100)が被覆していないESC(670)の領域は、フィラー・リング(700)によって被覆されてプラズマから保護される。これは、ESC(670)の上部表面がテープ(300)によってプラズマ晒しから保護される本発明と大違いである。フィラー・リング(700)は、フィラー・リング(700)がプラズマに晒されないように構成することができる。加工物(320)上に複数の基板(100)がある場合、上部表面は、加工物(320)中の柔軟なテープ(300)の存在によって保護される。これは、ESCの上に保護カバーを設けて、プラズマ晒しから基板の間のESCの表面を保護する先行技術の構成と大違いである。
ESC(670)が2つ以上のクランプ電極を含むすべての場合(加工物(320)上に単一基板又は複数の基板)、クランプ電極のいずれもの縁部が基板(100)を横切らないことが好ましい。クランプ電極の縁部が基板(100)の周囲から少なくとも1mm離れていることがさらに好ましい。
ESCと接触している表面が、電気的絶縁体であるところで加工物をクランプするとき、電気的絶縁体の相対的な静電誘電率(通常その相対的誘電率として知られている)が2より大きいことが好ましい。また、ESCのクランプ電極を被覆する電気的絶縁層が、6より大きい相対的誘電率を有するが、しかし通常2より大きくなることができることが好ましい。ギャップ(2000)を満たす加圧流体の相対的誘電率は、好ましくは、いずれもの境界となる電気的絶縁体の最低の相対的誘電率より小さい。加圧流体の相対的誘電率は、理想的に、2より小さい。ギャップ内の強い電場は、強いクランプ力が加工物の底部表面に対して発揮されることに繋がる。ギャップ(2000)中の流体の圧力は、通常、133.322Paと13332.2Pa(1トールと100トール)の間であるが、しかし好ましくは133.322Paと5332.88Pa(1トールと40トール)の間である。
図18に示すように、加圧流体は、穴(1710)又はESCを貫く形状から加工物とESCの間のギャップ中に導入することができることが、この分野で知られている。この穴又は前記電極を貫くいずれかの他の形状の近傍のクランプ電極(2010)のいずれかの部分が切り欠かれることが、この分野で知られている。通常、これらの穴(1710)又は貫く形状は、事実上丸い、したがって電極内の切り欠きは、通常同様の形状のものである。穴(1710)又は貫く形状とクランプ電極(2010)の切り欠きの間のクリアランス(2015)は、通常、動作の間、加圧流体のアーク放電又は電離を防止するために用いられる。図15は、この分野で知られているESCの場合、ガス導入穴(1710)は、通常、基板(100)によって覆われていることをさらに示す。さらにまた、図18に示すように、先行技術のESCでは、クランプ電極(2010)は、穴(1710)又は貫く形状のまわりからいくらかの距離(2015)に切り欠きを有する。穴(1710)又は貫く形状が基板によって覆われるので、クランプ電極中の切り欠きは、また、基板によって覆われる。
イオン駆動のエッチング・プロセスの場合(たとえば、RFパワーが加工物サポート及び/又はESCクランプ電極に加えられる)、クランプ電極及び/又は加工物サポート中の不連続性から生じる電場中の局在化された歪みによって、プラズマ・シースの不均一性が生じる恐れがある。プラズマ・シース中の不均一性によって、イオンを様々な角度からウエハ上に衝突させることがある。衝突するイオンは、いくつかのパラメータ(たとえば、加工物サポートRF周波数)によって影響される角度分布を有することになり、それは、以下で議論する。上記で議論した不連続性からのシース歪みは、角度分布を非対称にする、狭める、又は広げる可能性がある。形状をエッチングするとき、これらの作用は、傾けられる、非対称にされる、たわめられる、又は側壁劣化を被る恐れがあるプロフィールに変換する恐れがある。
図17は、本発明の別の実施例を示す。図3に描く加工物などの加工物、又は基板(100)を通り過ぎて伸びるESC(670)とともに、特大のキャリアに取り付けられた基板を使用するとき、穴(たとえば、ヘリウム・ガス注入口ポート)(1710)を基板(100)周囲の外側に配置することが好ましい。同様に、リフト・ピン穴(1720)を、ウエハ(100)周囲の外側に位置決めすることが好ましい。一実施例では(図9に示すように)、ESCは、リフト機構(680)のための貫通部を全く含まない。リフト機構(680)は、加工物サポート(630)の外側にすることができる。なお、図17では、例示する目的で、点線が、ウエハ(100)が重なるESCの領域を表す。処理する間、加工物(320)(及びその結果として基板(100))は、ESC(670)の上部表面上に位置する。
図19に示すように、ウエハ周囲の外部への穴(たとえば、Heガス注入口ポート)(1710)及びリフト・ピン穴(1720)の配置によって、基板(100)によって覆われるクランプ電極(2010)を切り欠きなしに連続的にすることが可能になる(図18に示す先行技術と対照的に)。好ましい実施例では、クランプ電極(2010)は、基板に完全に重なる。また別の実施例では、クランプ電極(2010)は、基板に完全に重なり、そして基板(100)の直径の1.02倍以上の領域に重なる。また別の実施例では、クランプ電極(2010)は、基板(100)全体に重なり、そして基板(100)の縁部を越えて少なくとも2mm伸びる。好ましくは、クランプ電極(2010)は、基板(100)の直径より少なくとも約40%大きい。
代表的なESCでは、穴(1710)及びリフト・ピン穴(1720)を基板の下に設けることは通常であるが(図15及び16の先行技術参照)、少なくとも1つのクランプ電極(2010)及び/又は加工物サポート(630)がRFで給電されるとき、それらをウエハの下に設けないことが好ましい。加工物(320)及び図19に描くESCなどのESCを使用するとき、RFで給電される領域(たとえば、加工物サポート(630)又はクランプ電極(2010))の直径は、エッチングされる基板(100)より大きいことが好ましい。RFで給電される領域の縁部から生じるシース不均一性は、上記に述べたようなエッチングするプロフィールに対して有害な作用を有する恐れがあり、それゆえ、前記RFで給電される領域(1つ又は複数)は、基板(100)の直径より少なくとも5%大きいことが好ましい。理想的に、厚さ及び相対的誘電率が、RFで給電される領域(1つ又は複数)の上でほとんど変化しないように保たれている場合、前記RFで給電される領域の直径は、基板(100)より約40%大きくすべきである。RFで給電される領域は、基板(100)の周囲を越えて10mmより大きくすることができる。
図26は、本発明の別の実施例を示す。この実施例では、ESC(670)は、フレーム(310)に重なる。この構成では、密閉バンド(1700)とフレーム(310)の間で重なる領域が存在する。フレーム(310)は、密閉バンド(1700)に完全に重なる。図26は、フレーム(310)の内径が、最外部の密閉バンド(1700)の内径より小さい場合を例示し、最外部の密閉バンド(1700)の内径が、フレーム(310)の内径以下にすることができることに留意することが重要である。さらにまた、図26は、単一のヘリウム背面冷却ゾーンのために単一の密閉バンド(1700)を備えて構成されたESCを示し、また、本発明は、複数のヘリウム冷却ゾーン及び/又は密閉バンドを備えるESCに都合良く適用することができる。
また、図26は、柔軟なテープ(300)(たとえば、ダイシング・テープ)がフレーム(310)に完全には重ならない加工物の構成を示す。密閉バンド表面を反応物質又は副産物からの劣化から保護するために、密閉バンド(1700)は、柔軟なテープ(300)の周囲を通り過ぎて伸びないことが好ましい。クランプ力をフレーム(310)に加えるために、また、クランプ電極(2010)のある部分がフレーム(310)の一部に重なることが好ましい。この構成では、フレーム(310)は、温度が制御される加工物サポート(630)と熱的に連通し、その結果フレーム(310)は、プラズマに晒すことができる。
また、図26に示す実施例は、カバー・リング(660)を除き、前の実施例に述べた特徴から恩恵を受けることができる。RFバイアス電圧が必要なプロセスの場合、エッチング不均一性に繋がる恐れがある、基板(100)表面でのプラズマ・シースの擾乱を最小限にするため、基板(100)によって覆われるESC(670)の領域は、ESC(670)を貫通する貫通部(たとえば、ヘリウム・ガス注入口穴(1710)又はリフト・ピン穴(1720))が全くなくて均一であることが好ましい。ヘリウム・ガス注入口(1710)が基板(たとえば、基板(100)の周囲の外側に位置決めされたヘリウム・ガス注入口(1701))によって覆われないことが好ましい。ヘリウム・ガス注入口(1710)は、最外部の密閉バンド(1700)の内部に位置決めしなければならない。いずれもの密閉バンド(1700)は、基板(100)によって覆われないことが好ましい。また、クランプ電極(2010)は、クランプ電極が基板(100)によって覆われる領域中で連続的であることが好ましい。クランプ電極(2010)が基板(100)に完全に重なることが好ましい。クランプ電極(2010)は、基板(100)の周囲を越えて伸びることができる。リフト・ピン(2025)及びリフト・ピン穴(1720)が、基板(100)の周囲の外側に位置決められることがさらに好ましい。リフト・ピンは、テープ(300)がフレーム(310)に重なる場合、フレーム(310)及び/又はテープ(300)に接触することができる。代替実施例では、リフト機構は、加工物サポート(630)の外側に位置決めすることができる。リフト機構は、フレーム(310)の底部、上部又は側部から、又はその3つのある組合せからフレーム(310)に接触することができる。
図27は、本発明のまた別の実施例を示す。この実施例は、カバー・リング(660)を追加して図26で述べた特徴を含むことができる。この構成では、カバー・リングは、プラズマから加工物(320)のクランプされていない部分に重なって、それを保護することができる。カバー・リング(660)は、プラズマ源(620)と加工物(320)の間に位置決めされる。カバー・リング(660)の内径は、フレーム(310)の内径より大きくすることができる。カバー・リング(660)は、ポンプ効率の向上を可能にするために、ポート(1010)を有することができる。ポート(1010)は、加工物サポート(630)の周囲の外側に位置決めることが好ましい。
また、図26及び27は、単一基板(100)を含む加工物(320)に関する本発明の態様を例示することに留意することが重要である。また、本発明は、複数の基板(たとえば、図22に示す加工物)を含む加工物(320)に都合良く適用することができる。
図26及び27は、同じ平面上に(たとえば、柔軟な膜(300)の同じ側に)位置決めされたフレーム(310)及び基板(100)を備える加工物を示すが、加工物(320)は、基板(100)及びフレーム(310)が膜(300)の反対側に位置決めされるように(たとえば、基板の底部がテープの上部表面に付着され、一方フレームの上部表面がテープの底部表面に付着されるように)構成することができる。述べる発明の概念は、この加工物の構成に都合良く適用することができる。図19に示すように、ESC(2330)は、1つ又は複数の電極(2340)から構成され、それに対して、高電圧が加えられる。少なくとも1つのクランプ電極(2340)と、プラズマに接触している電気的伝導性表面(たとえば、チャンバ壁(600))の間に、又は単に2つ以上のクランプ電極の間に電位差を加えることができる。代表的な加えられるクランプ電位は、1Vと10kVの間の範囲であるが、しかし加えられるクランプ電位は、好ましくは1kVと5kVの間である。2kVより低いプラズマ誘起自己バイアス電圧に晒される、クランプされる材料(2320)には、加えられるクランプ電位差は、クランプされる材料(2320)に対するプラズマ誘起自己バイアスより高いことが好ましい。
上記に述べた本発明の実施例のすべてには、基板(100)の背面(たとえば、デバイス(110)を含む表面と反対側の基板の表面)が、柔軟な膜(300)に面することが好ましい(基板(100)の背面が、柔軟な膜(300)と接触していることができる)。本発明の代替実施例では、基板(100)は、デバイス(110)を含む基板(100)の表面が柔軟な膜(300)に面しているように(たとえば、基板(100)のデバイス側が柔軟な膜(300)に接触していることができる)、柔軟な膜(300)上に取り付けることができる。
図19に示すように、クランプ電極(2340)は、電気的絶縁層(2300)によって加工物サポート(630)から隔てられ、上側電気的絶縁層(2310)によってクランプされる材料(2320)から隔てられる。ESCのクランプ電極の上の上側電気的絶縁層(2310)の厚さ及び相対的誘電率は、好ましくは、クランプ性能(たとえば、クランプ力)に対して及ぼすことになる、クランプされる絶縁材料(2320)に対する影響を最低限にするように選択される。本発明では、誘電体(2310)の厚さ及び前記層(2310)の誘電率は、両方ともクランプされる材料(2320)のそれらより高いように選択される。たとえば、ESCの上側誘電体(2310)の厚さ及び上側誘電体(2310)の相対的誘電率は、両方ともクランプされる材料(2320)のそれらより高いことが必要ではなく、どちらかのパラメータは、ESCの上側誘電性層(2310)の相対的誘電率及び厚さの積が、クランプされる材料(2320)の厚さ及び誘電率の積より大きくなるように、操作することができる。上側誘電性絶縁体(2310)の相対的誘電率と上側誘電性絶縁体(2310)の厚さの積の、クランプされる材料(2320)に関するそれと同じ積に対する比が、好ましくは、1:1より大きい、しかし理想的には5:1より大きい。
図20は、クランプ電極(2340)が、クランプ電極(2340)とクランプされる材料(2320)の間に置かれる電気的絶縁体を全く有さない、別の実施例を示す。ESCのクランプ電極(2340)が晒され(電気的絶縁体によって被覆されない)、そしてクランプ電極(2340)が、クランプされる材料(2320)と少なくとも部分的に接触している場合、ESC電極(2340)と接触している、クランプされる材料(2320)の底部表面は、電気的絶縁しなければならない。
この分野で知られている通常のESCは、主に双極又は単極の電極構成から構成されるが、しかし他のマルチ極構成が可能である。電極構成は、用途に応じて選択することができる。クランプ絶縁体の場合、マルチ極のクランプ電極構成は通常であるが、しかし双極又はマルチ極の電極構成は、加工物の底部表面上の電荷分離に繋がる可能性がある。表面上のこの電荷分離は、強い残留力に繋がる恐れがあり、それによってクランプ解除の決まった操作が、より長く、より複雑になる恐れがある。
本発明では、ESCは、電気的絶縁材料のクランプ及びクランプ解除のために最適化され、ESCの上部表面に接触している加工物の表面は、電気的絶縁体から構成される。単極タイプのESCが、クランプ解除の決まった操作を容易にするために使用される。単極ESCの場合、横方向の電荷分離が底部表面上で起きない、その代り底部表面は、ほとんど均一に帯電される。加工物の底部表面が、ほとんど均一な帯電分布を有するので、残留力は、また、ほとんど均一になる。このほとんど均一な残留クランプ力は、容易に取り消すことができる。通常、決まった操作は、残留クランプ力を取り消し、加工物のクランプを解除するために用いられる。1つの決まった操作では、加えられるクランプ電圧は、前記電圧をプラズマ誘起自己バイアスに設定することによって操作することができる。いくつかの場合、クランプ電圧は、0Vに、又は加工物をクランプするために使用されたクランプ電圧の極性と反対の極性の最適化された設定ポイントに設定することができる。クランプ解除の決まった操作は、通常、加工物が処理された後、実施される。
図8は、ESC(310)の外径からリフティング機構(680)に伸びるフィラー・リング(700)を示す。このフィラー・リング(700)は、いずれもの晒されたテープ(300)の背面がプラズマに接触するのを防止するために使用される。別個のフィラー・リング(700)が示されているが、ESC(670)の拡張部が、また、テープ(300)の背面へのプラズマ晒しを防止することになるはずである。フィラー・リング(700)は、セラミック(たとえば、酸化アルミニウム)又はプラスチック材料(たとえば、ポリテトラフルオロエチレン(PTFE、Teflon))など、その低い熱伝導率及びその低い電気的伝導性の両方のために選択される誘電性材料から作ることができる。クランプされていないテープを直接プラズマに晒さないことが好ましいが、多少の間接的な晒しは、許容することができる。
通常、プラズマ処理の間、イオン・エネルギーとイオン・フラックスを切り離して、ある一定のエッチング特性を達成することが望ましい。給電される加工物サポート及びICPなどの高密度源を用いることによって、ほとんど独立にイオンのエネルギー及びフラックスを制御することができる。加工物サポートは、DC又はAC電源によって給電する(たとえば、バイアスする)ことができる。ACバイアス周波数は、数kHzから数百MHzの範囲に及ぶことができる。低周波数は、通常、イオン・プラズマ周波数における、又はそれより低い、そのようなバイアス周波数をいい、高バイアス周波数は、イオン・プラズマ周波数より高い周波数をいう。イオン・プラズマ周波数は、イオンの原子番号に依存すると理解され、それゆえイオン・プラズマ周波数は、プラズマの化学物質によって影響されることになる。そのような化学物質は、Cl、HBr、I又はF含有のものとすることができる。SF含有プラズマの場合、イオン・プラズマ周波数は、約4MHzである。図23に示すように、相対的誘電率が異なる2つの材料(たとえば、図23の2720及び2730)の接触によって画定される界面まで基板をエッチングするとき(たとえば、シリコン・オン・インシュレータ、SOI構造体)、界面での帯電と関連するエッチングに関する問題が既知である。そのような問題は、電気的又は物理的なものであり得て、通常ノッチング(たとえば、図23の2700参照)、トレンチング、特徴プロフィール劣化として知られている。これらの問題が通常起きる界面の例は、シリコン・オン・インシュレータ(SOI)、絶縁キャリア上に取り付けられた半導体基板、テープ上に取り付けられた半導体ウエハ(たとえば、GaAs、Si)、及び少なくとも1つの電気的絶縁層を含む基板である。これらの問題は、デバイスの収量及び性能にとって望ましくない。たとえば、絶縁体(たとえば、SiO)上で停止する、時分割多重(たとえば、TDM、DRIE又はボッシュ)プロセスを使用してシリコンをエッチングするとき、切り下げ(又はノッチング)がシリコン/絶縁体界面で起きることになることが、この分野で知られている。この分野で十分知られているように、そのような帯電問題は、米国特許第6、187、685号に説明されているように、低RFバイアス周波数(イオン・プラズマ周波数より低い)で操作し、そしてさらにRFバイアス・パワーをパルス化する、又は変調することによって緩和することができる。なお、特許第6、187、685号は、絶縁エッチング停止を用いてシリコンをエッチングするために、イオン・プラズマ周波数(約4MHz)より高いRFバイアス周波数を使用するということを阻害する教示をしている。
本発明は、高周波数RFバイアスが、高密度プラズマ源(620)と基板(100)の間の機械的隔壁(690)とともに使用されるとき、イオン・プラズマ周波数(たとえば、約4MHzより高い)より高いRFバイアス周波数を使用して、これらの構造体(たとえば、SOI)のエッチングを可能にする。この構成は、基板(100)の処理(たとえば、エッチング)を進行させ、さらに界面に起きる損傷をなくす、又は低減する(たとえば、シリコン/晒される絶縁体界面でのノッチング(2700)を最低限にする)ことを可能にする。好ましくは、RFバイアス周波数が、13.56MHz(ISMバンド)である。
本発明の一実施例では、機械的隔壁(690)が、プロセスの間、あるポイントでパルス化される高周波数RFバイアスとともに使用される。RFバイアスは、全プロセスの間、パルス化することができる。パルス化されたRFバイアスは、パルス列中に少なくとも2つのパワー・レベル、すなわち高い値及び低い値を有することができる。パルス化されたRFバイアスは、3つ以上のRFバイアス・パワー・レベルを有することができる。低い値は、ゼロとすることができる(RFバイアス・パワーがない)。パルス化されたRFバイアス・レベルは、連続的に、離散的に又はその両方で変えることができる。また、RFバイアス周波数は、約6MHzより高く、約160MHzにまでできる。
設備製造業者は、ただしこれらに限定されないが、低損傷プラズマ・エッチング及びSOIの用途などの用途をサポートするために、それらのエッチング・システムの特有の構成を創り出す必要があったが、それらは、複数の電源及び/又はマッチング回路、そしてときには静電チャックの追加の出費をかけなければ、他のプロセスのために通常は使用することができない。周波数が13.56MHzの電源は、その入手性及び低コストのため、この産業では通常である。本発明は、上記に挙げた用途のために使用される、そのような電源の使用を可能にして、ハードウェアの追加及び/又は入り組んだハードウェア構成に対する必要性をなくす。
そのような低周波数でのRF結合が、厚い誘電性材料を貫通するには十分でないので、基板(100)とのRF結合は、1つ又は複数のESCクランプ電極(2010)を介して行う、たとえばRF給電される加工物サポート(630)を介してよりむしろ結合コンデンサを介して行うことができる。基板(100)との均一なRF結合を維持するために、ESC電極(1つ又は複数)は、また、基板(100)の背後で均一に配置すべきである。これは、複数の電極が使用される場合、達成するのが困難である、というのは、電極の間に必要なギャップが、RF結合の局所的な変動をもたらし、それは、エッチングの品質に悪影響を与える、具体的には基板/テープ界面における切り下げが生じることになるからである。したがって、ESC設計の好ましい実施例は、いわゆる単極設計を組み込み、単一電極がクランプ力を形成するために使用される。
基板は、半導体産業で既知の技法を使用して処理することができる。シリコン基板は、SFなど、フッ素ベースの化学物質を使用して一般に処理される。SF/Oの化学物質は、その高速及び異方性のプロフィールのため、シリコンをエッチングするために通常使用される。この化学物質の欠点は、マスキング材料に対するその比較的低い選択性である、たとえばフォトレジストに対して15〜20:1である。或いは、堆積とエッチングを交互に繰り返す時分割多重(TDM)プロセスは、高異方性の深いプロフィールを生成するために使用することができる。たとえば、シリコンをエッチングする交互に繰り返すプロセスは、Cステップを使用して、シリコン基板の晒された表面すべて(すなわち、マスク表面、エッチング側壁及びエッチング床面)上にポリマを堆積させ、そして次いで、SFステップが使用されて、エッチング床面から選択的にポリマを除去し、次いで等方的にわずかな量のシリコンをエッチングする。ステップは、終了するまで繰り返される。そのようなTDMプロセスは、200:1より大きいマスキング層に対する選択性を用いて、異方性の形状をシリコン中に深く生成することができる。ひいては、これは、TDMプロセスのために、シリコン基板のプラズマ分割のための望ましいアプローチになる。本発明は、フッ素含有化学物質又は時分割多重(TDM)プロセスの使用に限定されないことに留意されたい。たとえば、シリコン基板は、この分野で知られているように、また、Cl、HBr又はI含有化学物質を用いてエッチングすることができる。
GaAsなど、III−V族基板には、塩素ベースの化学物質が、半導体産業で広範囲にわたって使用される。RF無線デバイスの製作では、薄膜化GaAs基板が、キャリア上にデバイス側を下にして取り付けられ、次いで、それらは、薄くされてフォトレジストによってパターン形成される。GaAsがエッチング除去されて、前面回路構成との電気的コンタクトが露出される。また、この既知のプロセスは、上記に言及した発明で述べた前面処理によってデバイスを分割するために使用することができる。また、他の半導体基板及び適切なプラズマ・プロセスを、上記に言及した発明におけるダイの分割のために使用することができる。
基板/テープ界面での帯電に関連する問題をさらに緩和するために、プロセスは、界面が晒されるポイントで、切り下げの傾向がより少なく、通常、より低いエッチング速度のプロセスである第2のプロセスに変更することができる。変更が行われる、ちょうどよいときのポイントは、基板厚さによって決まり、それは、変わる可能性がある。この変動性を補償するために、基板/テープ界面に到達した時間がエンドポイント技法を使用して検出される。プラズマ発光をモニタする光学的技法が、通常、エンドポイントを検出するために使用され、米国特許第6、982、175号及び米国特許第7、101、805号は、TDMプロセスに適切な、そのようなエンドポイント技法を記載している。
半導体基板の単体化の後、不要な残留物がデバイス上に存在する恐れがある。アルミニウムは、通常、半導体デバイスのための電気的コンタクトとして使用され、フッ素ベースのプラズマに晒されたとき、AlFの層がその表面上に形成される。AlFは、通常のプラズマ処理条件下では不揮発性であり、基板から、及びシステムから送り出されなくて、処理後に表面上に残る。アルミニウム上のAlFは、デバイス故障の通常の原因である、というのは電気的コンタクトに対するワイヤのボンディング強度が大幅に低下するからである。それゆえ、プラズマ処理後、電気的コンタクトの表面からAlFを除去することが重要である。湿式方法を使用することができるが、しかしこれは困難になる、というのは、分割されたダイの性質がもろくて、テープへの起こり得る損傷によって、ダイが切り離されるからである。したがって、プロセスは、基板がなお真空チャンバ内にある間、形成されたいずれものAlFを除去するように設計されたプロセス、つまり第3のプロセスに変更することができる。米国特許第7、150、796号は、水素ベースのプラズマを使用する、現場でのAlFの除去のための方法を記載している。同様に、現場での処置は、他のハロゲン含有ガスが基板をエッチングするために使用されるとき、他のハロゲン含有残留物を除去するために使用することができる。
上記の実例が、ダイを分割(ダイシング)するためのプラズマの使用を議論しているが、本発明の態様は、プラズマ・エッチングによる基板の薄膜化など、関連する用途に役立つことができる。この用途では、基板(100)は、エッチングされる表面上にいくつかの形状を有することができる、或いは、エッチングされる表面は、特徴がなくてもよい(たとえば、バルク基板の薄膜化)。
本開示は、添付の請求項に含まれる開示、さらにまた前述の開示を含む。本発明をその好ましい形態である程度具体的に述べてきたが、好ましい形態の本開示は、単に例として行い、且つ本発明の趣旨及び範囲から逸脱せずに、要素の構築、組合せ及び配列の細部に対する多数の変更に訴えることができることを理解されたい。
以上が本発明に関する説明である。

Claims (15)

  1. 基板をプラズマ・ダイシングするための方法であって、
    壁を有する処理チャンバを設けるステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を設けるステップと、
    前記処理チャンバ内に加工物サポートを設けるステップと、
    前記加工物サポート内に静電チャックを設けるステップであって、前記静電チャックは、密閉バンド及び少なくとも1つのクランプ電極を有する、ステップと、
    前記加工物サポート上に加工物を置くステップであって、前記加工物は、サポート・フィルム、フレーム及び前記基板を有し、前記基板は、前記密閉バンドに重ならない、ステップと、
    前記静電チャックを使用して前記加工物を前記加工物サポートに対して静電的にクランプするステップと、
    前記プラズマ源を使用してプラズマを発生するステップと、
    前記発生されたプラズマを使用して前記加工物をエッチングするステップとを含む、方法。
  2. 前記クランプ電極が前記基板の一部に重なるステップをさらに含む、請求項1に記載の方法。
  3. 前記クランプ電極が前記基板に完全に重なるステップをさらに含む、請求項1に記載の方法。
  4. 前記クランプ電極が前記密閉バンドの一部に重なるステップをさらに含む、請求項1に記載の方法。
  5. 前記クランプ電極が前記密閉バンドに完全に重なるステップをさらに含む、請求項1に記載の方法。
  6. 前記密閉バンドの内径が前記基板の外径より大きいステップをさらに含む、請求項1に記載の方法。
  7. 基板をプラズマ・ダイシングするための方法であって、
    壁を有する処理チャンバを設けるステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を設けるステップと、
    前記処理チャンバ内に加工物サポートを設けるステップと、
    前記加工物サポート内に静電チャックを設けるステップであって、前記静電チャックは、密閉バンド、流体注入口及び少なくとも1つのクランプ電極を有し、前記流体注入口の少なくとも1部は、前記基板の周囲の外側に位置付けられる、ステップと、
    前記加工物サポート上に加工物を置くステップであって、前記加工物は、サポート・フィルム、フレーム及び前記基板を有する、ステップと、
    前記静電チャックを使用して前記加工物を前記加工物サポートに対して静電的にクランプするステップと、
    前記プラズマ源を使用してプラズマを発生するステップと、
    前記発生されたプラズマを使用して前記加工物をエッチングするステップとを含む、方法。
  8. 前記クランプ電極が前記基板の一部に重なるステップをさらに含む、請求項7に記載の方法。
  9. 前記クランプ電極が前記基板に完全に重なるステップをさらに含む、請求項7に記載の方法。
  10. 前記クランプ電極が、RFでバイアスされるステップをさらに含む、請求項7に記載の方法。
  11. 前記密閉バンドが前記基板を完全に囲むステップをさらに含む、請求項7に記載の方法。
  12. 前記流体注入口が前記基板の周囲の外側に位置付けられるステップをさらに含む、請求項7に記載の方法。
  13. 基板をプラズマ・ダイシングするための方法であって、
    壁を有する処理チャンバを設けるステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を設けるステップと、
    前記処理チャンバ内に加工物サポートを設けるステップと、
    前記加工物サポート内に静電チャックを設けるステップと、
    前記処理チャンバ内にリフト機構を設けるステップであって、前記リフト機構は、前記基板の周囲の外側に位置するリフト・ピン穴を使用する、前記設けるステップと、
    前記リフト機構を使用して前記加工物サポート上に加工物を載せるステップであって、前記加工物は、サポート・フィルム、フレーム及び前記基板を有し、前記リフト機構は、前記加工物の前記基板の周囲の外側で前記加工物と係合し、前記リフト・ピン穴を通じて移動する、ステップと、
    前記静電チャックを使用して前記加工物を前記加工物サポートに対して静電的にクランプするステップと、
    前記プラズマ源を使用してプラズマを発生するステップと、
    前記発生されたプラズマを使用して前記加工物をエッチングするステップとを含む、方法。
  14. 前記リフト機構は、前記加工物の前記フレームと係合する、請求項13に記載の方法。
  15. 前記リフト機構は、前記加工物の前記基板の前記周囲の少なくとも5mm外側で前記加工物と係合する、請求項13に記載の方法。
JP2015561503A 2013-03-06 2014-03-03 半導体ウエハをプラズマ・ダイシングするための方法 Active JP6388886B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/787,032 US9070760B2 (en) 2011-03-14 2013-03-06 Method and apparatus for plasma dicing a semi-conductor wafer
US13/787,032 2013-03-06
PCT/US2014/019914 WO2014137905A2 (en) 2013-03-06 2014-03-03 Method and apparatus for plasma dicing a semi-conductor wafer

Publications (2)

Publication Number Publication Date
JP2016517624A JP2016517624A (ja) 2016-06-16
JP6388886B2 true JP6388886B2 (ja) 2018-09-12

Family

ID=50349895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015561503A Active JP6388886B2 (ja) 2013-03-06 2014-03-03 半導体ウエハをプラズマ・ダイシングするための方法

Country Status (5)

Country Link
EP (2) EP2965349A2 (ja)
JP (1) JP6388886B2 (ja)
CN (1) CN105190862B (ja)
TW (2) TWI579915B (ja)
WO (1) WO2014137905A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6555656B2 (ja) * 2015-02-17 2019-08-07 パナソニックIpマネジメント株式会社 プラズマ処理装置および電子部品の製造方法
JP6516125B2 (ja) * 2015-09-07 2019-05-22 パナソニックIpマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP6473974B2 (ja) * 2016-09-30 2019-02-27 パナソニックIpマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
CN109716498B (zh) * 2016-10-18 2023-10-24 玛特森技术公司 用于工件处理的系统和方法
US11742187B2 (en) * 2016-12-27 2023-08-29 Evatec Ag RF capacitive coupled etch reactor
JP6818351B2 (ja) * 2017-04-14 2021-01-20 サムコ株式会社 ウエハ処理装置
JP6861570B2 (ja) * 2017-04-27 2021-04-21 東京エレクトロン株式会社 基板処理装置
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
US11239060B2 (en) 2018-05-29 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ion beam etching chamber with etching by-product redistributor
US11069514B2 (en) * 2018-07-27 2021-07-20 Applied Materials, Inc. Remote capacitively coupled plasma source with improved ion blocker

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US48001A (en) 1865-05-30 Improvement in sawing-mach ines
US4158589A (en) * 1977-12-30 1979-06-19 International Business Machines Corporation Negative ion extractor for a plasma etching apparatus
US5310453A (en) * 1992-02-13 1994-05-10 Tokyo Electron Yamanashi Limited Plasma process method using an electrostatic chuck
US5571366A (en) * 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
US5870271A (en) * 1997-02-19 1999-02-09 Applied Materials, Inc. Pressure actuated sealing diaphragm for chucks
CN1057855C (zh) * 1997-06-28 2000-10-25 丁开纪 计算机汉字笔画组合输入方法
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP3475887B2 (ja) * 2000-01-11 2003-12-10 株式会社村田製作所 スイッチング電源装置
US20030062064A1 (en) 2001-09-28 2003-04-03 Infineon Technologies North America Corp. Method of removing PECVD residues of fluorinated plasma using in-situ H2 plasma
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6982175B2 (en) 2003-02-14 2006-01-03 Unaxis Usa Inc. End point detection in time division multiplexed etch processes
ATE415702T1 (de) 2003-05-09 2008-12-15 Unaxis Usa Inc Endpunkt-erkennung in einem zeitlich gemultiplexten verfahren unter verwendung eines hüllkurvenalgorithmus
JP4227865B2 (ja) * 2003-08-12 2009-02-18 株式会社ディスコ プラズマエッチング方法及びプラズマエッチング装置
JP4515171B2 (ja) * 2004-06-30 2010-07-28 株式会社アルバック 真空処理方法
JP4288252B2 (ja) * 2005-04-19 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US8011317B2 (en) * 2006-12-29 2011-09-06 Intermolecular, Inc. Advanced mixing system for integrated tool having site-isolated reactors
JP2009065079A (ja) * 2007-09-10 2009-03-26 Toyota Motor Corp 半導体ウェハを保持する方法とそのために用いられる支持部材
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP5222442B2 (ja) * 2008-02-06 2013-06-26 東京エレクトロン株式会社 基板載置台、基板処理装置及び被処理基板の温度制御方法
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5732941B2 (ja) * 2011-03-16 2015-06-10 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
JP5528394B2 (ja) * 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch

Also Published As

Publication number Publication date
TWI584371B (zh) 2017-05-21
CN105190862B (zh) 2018-09-11
TWI579915B (zh) 2017-04-21
TW201438104A (zh) 2014-10-01
EP2965349A2 (en) 2016-01-13
CN105190862A (zh) 2015-12-23
WO2014137905A3 (en) 2015-02-26
EP3594998A1 (en) 2020-01-15
JP2016517624A (ja) 2016-06-16
TW201637094A (zh) 2016-10-16
EP3594998B1 (en) 2022-01-05
WO2014137905A2 (en) 2014-09-12

Similar Documents

Publication Publication Date Title
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6320505B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US9711406B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9202721B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP6388886B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法
US9202737B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US20230020438A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230343647A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180528

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180815

R150 Certificate of patent or registration of utility model

Ref document number: 6388886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250