CN113241300A - 半导体及其制作方法 - Google Patents

半导体及其制作方法 Download PDF

Info

Publication number
CN113241300A
CN113241300A CN202110482487.1A CN202110482487A CN113241300A CN 113241300 A CN113241300 A CN 113241300A CN 202110482487 A CN202110482487 A CN 202110482487A CN 113241300 A CN113241300 A CN 113241300A
Authority
CN
China
Prior art keywords
wafer
substrate
dielectric layer
chips
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110482487.1A
Other languages
English (en)
Inventor
沈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202110482487.1A priority Critical patent/CN113241300A/zh
Publication of CN113241300A publication Critical patent/CN113241300A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种半导体及其制作方法，制作方法包括：提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；采用硅通孔工艺在所述晶圆的芯片间的位置形成沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底；在所述沟槽中形成填充物；将所述晶圆形成所述沟槽的一侧表面固定；对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽。本发明在晶圆加工环节，采用硅通孔(TSV)工艺对晶圆芯片间的位置进行深刻蚀至一定厚度，后续封装环节只需要进行背面减薄即可完成芯片分割。本发明简化了封装工艺；TSV工艺制作的沟槽宽度可以达到几个微米，可以有效节省划片道占用的晶圆面积，从而降低芯片生产成本。

Description

半导体及其制作方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体及其制作方法。
背景技术
半导体芯片制造的过程中，需要通过划片设备将晶圆切分，从而可获得符合要求的芯片。将整片晶圆按芯片大小分割成单一的芯片，称之为晶圆划片。晶圆划片由半导体封测厂采用切片刀(金刚石刀、金属刀、树脂刀等)划片或激光划片方法沿着晶圆上预留的划片道进行加工完成。
如图1和图2所示，晶圆上分布有众多芯片01，芯片01之间预留划片道02，有的还会在划片道02上设置测试焊垫03，用作芯片01制造过程中的测试引脚。当前划片工艺需要在不同芯片颗粒之间预留60～150微米宽的划片道02，对晶圆有效利用面积造成浪费，对小尺寸芯片的晶圆有效利用率的影响尤其明显。另外，传统芯片切割后的封装过程中，划片道02上测试焊垫03易与芯片01上的电极表面形成短路问题。
发明内容
本发明的目的在于提供一种半导体的制作方法，减少划片道占用的晶圆面积。
本发明提供一种半导体的制作方法，包括：
提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；
采用硅通孔工艺在所述晶圆的芯片间的位置形成沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底；
在所述沟槽中形成填充物；
将所述晶圆形成所述沟槽的一侧表面固定；
对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽。
进一步的，采用干法和/或湿法刻蚀的方法形成所述沟槽。
进一步的，所述填充物包括有机物和/或无机物。
进一步的，所述有机物包括底部抗反射涂层、UV胶和树脂中的至少一种；所述无机物包括：氧化硅、聚合硅和多晶硅中的至少一种。
进一步的，对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽之后，还包括：
去除所述填充物；
采用干法刻蚀去除、湿法刻蚀去除、加热或紫外光照射改变所述填充物性质后再清洗去除中的至少一种方法去除所述填充物。
进一步的，在所述晶圆的俯视方向上，所述沟槽呈网格状。
进一步的，采用化学机械研磨的方法对所述衬底远离所述介质层的一侧减薄。
进一步的，所述沟槽的宽度小于等于40μm。
进一步的，至少部分所述芯片上设置有测试焊垫。
本发明还提供一种半导体，包括：
一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；所述晶圆的芯片间的位置设置有沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底，所述沟槽中形成有填充物。
进一步的，在所述晶圆的俯视方向上，所述沟槽呈网格状，通过所述沟槽将所述晶圆上的芯片相互隔离，至少部分所述芯片上设置有测试焊垫。
进一步的，所述沟槽的宽度小于等于10μm。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种半导体及其制作方法，制作方法包括：提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；采用硅通孔工艺在所述晶圆的芯片间的位置形成沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底；在所述沟槽中形成填充物；将所述晶圆形成所述沟槽的一侧表面固定；对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽。本发明在晶圆加工环节，采用硅通孔(TSV)工艺对晶圆划片道进行深刻蚀至一定厚度，后续封装环节只需要进行背面减薄即可完成芯片分割。本发明简化了封装工艺；TSV工艺制作的沟槽宽度可以达到几个微米，可以有效节省划片道占用的晶圆面积，从而降低芯片生产成本。因此，不能将本发明的沟槽宽度减小理解为简单的数值变化，本发明的沟槽宽度利用常规工艺是无法做到的，本发明配合TSV和芯片减薄技术大大节省了芯片的面积，能够大大简化生产流程，提升经济效益。
附图说明
图1为一种晶圆示意图。
图2为图1的局部放大示意图。
图3为本发明实施例的一种半导体的制作方法流程示意图。
图4至图10为本发明实施例的半导体的制作方法各步骤示意图。
其中，附图标记如下：
01-芯片；02-划片道；03-测试焊垫；10-晶圆；11-衬底；12-介质层；13-金属层；V-沟槽；14-填充物；20-载片；D-芯片。
具体实施方式
基于上述研究，本发明实施例提供了一种半导体的制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种半导体的制作方法，如图3所示，包括：
S1、提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；
S2、采用硅通孔工艺在所述晶圆的芯片间的位置形成沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底；
S3、在所述沟槽中形成填充物；
S4、将所述晶圆形成所述沟槽的一侧表面固定；
S5、对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽。
下面结合图4至图10介绍本发明实施例的半导体的制作方法的各步骤。
如图4所示，提供一晶圆10，所述晶圆10包括衬底11、位于所述衬底11上的介质层12和嵌设于所述介质层12中的金属层13。在一些实施方式中，衬底11可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
如图5所示，采用硅通孔工艺在所述晶圆10的芯片间的位置形成沟槽V，所述沟槽(硅通孔)V贯穿所述介质层12和部分厚度的所述衬底11。硅通孔工艺是指采用干法和/或湿法刻蚀的方法在衬底(例如硅衬底)中形成通孔或者盲孔，也可称之为沟槽。晶圆10的俯视方向上所述沟槽V呈网格状，通过所述沟槽V将芯片相互隔离。晶圆10的芯片间的位置为晶圆上芯片之间的分割位置，对应常规工艺晶圆划片成单个芯片中的划片位置。
图5中沟槽(硅通孔)V不限于垂直的通孔，其侧壁可以有一定的倾斜角度，此外沟槽(硅通孔)V也可以是阶梯孔，比如沟槽(硅通孔)V在介质层12中的孔径大于其在衬底11中的孔径，既有利于减小深宽比也有利于后续填充物的填充，但不限于此，沟槽(硅通孔)V也可以是多阶梯孔。优选的，可以在沟槽(硅通孔)V的开口处倒圆角，以便于后续填充物的填充。
如图6所示，在所述沟槽V中形成填充物14，防止晶圆碎裂。所述填充物14包括有机物和/或无机物。优选的，所述有机物包括底部抗反射涂层(BARC)、UV胶(又叫光敏胶或紫外线固化胶)和树脂中的至少一种；所述无机物包括：氧化硅、聚合硅和多晶硅中的至少一种。可采用化学气相沉积工艺形成所述填充物14。
如图7所示，将所述晶圆形成所述沟槽的一侧表面固定，具体的，可将所述晶圆形成所述沟槽的一侧表面通过临时键合的方式临时键合在载片20上，比如采用键合胶；可替换性的，也可将所述晶圆形成所述沟槽的一侧表面粘贴固定在蓝膜上。
如图8所示，将所述晶圆翻转，对所述衬底11远离所述介质层12的一侧减薄至至少暴露出所述沟槽以及填充物14。减薄可采用化学机械研磨(CMP)工艺，研磨所述衬底11远离所述介质层12的一侧减薄至至少暴露出所述沟槽。
接着，去除所述填充物14。将所述晶圆形成所述沟槽的一侧表面粘贴固定在蓝膜上的实施例中，仅需去除所述填充物14。
如图8和图9所示，将所述晶圆形成所述沟槽的一侧表面通过粘胶临时键合在载片20的实施例中，去除所述载片20和所述填充物14，得到相互分离的单个芯片10’。
具体的，可先去除所述填充物14，接着将所述晶圆远离所述载片的一侧表面粘贴蓝膜，再去除所述载片20。
可采用干法刻蚀的方法去除所述填充物14；也可采用湿法刻蚀去除，即溶液反应清洗方式去除所述填充物14；还可通过加热或紫外光照射改变填充物性质后再清洗去除等方式去除所述填充物14。所述改变性质包括物理性质和/或化学性质的改变。
可采用加热解键合的方法，将所述载片20与晶圆分离。具体的，将所述晶圆和载片20放置在解键合机的载盘上，晶圆一侧通过真空吸附在载盘上，进行加热，使晶圆与载片20之间的键合胶融化，在键合胶融化后，移除所述载片20。若载片20与晶圆通过UV胶临时粘接固定，也可通过紫外光照射的方法，使UV胶失去粘性，从而移除所述载片20。
本发明在晶圆加工环节，采用硅通孔(TSV)工艺对晶圆芯片间的位置进行深刻蚀至一定厚度，后续封装环节只需要进行背面减薄即可完成芯片分割。本发明简化了封装工艺；TSV工艺制作的沟槽宽度可以达到几个微米，可以有效节省划片道占用的晶圆面积，从而降低芯片生产成本。本实施例不在划片道内设置测试焊垫，在部分芯片位置设置测试焊垫，从而避免划片道内测试焊垫对后续封装的影响，避免测试焊垫与芯片形成短路问题。
如图10所示，晶圆上包括众多芯片D，芯片之间的划片道宽度为X，假设芯片为正方形，芯片边长为L。以闪存芯片为例：
采用现有常规划片工艺(切片刀在划片道切割晶圆)，一个晶圆上可形成芯片D的总数为110k，划片道宽度X例如为60μm，芯片边长L例如为0.728mm，单颗芯片D的面积例如为0.53mm2，划片道总面积A＝110k*(L+L+X)*X，采用常规划片工艺，划片道总面积A1＝10006mm2。
采用本实施例方法制作的沟槽宽度(相当于划片道宽度X)可以达到几个微米，所述沟槽的宽度小于等于40μm。示例性的，沟槽的宽度以20μm为例，则沟槽的总面积A2＝3247mm2；采用本实施例的半导体的制作方法，同样的晶圆大小，同样的芯片大小的情况下，可以增加约12.7k个芯片(die)。有效节省划片道占用的晶圆面积，从而降低芯片生产成本。
采用本实施例的半导体的制作方法，采用硅通孔工艺形成沟槽，所述沟槽的宽度小于等于40μm，有效节省划片道占用的晶圆面积，解决了“普通晶圆的划片尺寸较大，划片道占用较多晶圆面积”的问题。
优选的，所述沟槽的宽度小于等于10μm或小于等于1μm，TSV的特征尺寸可以达到1μm以下，根据不同工艺的要求，可以设置不同的沟槽宽度。
本实施例还提供一种半导体，包括：
一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；所述晶圆的芯片间的位置设置有沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底，所述沟槽中形成有填充物。
在所述晶圆的俯视方向上，所述沟槽呈网格状，通过所述沟槽将所述晶圆上的芯片相互隔离，至少部分所述芯片上设置有测试焊垫。
本实施例不在划片道内设置测试焊垫，在至少部分芯片位置设置测试焊垫，从而避免划片道内测试焊垫对后续封装的影响，避免测试焊垫与芯片形成短路问题。
综上所述，本发明提供一种半导体及其制作方法，制作方法包括：提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；采用硅通孔工艺在所述晶圆的芯片间的位置形成沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底；将所述晶圆形成所述沟槽的一侧表面固定在载片上；对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽。本发明在晶圆加工环节，采用硅通孔(TSV)工艺对晶圆芯片间的位置进行深刻蚀至一定厚度，后续封装环节只需要进行背面减薄即可完成芯片分割。本发明简化了封装工艺；TSV工艺制作的沟槽宽度可以达到几个微米，可以有效节省划片道占用的晶圆面积，从而降低芯片生产成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种半导体的制作方法，其特征在于，包括：
提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；
采用硅通孔工艺在所述晶圆的芯片间的位置形成沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底；
在所述沟槽中形成填充物；
将所述晶圆形成所述沟槽的一侧表面固定；对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽。
2.如权利要求1所述的半导体的制作方法，其特征在于，采用干法和/或湿法刻蚀的方法形成所述沟槽。
3.如权利要求1所述的半导体的制作方法，其特征在于，所述填充物包括有机物和/或无机物。
4.如权利要求3所述的半导体的制作方法，其特征在于，所述有机物包括底部抗反射涂层、UV胶和树脂中的至少一种；所述无机物包括：氧化硅、聚合硅和多晶硅中的至少一种。
5.如权利要求1所述的半导体的制作方法，其特征在于，对所述衬底远离所述介质层的一侧减薄至至少暴露出所述沟槽之后，还包括：
去除所述填充物；
采用干法刻蚀去除、湿法刻蚀去除、加热或紫外光照射改变所述填充物性质后再清洗去除中的至少一种方法去除所述填充物。
6.如权利要求1至5任意一项所述的半导体的制作方法，其特征在于，在所述晶圆的俯视方向上，所述沟槽呈网格状。
7.如权利要求1至5任意一项所述的半导体的制作方法，其特征在于，采用化学机械研磨的方法对所述衬底远离所述介质层的一侧减薄。
8.如权利要求1至5任意一项所述的半导体的制作方法，其特征在于，所述沟槽的宽度小于等于40μm。
9.如权利要求1至5任意一项所述的半导体的制作方法，其特征在于，至少部分所述芯片上设置有测试焊垫。
10.一种半导体，其特征在于，包括：
一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；所述晶圆的芯片间的位置设置有沟槽，所述沟槽贯穿所述介质层和部分厚度的所述衬底，所述沟槽中形成有填充物。
11.如权利要求10所述的半导体，其特征在于，在所述晶圆的俯视方向上，所述沟槽呈网格状，通过所述沟槽将所述晶圆上的芯片相互隔离，至少部分所述芯片上设置有测试焊垫。
12.如权利要求10所述的半导体，其特征在于，所述沟槽的宽度小于等于10μm。
CN202110482487.1A 2021-04-30 2021-04-30 半导体及其制作方法 Pending CN113241300A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110482487.1A CN113241300A (zh) 2021-04-30 2021-04-30 半导体及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110482487.1A CN113241300A (zh) 2021-04-30 2021-04-30 半导体及其制作方法

Publications (1)

Publication Number Publication Date
CN113241300A true CN113241300A (zh) 2021-08-10

Family

ID=77131815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110482487.1A Pending CN113241300A (zh) 2021-04-30 2021-04-30 半导体及其制作方法

Country Status (1)

Country Link
CN (1) CN113241300A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116631944A (zh) * 2023-07-25 2023-08-22 之江实验室 高温压阻特性试样及含有tsv的异形硅转接板制备方法
CN117293085A (zh) * 2023-11-27 2023-12-26 深圳天狼芯半导体有限公司 一种芯片划片方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142508A (ja) * 2011-01-06 2012-07-26 Hitachi Cable Ltd 半導体素子用ウェハ
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN109461717A (zh) * 2018-10-15 2019-03-12 上海华虹宏力半导体制造有限公司 一种晶圆及其形成方法、等离子体裂片方法
CN209087831U (zh) * 2018-11-21 2019-07-09 长鑫存储技术有限公司 晶圆和半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142508A (ja) * 2011-01-06 2012-07-26 Hitachi Cable Ltd 半導体素子用ウェハ
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN109461717A (zh) * 2018-10-15 2019-03-12 上海华虹宏力半导体制造有限公司 一种晶圆及其形成方法、等离子体裂片方法
CN209087831U (zh) * 2018-11-21 2019-07-09 长鑫存储技术有限公司 晶圆和半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116631944A (zh) * 2023-07-25 2023-08-22 之江实验室 高温压阻特性试样及含有tsv的异形硅转接板制备方法
CN116631944B (zh) * 2023-07-25 2023-11-14 之江实验室 高温压阻特性试样及含有tsv的异形硅转接板制备方法
CN117293085A (zh) * 2023-11-27 2023-12-26 深圳天狼芯半导体有限公司 一种芯片划片方法

Similar Documents

Publication Publication Date Title
US5925924A (en) Methods for precise definition of integrated circuit chip edges
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
CN101924042B (zh) 裸片堆叠密封结构的形成方法
CN103021921B (zh) 用于制造集成电路系统的方法
JP4100936B2 (ja) 半導体装置の製造方法
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
CN106098625B (zh) 等离子划片的芯片包封结构及制作方法
JP5289484B2 (ja) 積層型半導体装置の製造方法
CN113241300A (zh) 半导体及其制作方法
CN103117250A (zh) 用于载具剥离的方法
TWI401752B (zh) 晶片封裝結構之製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
US8772136B2 (en) Method for fabricating semiconductor device
CN105551945A (zh) 晶圆键合工艺中减小界面应力的方法
CN115527868A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
CN111710646B (zh) 一种多晶圆划片方法及半导体结构
TW201729308A (zh) 晶圓級封裝結構的製造方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
TW202242976A (zh) 層積元件晶片的製造方法
CN211320101U (zh) 半导体结构
CN110517959B (zh) 封装结构的形成方法
CN109920765B (zh) 一种扇出型封装器件
CN114649219A (zh) 半导体器件及其制造方法
WO2021013097A1 (en) Packaging structure and formation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CB02 Change of applicant information