CN104952720A - 一种高度可控的导电柱背部露头的形成方法 - Google Patents
一种高度可控的导电柱背部露头的形成方法 Download PDFInfo
- Publication number
- CN104952720A CN104952720A CN201510413469.2A CN201510413469A CN104952720A CN 104952720 A CN104952720 A CN 104952720A CN 201510413469 A CN201510413469 A CN 201510413469A CN 104952720 A CN104952720 A CN 104952720A
- Authority
- CN
- China
- Prior art keywords
- conductive pole
- insulation film
- wafer
- appeared
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000009413 insulation Methods 0.000 claims description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 229920000058 polyacrylate Polymers 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000007791 liquid phase Substances 0.000 claims description 9
- 239000012071 phase Substances 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 8
- 238000005507 spraying Methods 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 abstract 4
- 210000001503 joint Anatomy 0.000 abstract 1
- 239000010408 film Substances 0.000 description 73
- 238000004806 packaging method and process Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种高度可控的导电柱背部露头的形成方法，它包括以下步骤：将已经安装了导电柱的晶圆的背面进行减薄，并通过刻蚀或研磨工艺使导电柱露出来，该导电柱的外面包裹着绝缘层；在晶圆的背部沉积上第一绝缘薄膜；在第一绝缘薄膜上面沉积上第二绝缘薄膜，第一绝缘薄膜与第二绝缘薄膜的总高度低于导电柱的露头高度；将露出第二绝缘薄膜部分的导电柱通过研磨去除，使得导电柱与第二绝缘薄膜等高；去除第二绝缘薄膜，得到平整度和高度均一的导电柱。本发明中，晶背的导电柱露头高度可以控制并且高度均匀，导电柱顶端平整度高，在这样的导电柱上做出的凸点基本处于同一平面上面，非常有利于后续与其他带凸点晶圆或PCB板的压合对接工艺。
Description
技术领域
本发明涉及一种高度可控的导电柱背部露头的形成方法，本发明属于半导体封装技术领域。
背景技术
随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。
前段TSV技术是把TSV做在晶圆里面的，在使用TSV进行三维集成封装时，需要对TSV衬底进行减薄使得TSV背面露头，实现TSV的背面导电引出。在前段TSV深孔刻蚀时，TSV孔的深度一般会有几个um的差异，这样在背部露头工艺中露出来的铜柱高度就会不一致，当键合工艺要求较高时，这些高度不同的铜柱做出的凸点因为不在一个平面上，对键合的工艺要求就会提高，同时即使通过高压把不同高度的凸点键合在载体上，那些高度较高的凸点会承受较大的压力，而高度较低的凸点则会承受较大的拉力，这些应力的存在会缩短键合体的寿命，最终导致凸点开裂失效。因此当TSV工艺要求较高的时候，该背部露头铜柱的端点应尽量在同一平面上面，且高度要有要求，不能太高或太低，以使键合后凸点接触处承受的拉应力和压应力最小。
而在背部凸点制作凸点时，如果铜柱高度差异较大，那么铜柱露出晶背的面积差异也会增大，那样后续直接在铜柱上做凸点的话，不同高度的铜柱上面形成的凸点的形状也会差异较大，对后续与其他带凸点晶圆或PCB板的压合对接工艺不利。
此外在背部减薄工艺中，由于晶圆厚度要从800um减薄到100um，因此减薄后的晶背不同区域的厚度会有差异，这样在后续对TSV进行露头工艺后，原本较高的露头可能会因为此次的晶圆厚度较薄而使其露出的高度更高，同样高度较低的露头可能会因为此处的晶圆厚度较厚而使其露出的高度更低，这样晶圆背部的露出的铜柱的高度差异会加剧，对后续与其他带凸点晶圆或PCB板的压合对接工艺的影响也大大增加。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种对后续与其他带凸点晶圆或PCB板的压合对接工艺非常有利的一种高度可控的导电柱背部露头的形成方法。
按照本发明提供的技术方案，所述一种高度可控的导电柱背部露头的形成方法包括以下步骤：
a、将已经安装了导电柱的晶圆的背面进行减薄，并通过刻蚀或研磨工艺使导电柱露出来，该导电柱的外面包裹着绝缘层；
b、在晶圆的背部沉积上第一绝缘薄膜；
c1、在第一绝缘薄膜上面沉积上第二绝缘薄膜，第一绝缘薄膜与第二绝缘薄膜的总高度低于导电柱的露头高度；
d1、将露出第二绝缘薄膜部分的导电柱通过研磨去除，使得导电柱与第二绝缘薄膜等高；
e1、去除第二绝缘薄膜，得到平整度和高度均一的导电柱。
按照本发明提供的技术方案，所述一种高度可控的导电柱背部露头的形成方法还包括以下步骤：
a、将已经安装了导电柱的晶圆的背面进行减薄，并通过刻蚀或研磨工艺使导电柱露出来，该导电柱的外面包裹着绝缘层；
b、在晶圆的背部沉积上第一绝缘薄膜，第一绝缘薄膜的高度低于导电柱的露头高度；
c2、将露出第一绝缘薄膜部分的导电柱通过研磨去除，使得导电柱与第一绝缘薄膜等高；
d2、去除部分的第一绝缘薄膜，得到平整度和高度均一的导电柱。
步骤a中，导电柱的材质为铜，导电柱的露出高度为1um~20um。
所述晶圆的材质为硅，晶圆的厚度为100~500um。
所述绝缘层的材质为水溶性聚丙烯酸酯、氧化硅、氮化硅或者氮氧化硅，且绝缘层的厚度为50nm~100nm。
步骤b中，所述第一绝缘薄膜通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第一绝缘薄膜的厚度为50nm~10um，且第一绝缘薄膜的材质为氧化硅、氮化硅或者聚丙烯酸酯。
步骤c1中，所述第二绝缘薄膜通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第二绝缘薄膜的厚度为50nm~10um，且第二绝缘薄膜的材质为氧化硅、氮化硅或者聚丙烯酸酯。
步骤d1中，研磨方式为CMP研磨或者机械刮平。
步骤e1中，第二绝缘薄膜的去除方式为液相刻蚀或者气相刻蚀。
步骤d2中，第一绝缘薄膜的去除方式为液相刻蚀或者气相刻蚀。
本发明中，晶背的导电柱露头高度可以控制并且高度均匀，导电柱顶端平整度高，在这样的导电柱上做出的凸点基本处于同一平面上面，非常有利于后续与其他带凸点晶圆或PCB板的压合对接工艺。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是实施例1、实施例2中原始晶圆的结构示意图。
图2是实施例1、实施例2中步骤a得到的封装体的结构示意图。
图3是实施例1、实施例2中步骤b得到的封装体的结构示意图。
图4是实施例1、实施例2中步骤c1得到的封装体的结构示意图。
图5是实施例1、实施例2中步骤d1得到的封装体的结构示意图。
图6是实施例1、实施例2中步骤e1得到的封装体的结构示意图。
图7是实施例3、实施例4中原始晶圆的结构示意图。
图8是实施例3、实施例4中步骤a得到的封装体的结构示意图。
图9是实施例3、实施例4中步骤b得到的封装体的结构示意图。
图10是实施例3、实施例4中步骤c2得到的封装体的结构示意图。
图11是实施例3、实施例4中步骤d2得到的封装体的结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
实施例1
本发明一种高度可控的导电柱背部露头的形成方法包括以下步骤：
a、将已经安装了导电柱1的晶圆2的背面进行减薄，并通过刻蚀或研磨工艺使铜质的导电柱1露出来，晶圆2是厚度为100um的硅片，导电柱1的露出高度为1um，该导电柱1的外面包裹着厚度为50nm的、材质为水溶性聚丙烯酸酯的绝缘层3，如图2所示；
b、在晶圆2的背部沉积上材质为氧化硅的第一绝缘薄膜4，第一绝缘薄膜4薄膜涂布后具有平整的表面，第一绝缘薄膜4为通过常规的旋涂法形成的厚度为50nm的无机薄膜，如图3所示；
c1、在第一绝缘薄膜4上面沉积上材质为氮化硅的第二绝缘薄膜5，第一绝缘薄膜4与第二绝缘薄膜5的总高度低于导电柱1的露头高度，第二绝缘薄膜5为通过常规的旋涂法形成的厚度为50nm的无机薄膜，如图4所示；
d1、将露出第二绝缘薄膜5部分的导电柱1通过CMP研磨去除，使得导电柱1与第二绝缘薄膜5等高，如图5所示；
e1、通过常规的液相刻蚀去除第二绝缘薄膜5，得到平整度和高度均一的导电柱1，如图6所示。
实施例2
本发明一种高度可控的导电柱背部露头的形成方法包括以下步骤：
a、将已经安装了导电柱1的晶圆2的背面进行减薄，并通过刻蚀或研磨工艺使铜质的导电柱1露出来，晶圆2是厚度为500um的硅片，导电柱1的露出高度为7um，该导电柱1的外面包裹着厚度为70nm的、材质为氧化硅的绝缘层3，如图2所示；
b、在晶圆2的背部沉积上材质为氮化硅的第一绝缘薄膜4，第一绝缘薄膜4薄膜涂布后具有平整的表面，第一绝缘薄膜4为通过常规的喷涂法形成的厚度为10um的无机薄膜，如图3所示；
c1、在第一绝缘薄膜4上面沉积上材质为聚丙烯酸酯的第二绝缘薄膜5，第一绝缘薄膜4与第二绝缘薄膜5的总高度低于导电柱1的露头高度，第二绝缘薄膜5为通过常规的喷涂法形成的厚度为10um的无机薄膜，如图4所示；
d1、将露出第二绝缘薄膜5部分的导电柱1通过机械刮平去除，使得导电柱1与第二绝缘薄膜5等高，如图5所示；
e1、通过常规的气相刻蚀去除第二绝缘薄膜5，得到平整度和高度均一的导电柱1，如图6所示。
实施例3
本发明一种高度可控的导电柱背部露头的形成方法还可以包括以下步骤：
a、将已经安装了导电柱1的晶圆2的背面进行减薄，并通过刻蚀或研磨工艺使铜质的导电柱1露出来，晶圆2是厚度为300um的硅片，导电柱1的露出高度为15um，该导电柱1的外面包裹着厚度为90nm的、材质为氮化硅的绝缘层3，如图8所示；
b、在晶圆2的背部沉积上材质为聚丙烯酸酯的第一绝缘薄膜4，第一绝缘薄膜4薄膜涂布后具有平整的表面，第一绝缘薄膜4的高度低于导电柱1的露头高度，第一绝缘薄膜4为通过常规的溅射法形成的厚度为200nm的无机薄膜，如图9所示；
c2、将露出第一绝缘薄膜4部分的导电柱1通过机械刮平去除，使得导电柱1与第一绝缘薄膜4等高，如图10所示；
d2、通过常规的气相刻蚀去除部分的第一绝缘薄膜4，得到平整度和高度均一的导电柱1，如图11所示。
实施例4
本发明一种高度可控的导电柱背部露头的形成方法还可以包括以下步骤：
a、将已经安装了导电柱1的晶圆2的背面进行减薄，并通过刻蚀或研磨工艺使铜质的导电柱1露出来，晶圆2是厚度为350um的硅片，导电柱1的露出高度为20um，该导电柱1的外面包裹着厚度为100nm的、材质为氮氧化硅的绝缘层3，如图8所示；
b、在晶圆2的背部沉积上材质为氧化硅的第一绝缘薄膜4，第一绝缘薄膜4薄膜涂布后具有平整的表面，第一绝缘薄膜4的高度低于导电柱1的露头高度，第一绝缘薄膜4为通过常规的气相沉积法形成的厚度为400nm的无机薄膜，如图9所示；
c2、将露出第一绝缘薄膜4部分的导电柱1通过CMP研磨去除，使得导电柱1与第一绝缘薄膜4等高，如图10所示；
d2、通过常规的液相刻蚀去除部分的第一绝缘薄膜4，得到平整度和高度均一的导电柱1，如图11所示。
步骤a中，所使用的晶圆2，其导电柱1在晶圆2的正面已经通过前道工序完成，导电柱1埋在晶圆1里面，它包括导电柱1、保护层和绝缘层3等；对晶圆2背部进行减薄，可以是先用CMP、表面刮平技术等把晶圆2减薄到距离导电柱1的底部还有一段距离，然后通过气相或液相刻蚀使导电柱1露出来；也可以是直接研磨到导电柱1，然后通过气相或液相刻蚀使导电柱1露出来；也可以是直接进行背部刻蚀使导电柱1露出来；该步骤最终目的是使导电柱1露出一定高度，并且上面的绝缘层3不能被破坏掉；导电柱1的露出高度为1um~20um。
步骤b中，所述第一绝缘薄膜4通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第一绝缘薄膜4的厚度为50nm~10um，且第一绝缘薄膜4的材质为氧化硅、氮化硅或者聚丙烯酸酯。
步骤c1中，所述第二绝缘薄膜5通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第二绝缘薄膜5的厚度为50nm~10um，且第二绝缘薄膜5的材质为氧化硅、氮化硅或者聚丙烯酸酯。
步骤d1中，用CMP对晶圆2的背部的导电柱1露头部分进行研磨去除，此处研磨去除掉导电柱1外面的绝缘层、保护层以及露头部分的导电柱1，但不损伤晶背最外层的第二绝缘薄膜5；研磨方式可以是CMP研磨、机械刮平等；
步骤e1中，该第二绝缘薄膜5去除后，导电柱1的露出高度即是第二绝缘薄膜5的高度，因此控制导电柱1的高度，只需调节最外面的第二绝缘薄膜5的高度即可，第一层薄膜4留下可以直接做后续凸点或RDL的绝缘层。
步骤d2中，第一绝缘薄膜4的去除方式为液相刻蚀或者气相刻蚀，需要去除的厚度可以根据所要露出的导电柱1的高度而决定。
所述绝缘层3的材质为水溶性聚丙烯酸酯、氧化硅、氮化硅或者氮氧化硅，且绝缘层3的厚度为50nm~100nm。
本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (10)
1.一种高度可控的导电柱背部露头的形成方法，其特征是该方法包括以下步骤：
a、将已经安装了导电柱（1）的晶圆（2）的背面进行减薄，并通过刻蚀或研磨工艺使导电柱（1）露出来，该导电柱（1）的外面包裹着绝缘层（3）；
b、在晶圆（2）的背部沉积上第一绝缘薄膜（4）；
c1、在第一绝缘薄膜（4）上面沉积上第二绝缘薄膜（5），第一绝缘薄膜（4）与第二绝缘薄膜（5）的总高度低于导电柱（1）的露头高度；
d1、将露出第二绝缘薄膜（5）部分的导电柱（1）通过研磨去除，使得导电柱（1）与第二绝缘薄膜（5）等高；
e1、去除第二绝缘薄膜（5），得到平整度和高度均一的导电柱（1）。
2.一种高度可控的导电柱背部露头的形成方法，其特征是该方法包括以下步骤：
a、将已经安装了导电柱（1）的晶圆（2）的背面进行减薄，并通过刻蚀或研磨工艺使导电柱（1）露出来，该导电柱（1）的外面包裹着绝缘层（3）；
b、在晶圆（2）的背部沉积上第一绝缘薄膜（4），第一绝缘薄膜（4）的高度低于导电柱（1）的露头高度；
c2、将露出第一绝缘薄膜（4）部分的导电柱（1）通过研磨去除，使得导电柱（1）与第一绝缘薄膜（4）等高；
d2、去除部分的第一绝缘薄膜（4），得到平整度和高度均一的导电柱（1）。
3.根据权利要求1或2所述的一种高度可控的导电柱背部露头的形成方法，其特征是：步骤a中，导电柱（1）的材质为铜，导电柱（1）的露出高度为1um~20um。
4.根据权利要求1或2所述的一种高度可控的导电柱背部露头的形成方法，其特征是：所述晶圆（2）的材质为硅，晶圆（2）的厚度为100~500um。
5.根据权利要求1或2所述的一种高度可控的导电柱背部露头的形成方法，其特征是：所述绝缘层（3）的材质为水溶性聚丙烯酸酯、氧化硅、氮化硅或者氮氧化硅，且绝缘层（3）的厚度为50nm~100nm。
6.根据权利要求1或2所述的一种高度可控的导电柱背部露头的形成方法，其特征是：步骤b中，所述第一绝缘薄膜（4）通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第一绝缘薄膜（4）的厚度为50nm~10um，且第一绝缘薄膜（4）的材质为氧化硅、氮化硅或者聚丙烯酸酯。
7.根据权利要求1所述的一种高度可控的导电柱背部露头的形成方法，其特征是：步骤c1中，所述第二绝缘薄膜（5）通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第二绝缘薄膜（5）的厚度为50nm~10um，且第二绝缘薄膜（5）的材质为氧化硅、氮化硅或者聚丙烯酸酯。
8.根据权利要求1所述的一种高度可控的导电柱背部露头的形成方法，其特征是：步骤d1中，研磨方式为CMP研磨或者机械刮平。
9.根据权利要求1所述的一种高度可控的导电柱背部露头的形成方法，其特征是：步骤e1中，第二绝缘薄膜（5）的去除方式为液相刻蚀或者气相刻蚀。
10.根据权利要求2所述的一种高度可控的导电柱背部露头的形成方法，其特征是：步骤d2中，第一绝缘薄膜（4）的去除方式为液相刻蚀或者气相刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510413469.2A CN104952720A (zh) | 2015-07-14 | 2015-07-14 | 一种高度可控的导电柱背部露头的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510413469.2A CN104952720A (zh) | 2015-07-14 | 2015-07-14 | 一种高度可控的导电柱背部露头的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104952720A true CN104952720A (zh) | 2015-09-30 |
Family
ID=54167291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510413469.2A Pending CN104952720A (zh) | 2015-07-14 | 2015-07-14 | 一种高度可控的导电柱背部露头的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104952720A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671692A (zh) * | 2018-11-23 | 2019-04-23 | 中国科学院微电子研究所 | Tsv结构及tsv露头方法 |
| CN110690163A (zh) * | 2019-10-12 | 2020-01-14 | 上海先方半导体有限公司 | 半导体器件及其制作方法 |
| CN107680906B (zh) * | 2017-10-17 | 2020-02-18 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 一种衬底露头抛光方法及其应用 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100267217A1 (en) * | 2009-04-20 | 2010-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside Process for a Substrate |
| CN102349140A (zh) * | 2009-03-12 | 2012-02-08 | 美光科技公司 | 用于使用与导电通孔的无掩模背侧对准制作半导体组件的方法 |
| CN103219282A (zh) * | 2013-05-03 | 2013-07-24 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv露头工艺 |
| CN103855112A (zh) * | 2012-12-05 | 2014-06-11 | 德州仪器公司 | 具有带有变形保护尖端的穿衬底通孔的裸片及制作所述裸片的方法 |
| US20150048496A1 (en) * | 2013-08-13 | 2015-02-19 | Macrotech Technology Inc. | Fabrication process and structure to form bumps aligned on tsv on chip backside |
-
2015
- 2015-07-14 CN CN201510413469.2A patent/CN104952720A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102349140A (zh) * | 2009-03-12 | 2012-02-08 | 美光科技公司 | 用于使用与导电通孔的无掩模背侧对准制作半导体组件的方法 |
| US20100267217A1 (en) * | 2009-04-20 | 2010-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside Process for a Substrate |
| CN103855112A (zh) * | 2012-12-05 | 2014-06-11 | 德州仪器公司 | 具有带有变形保护尖端的穿衬底通孔的裸片及制作所述裸片的方法 |
| CN103219282A (zh) * | 2013-05-03 | 2013-07-24 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv露头工艺 |
| US20150048496A1 (en) * | 2013-08-13 | 2015-02-19 | Macrotech Technology Inc. | Fabrication process and structure to form bumps aligned on tsv on chip backside |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107680906B (zh) * | 2017-10-17 | 2020-02-18 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 一种衬底露头抛光方法及其应用 |
| CN109671692A (zh) * | 2018-11-23 | 2019-04-23 | 中国科学院微电子研究所 | Tsv结构及tsv露头方法 |
| CN110690163A (zh) * | 2019-10-12 | 2020-01-14 | 上海先方半导体有限公司 | 半导体器件及其制作方法 |
| CN110690163B (zh) * | 2019-10-12 | 2022-04-19 | 上海先方半导体有限公司 | 半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9997497B2 (en) | Through silicon via structure | |
| US7790608B2 (en) | Buried via technology for three dimensional integrated circuits | |
| TWI569341B (zh) | 引線連結感測器封裝體及方法 | |
| CN102163559B (zh) | 堆叠装置的制造方法及装置晶片处理方法 | |
| US20110057321A1 (en) | 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same | |
| TWI604570B (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
| WO2011108327A1 (ja) | 再配列ウェーハの製造方法および半導体装置の製造方法 | |
| KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
| SE537874C2 (sv) | CTE-anpassad interposer och metod att tillverka en sådan | |
| TW201113992A (en) | Chip package and fabrication method thereof | |
| CN103681618A (zh) | 具有通孔的功能性玻璃处理晶片 | |
| TW201813020A (zh) | 晶片封裝結構及其製造方法 | |
| US20240063174A1 (en) | Chip bonding method | |
| KR20090131258A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN102479766A (zh) | 半导体装置的制法、基材穿孔制程及其结构 | |
| CN105428309A (zh) | Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 | |
| CN104952720A (zh) | 一种高度可控的导电柱背部露头的形成方法 | |
| CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
| CN109671692A (zh) | Tsv结构及tsv露头方法 | |
| CN102496579B (zh) | 一种在转接板上实现电绝缘的方法 | |
| CN102431963B (zh) | 低温下砷化镓图像传感器圆片级芯片尺寸封装工艺 | |
| CN102945840A (zh) | 半导体芯片封装结构及封装方法 | |
| CN209804637U (zh) | 半导体封装结构 | |
| CN109346419B (zh) | 半导体器件及其制造方法 | |
| US8951833B2 (en) | Defect free deep trench method for semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150930 |
|
| RJ01 | Rejection of invention patent application after publication |