CN110690163A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN110690163A
CN110690163A CN201910967497.7A CN201910967497A CN110690163A CN 110690163 A CN110690163 A CN 110690163A CN 201910967497 A CN201910967497 A CN 201910967497A CN 110690163 A CN110690163 A CN 110690163A
Authority
CN
China
Prior art keywords
insulating medium
conductive
medium layer
layer
conductive column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910967497.7A
Other languages
English (en)
Other versions
CN110690163B (zh
Inventor
张春艳
孙鹏
李恒甫
包焓
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201910967497.7A priority Critical patent/CN110690163B/zh
Publication of CN110690163A publication Critical patent/CN110690163A/zh
Application granted granted Critical
Publication of CN110690163B publication Critical patent/CN110690163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制作方法，本发明技术方案对半导体衬底的第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨处理，这样，通过机械研磨结合化学研磨的方法，可以同时研磨去除半导体衬底、TSV结构的第一绝缘介质层以及导电柱，使得露出的导电柱和研磨后的第二表面齐平，各个导电柱的高度齐平，然后对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱的高度，在刻蚀后的所述第二表面形成第二绝缘介质层，所述第二绝缘介质层与所述导电柱齐平。应用本发明实施例提供的制作方法，避免了现有技术中导电柱露出高度不一致的问题。

Description

半导体器件及其制作方法
技术领域
本发明涉及半导体器件制作工艺技术领域，更具体的说，涉及一种半导体器件及其制作方法。
背景技术
随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高，传统的二维封装已经不能满足业界的需求，因此基于硅通孔(Through，Silicon Via，简称TSV)垂直互连的层叠封装方式以其短距离互连和高密度集成的关键技术优势，成为封装技术发展的主流方向。
TSV技术是通过在不同器件结构之间通过刻蚀或是激光钻孔等方式制作垂直通孔，然后在垂直通孔内通过电镀等方式沉积导电物质形成导电柱，实现电互连的技术。如果采用先通孔(Via-First)方法，由于通孔的深度要小于所在衬底的厚度，现有技术一般是对器件背面进行减薄处理后，通过刻蚀工艺在器件背面露出通孔内的导电柱，该方式会导致器件背面露出导电柱存在露出高度不一致的问题。
发明内容
有鉴于此，本申请提供了一种半导体器件及其制作方法，解决了TSV结构中导电柱露出高度不一致的问题，本发明技术方案如下：
一种半导体器件的制作方法，包括：
提供一具有TSV结构的半导体衬底，所述半导体衬底具有相对的第一表面和第二表面，所述TSV结构包括：位于所述第一表面的盲孔，所述盲孔的侧壁以及底面具有第一绝缘介质层；填充所述盲孔的导电柱；
对所述第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨处理，露出所述导电柱；
对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱的高度；
在刻蚀后的所述第二表面形成第二绝缘介质层，所述第二绝缘介质层与所述导电柱齐平。
优选的，在上述制作方法中，将所述第一表面与键合载片键合固定后，对所述第二表面进行减薄处理。
优选的，在上述制作方法中，形成所述第二绝缘介质层后，还包括：
将所述半导体衬底与所述键合载片进行分离。
优选的，在上述制作方法中，形成所述第二绝缘介质层的方法包括：
对所述第二表面进行刻蚀后，形成覆盖所述第二表面以及所述导电柱的所述第二绝缘介质层；
去除部分厚度的所述第二绝缘介质层，使得所述第二绝缘介质层与所述导电柱齐平，露出所述导电柱。
优选的，在上述制作方法中，所述第二绝缘介质层为采用沉积方法形成在所述第二表面的无机介质层；
通过第二次化学机械研磨处理去除所述导电柱表面的所述第二绝缘介质层，使得所述第二绝缘介质层与所述导电柱齐平，露出所述导电柱。
优选的，在上述制作方法中，通过沉积方法，在所述第二表面形成一层所述无机介质层或多层层叠的所述无机介质层。
优选的，在上述制作方法中，所述第二绝缘介质层的为采用涂布方法形成在所述第二表面的感光有机绝缘层；
通过欠曝光工艺去除所述第二绝缘介质层高出所述导电柱的部分，使得所述第二绝缘介质层与所述导电柱齐平，露出所述导电柱。
优选的，在上述制作方法中，所述半导体衬底的制作方法包括：
在所述第一表面形成盲孔；
在所述盲孔的侧壁以及底部沉积所述第一绝缘介质层；
在表面覆盖有所述第一绝缘介质层的所述盲孔内形成所述导电柱。
优选的，在上述制作方法中，所述盲孔的孔径不大于10μm。
本发明还提供了一种半导体器件，所述半导体器件采用上述任一项所述的制作方法制备。
通过上述描述可知，本发明技术方案提供的半导体器件及其制作方法中，对半导体衬底的第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨处理，这样，通过机械研磨结合化学研磨的方法，可以同时研磨去除半导体衬底、TSV结构的第一绝缘介质层以及导电柱，使得露出的导电柱和研磨后的第二表面齐平，各个导电柱的高度齐平，然后对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱的高度，在刻蚀后的所述第二表面形成第二绝缘介质层，所述第二绝缘介质层与所述导电柱齐平。应用本发明实施例提供的制作方法，避免了现有技术中导电柱露出高度不一致的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1-图5为一种基于湿法刻蚀工艺露出TSV中导电柱的工艺流程图；
图6-图14为本发明实施例提供的一种半导体器件制作方法的工艺流程图；
图15-图18为本发明实施例提供的另一种半导体器件制作方法的工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参考图1-图5，图1-图5为一种基于湿法刻蚀工艺露出TSV中导电柱的工艺流程图，该工艺包括：
步骤S11：如图1所示，提供一具有TSV结构的硅衬底11。所述硅衬底11具有相对的第一表面和第二表面。所述TSV结构包括：位于所述第一表面的盲孔，所述盲孔的侧壁以及底面具有第一绝缘介质层12；填充所述盲孔的导电柱13。将所述第二表面进行减薄后，将其通过胶层15与键合载片14键合固定。
步骤S12：如图2所示，采用化学试剂对所述第二表面进行湿法刻蚀，露出所述TSV结构。
步骤S13：如图3和图4所示，首先，涂布绝缘的光刻胶层，所述光刻胶层覆盖所述TSV结构，然后，对所述光刻胶层进行欠曝光，去除部分厚度所述光刻胶层，露出所述TSV结构。
步骤S14：如图5所示，通过干法刻蚀工艺去除所述TSV结构表面的第一绝缘介质层12，露出导电柱13。最后，将所述键合载片14与所述硅衬底11分离。
基于图1-图5所述工艺流程可知，其需要通过湿法刻蚀工艺，利用化学试剂对硅和氧化硅的不同选择比来使得所述TSV结构露出第二表面，并通过后续的光刻胶层欠曝光以及干法刻蚀工艺去除所述TSV结构表面的第一绝缘介质层12，以便于所述硅衬底11可以在其第二表面与其他器件电连接。该工艺流程会导致所述硅衬底11的第二表面露出的导电柱13存在露出高度不一致问题，使得采用硅衬底11制备的半导体器件与其他器件电连接时，容易出现电性开路或短路等异常。如果后续进行凸点(Bump)，受导电柱13露出高度不一致影响，凸点的共面性较差。
发明人研究发现，TSV结构中导电柱13露出高度不一致问题是TSV结构形成过程中通孔的刻蚀深度均匀性、硅衬底11和键合载片14之间胶层15的键合均匀性、硅衬底11第二表面的减薄均匀性以及TSV结构湿法刻蚀露头均匀性这多道工艺的公差共同累积形成的结果，是传统工艺无法避免和解决的问题。
为解决上述多道工艺公差形成的累积误差导致的导电柱露出高度不一致问题，本发明技术方案提供的半导体器件及其制作方法中，对半导体衬底的第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨处理，这样，通过机械研磨结合化学研磨的方法，可以同时研磨去除半导体衬底、TSV结构的第一绝缘介质层以及导电柱，使得露出的导电柱和研磨后的第二表面齐平，各个导电柱的高度齐平，然后对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱的高度，在刻蚀后的所述第二表面形成第二绝缘介质层，所述第二绝缘介质层与所述导电柱齐平。应用本发明实施例提供的制作方法，避免了现有技术中导电柱露出高度不一致的问题。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图6-图14，图6-图14为本发明实施例提供的一种半导体器件制作方法的工艺流程图，所述制作方法包括：
步骤S21：如图6所示，提供一具有TSV结构的半导体衬底21。
所述半导体衬底21具有相对的第一表面和第二表面，所述TSV结构包括：位于所述第一表面的盲孔，所述盲孔的侧壁以及底面具有第一绝缘介质层22；填充所述盲孔22的导电柱23。
其中，所述半导体衬底21的制作方法包括：首先，在所述第一表面形成盲孔；然后，在所述盲孔的侧壁以及底部沉积所述第一绝缘介质层22；最后，在表面覆盖有所述第一绝缘介质层22的所述盲孔内形成所述导电柱23。
所述导电柱23可以为金属柱，如铜柱、铝柱或是银柱等。可以采用电镀工艺形成所述导电柱。所述半导体衬底21可以为硅衬底。所述第一绝缘介质层22可以为二氧化硅层。所述半导体衬底21不局限于为硅衬底，如还可以为锗、氮化镓、或砷化镓等半导体衬底。
步骤S22：如图7-图9所示，对所述第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨(CMP)处理，露出所述导电柱23，由于所述TSV结构的导电柱23和第一绝缘介质层22是与所述半导体衬底21同时进行化学机械研磨，故所述导电柱23与研磨后的所述第二表面齐平。
该步骤中，首先，如图7所示，将所述第一表面与键合载片24键合固定后，然后，如图8所示，对所述第二表面进行减薄处理，以减小所述半导体衬底21的厚度，缩小所述TSV结构与所述第二表面的间距，最后，如图9所示，对所述第二表面进行第一次化学机械研磨处理，露出所述导电柱23。所述第一表面与所述键合载片24键合固定的方式可以如图7所示，采用胶层25进行键合固定，也可以采用其他键合固定的方式，本发明实施例对此不做具体限定。
步骤S23：如图10所示，对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱23的高度。
该步骤中，对研磨后的所述第二表面进行刻蚀的方法为干法刻蚀，例如采用等离子体刻蚀的方法对所述第二表面进行刻蚀，使得所述导电柱23露出设定高度，该设定高度不超过1μm，如所述导电柱23露出所述第二表的面高度为0.5um。显然，设定高度可以基于需求设定。
步骤S24：如图11和图12所示，在刻蚀后的所述第二表面形成第二绝缘介质层26，所述第二绝缘介质层26与所述导电柱23齐平。
该步骤中，形成所述第二绝缘介质层26的方法包括：首先，如图11所示，对所述第二表面进行刻蚀后，形成覆盖所述第二表面以及所述导电柱23的所述第二绝缘介质层26；然后，如图12所示，去除部分厚度的所述第二绝缘介质层26，使得所述第二绝缘介质层26与所述导电柱23齐平，露出所述导电柱23。需要说明的是，所述第二绝缘介质层26的厚度与所述设定高度对应相同，如果所述设定高度为0.5um，则所述第二绝缘介质层26的厚度为0.5um，所述第二绝缘介质层26可以是一层无机介质层或者多层层叠的无机介质层。
该方式中，所述第二绝缘介质层26为采用沉积方法形成在所述第二表面的无机介质层；通过第二次化学机械研磨处理去除所述导电柱23表面的所述第二绝缘介质层26，使得所述第二绝缘介质层26与所述导电柱23齐平，露出所述导电柱23。该方式中，通过沉积方法，在所述第二表面形成一层所述无机介质层或多层层叠的所述无机介质层。由于无机介质层具有较高的耐温以及绝缘性能，故该方式适用于制备温度和绝缘性能具有较高要求的半导体器件。第一次化学机械研磨处理的研磨力度大于第二次化学机械研磨处理的研磨力度，这样，第一次化学机械研磨处理的研磨去除能力较强以及研磨光滑度较大，而第二次化学机械研磨处理研磨去除能力较弱以及研磨光滑度较小，可以使得第一次化学机械研磨处理能够有效去除部分半导体衬底21以及部分导电柱23，使得露出的所有导电柱23与研磨后的第二表面齐平，使得第二表面具有较大的光滑度，使得第二次化学机械研磨处理在去除导电柱23表面的所述第二绝缘介质层26时，不会去除导电柱23，使得研磨后的第二绝缘介质层26光滑度较小，即粗糙度较大，能够提高后续在其表面设置与导电柱23电连接的互联电路的附着效果。在第一次化学机械研磨处理研磨后的第二表面形成第二绝缘介质层26，是半导体衬底21与绝缘材料的接触，较大的光滑度有利于第二绝缘介质层26附着效果，在第二次化学机械研磨处理第二绝缘介质层26形成互联电路时，是绝缘材料与导电材料的接触，较小的光滑度有利于互联电路的附着效果。
本发明实施例所述制作方法中，形成所述第二绝缘介质层26后，还包括：
步骤S25：如图13和图14所示，将所述半导体衬底21与所述键合载片24进行分离，最终形成的产品结构如图14所示。
本发明实施例中，对半导体衬底21的第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨处理，这样，通过机械研磨结合化学研磨的方法，可以同时研磨去除半导体衬底21、TSV结构的第一绝缘介质层22以及导电柱23，使得露出的导电柱23和研磨后的第二表面齐平，各个导电柱23的高度齐平，然后对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱23的高度，在刻蚀后的所述第二表面形成第二绝缘介质层26，所述第二绝缘介质层26与所述导电柱23齐平。应用本发明实施例提供的制作方法，避免了现有技术中导电柱露出高度不一致的问题。
这是由于本发明实施例所述制作方法中，无需采用湿法刻蚀露出TSV结构，且由于通过机械研磨结合化学研磨的方法同时研磨去除半导体衬底21、TSV结构的第一绝缘介质层22以及导电柱23，可以彻底消除盲孔的刻蚀深度均匀性、键合均匀性、第二表面的减薄均匀性的累积公差以及TSV结构湿法刻蚀露头这些工艺的累积公差，使得各个导电柱23齐平，具有相同的露出高度。也就是说，无论盲孔的刻蚀深度是否一致，无论用于键合固定的胶层25厚度是否一致，第二表面较薄的厚度是否一致，均可以通过一次性的化学机械研磨使得导电柱23位于第二表面的一端齐平，使得所有导电柱在第二表面具有相同的露出高度。
本发明实施例所述的制作方法中，所述盲孔的孔径不大于10μm。相对于所述盲孔的孔径大于10μm的TSV结构，由于所述盲孔的孔径较小，如果采用对应所述导电柱23尺寸的刻蚀工艺以露出导电柱23，需要较高精度的图形处理工艺对第二绝缘介质层26图形化，而且会导致第二绝缘介质层26表面开口露出的导电柱23的面积较小，不便于后续互连电路与导电柱23的电连接。为了使导电柱23与后续工艺中形成的接重布线层(RDL)、凸点(Bump)或是锡球形成更好的电连接效果，本申请实施例中，使得第二表面低于导电柱，然后形成覆盖第二表面以及导电柱23的第二绝缘介质层26，通过第二次化学机械研磨处理去除所述导电柱23表面的所述第二绝缘介质层26，无需高精度图形化工艺即可露出导电柱23，成本低，而且对于盲孔的孔径不大于10μm的半导体器件，由于露出的导电柱23表面是与第二绝缘介质层26表面齐平的，相对于在其表面形成高度较大的绝缘层，通过绝缘层开口露出开口底部的导电柱23的方式，可以使得导电柱23与后续电路更好的电连接。
通过上述描述可知，本发明实施例所述制作方法可以使得露出所述半导体衬底21的各个导电柱23与所述第二绝缘介质层26位于同一平面，方便后续工艺的电性导通，后续工艺在所述第二绝缘介质层26表面形成互连电路时，无论是采用重布线层(RDL)、凸点(Bump)或是锡球，都可以实现良好的共面性。后续互连电路的线路绝缘层可以采用耐温和绝缘性较好的无机介质层，能够满足所制备的半导体器件对温度和绝缘性的特殊要求。
另一种方式中，所述第二绝缘介质层26为采用涂布方法形成在所述第二表面的感光有机绝缘层；通过欠曝光工艺去除所述第二绝缘介质层26高出所述导电柱23的部分，使得所述第二绝缘介质层26与所述导电柱23齐平，露出所述导电柱23。此时，所述制作方法的工艺流程还可以如图15-图18所示。
基于上述实施例所述制作方法，本发明另一实施例还提供了另一种半导体器件制作方法的工艺流程图。
参考图15-图18，图15-图18为本发明实施例提供的另一种半导体器件制作方法的工艺流程图。
步骤S31：经过如图1-图10所示工艺，使得所述第二表面的高度小于所述导电柱23的高度后，在所述第二表面涂布感光有机绝缘层27作为第二绝缘介质层26，如图15所示。涂布感光有机绝缘层27覆盖导电柱23。
该步骤中，通过曝光工艺对所述感光有机绝缘层27进行处理，以去除一定厚度的感光有机绝缘层27，使得所述感光有机绝缘层27与所述导电柱23齐平，露出所述导电柱23，如图16所示。
同上述实施例，本发明实施例所述制作方法中，形成所述第二绝缘介质层26后，还包括：
步骤S32：如图17和图18所示，将所述半导体衬底21与所述键合载片24进行分离，最终形成的产品结构如图18所示。
与上述实施例相同，该实施例中，对半导体衬底21的第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨处理，这样，通过机械研磨结合化学研磨的方法，可以同时研磨去除半导体衬底21、TSV结构的第一绝缘介质层22以及导电柱23，使得露出的导电柱23和研磨后的第二表面齐平，各个导电柱23的高度齐平，然后对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱23的高度，在刻蚀后的所述第二表面形成感光有机绝缘层27，所述感光有机绝缘层27与所述导电柱23齐平。应用本发明实施例提供的方法，避免了现有技术中导电柱露出高度不一致的问题。
与上述实施例相同，由于采用涂布感光有机绝缘层27以及欠曝光工艺，最终形成的导电柱23和剩余的感光有机绝缘层27齐平，所以同样无需高度图形化工艺即可露出导电柱23，成本低，而且对于盲孔的孔径不大于10μm的半导体器件，由于露出的导电柱23表面是与感光有机绝缘层27表面齐平的，相对于在其表面形成高度较大的绝缘层，通过感光有机绝缘层27开口露出开口底部的导电柱23的方式，可以使得导电柱23与后续电路更好的电连。
基于上述实施例所述制作方法，本发明另一实施例还提供了一种半导体器件，所述半导体器件采用上述实施例所述制作方法制备。
所述半导体器件的结构可以如图14所示，具有半导体衬底21，半导体衬底21具有第一表面和第二表面，第一表面通过TSV工艺形成TSV结构，再在所述第一表面位于所述TSV结构之外的区域形成半导体器件的功能结构，然后基于上述实施例所述方案，对第二表面进行减薄处理后，再通过对第二表面进行第一次化学机械研磨，使得导电柱23露出第二表面，导电柱23和研磨后的第二表面齐平，各个导电柱23齐平，这样，使得各个导电柱23与形成在第二表面的图形化的第二绝缘介质层26表面齐平，解决了现有技术中导电柱露出高度不一致的问题。特别的，所述半导体器件无需高精度的图形化工艺，成本低，而且由于各个导电柱23与形成在第二表面的图形化的第二绝缘介质层26表面齐平，更加适用于盲孔的孔径不大于10μm的半导体器件，可以使得与第二绝缘介质层26表面齐平的导电柱23与后续电路更好的电连接。
需要说明的是，本发明实施例附图中并未示出半导体器件的功能结构，可以基于半导体的类型设置所述功能结构为感光像素、微机电结构或是压电结构等，本发明实施例对所述功能结构不作具体限定。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的半导体器件而言，由于其与实施例公开的制作方法相对应，所以描述的比较简单，相关之处参见制作方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供一具有TSV结构的半导体衬底，所述半导体衬底具有相对的第一表面和第二表面，所述TSV结构包括：位于所述第一表面的盲孔，所述盲孔的侧壁以及底面具有第一绝缘介质层；填充所述盲孔的导电柱；
对所述第二表面进行减薄处理后，对所述第二表面进行第一次化学机械研磨处理，露出所述导电柱；
对研磨后的所述第二表面进行刻蚀，使得所述第二表面的高度小于所述导电柱的高度；
在刻蚀后的所述第二表面形成第二绝缘介质层，所述第二绝缘介质层与所述导电柱齐平。
2.根据权利要求1所述的制作方法，其特征在于，将所述第一表面与键合载片键合固定后，对所述第二表面进行减薄处理。
3.根据权利要求2所述的制作方法，其特征在于，形成所述第二绝缘介质层后，还包括：
将所述半导体衬底与所述键合载片进行分离。
4.根据权利要求1所述的制作方法，其特征在于，形成所述第二绝缘介质层的方法包括：
对所述第二表面进行刻蚀后，形成覆盖所述第二表面以及所述导电柱的所述第二绝缘介质层；
去除部分厚度的所述第二绝缘介质层，使得所述第二绝缘介质层与所述导电柱齐平，露出所述导电柱。
5.根据权利要求4所述的制作方法，其特征在于，所述第二绝缘介质层为采用沉积方法形成在所述第二表面的无机介质层；
通过第二次化学机械研磨处理去除所述导电柱表面的所述第二绝缘介质层，使得所述第二绝缘介质层与所述导电柱齐平，露出所述导电柱。
6.根据权利要求5所述的制作方法，其特征在于，通过沉积方法，在所述第二表面形成一层所述无机介质层或多层层叠的所述无机介质层。
7.根据权利要求4所述的制作方法，其特征在于，所述第二绝缘介质层为采用涂布方法形成在所述第二表面的感光有机绝缘层；
通过欠曝光工艺去除所述第二绝缘介质层高出所述导电柱的部分，使得所述第二绝缘介质层与所述导电柱齐平，露出所述导电柱。
8.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底的制作方法包括：
在所述第一表面形成盲孔；
在所述盲孔的侧壁以及底部沉积所述第一绝缘介质层；
在表面覆盖有所述第一绝缘介质层的所述盲孔内形成所述导电柱。
9.根据权利要求1-8任一项所述的制作方法，其特征在于，所述盲孔的孔径不大于10μm。
10.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1-9任一项所述的制作方法制备。
CN201910967497.7A 2019-10-12 2019-10-12 半导体器件及其制作方法 Active CN110690163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910967497.7A CN110690163B (zh) 2019-10-12 2019-10-12 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910967497.7A CN110690163B (zh) 2019-10-12 2019-10-12 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN110690163A true CN110690163A (zh) 2020-01-14
CN110690163B CN110690163B (zh) 2022-04-19

Family

ID=69112254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910967497.7A Active CN110690163B (zh) 2019-10-12 2019-10-12 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110690163B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023212981A1 (zh) * 2022-05-06 2023-11-09 长鑫存储技术有限公司 化学机械研磨工艺方法与装置
WO2024051144A1 (zh) * 2022-09-09 2024-03-14 华进半导体封装先导技术研发中心有限公司 小尺寸高密度铜柱的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367240A (zh) * 2012-04-09 2013-10-23 南亚科技股份有限公司 于穿硅通孔的背面薄化工艺中防止铜污染的方法
CN104952720A (zh) * 2015-07-14 2015-09-30 华进半导体封装先导技术研发中心有限公司 一种高度可控的导电柱背部露头的形成方法
CN105990166A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
CN109671692A (zh) * 2018-11-23 2019-04-23 中国科学院微电子研究所 Tsv结构及tsv露头方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367240A (zh) * 2012-04-09 2013-10-23 南亚科技股份有限公司 于穿硅通孔的背面薄化工艺中防止铜污染的方法
CN105990166A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
CN104952720A (zh) * 2015-07-14 2015-09-30 华进半导体封装先导技术研发中心有限公司 一种高度可控的导电柱背部露头的形成方法
CN109671692A (zh) * 2018-11-23 2019-04-23 中国科学院微电子研究所 Tsv结构及tsv露头方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023212981A1 (zh) * 2022-05-06 2023-11-09 长鑫存储技术有限公司 化学机械研磨工艺方法与装置
WO2024051144A1 (zh) * 2022-09-09 2024-03-14 华进半导体封装先导技术研发中心有限公司 小尺寸高密度铜柱的制备方法

Also Published As

Publication number Publication date
CN110690163B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
TWI411084B (zh) 半導體元件與其形成方法
JP5723915B2 (ja) 貫通シリコンビアを使用する半導体実装プロセス
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
JP4694305B2 (ja) 半導体ウエハの製造方法
US7510907B2 (en) Through-wafer vias and surface metallization for coupling thereto
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN101373720B (zh) 制造半导体器件的方法
US7915710B2 (en) Method of fabricating a semiconductor device, and semiconductor device with a conductive member extending through a substrate and connected to a metal pattern bonded to the substrate
US20090261457A1 (en) Die stacking with an annular via having a recessed socket
TWI602273B (zh) 半導體裝置
US9240373B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN105023917A (zh) 晶圆上芯片封装件及其形成方法
CN104867895A (zh) 晶圆接合工艺和结构
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
JP2020074436A (ja) アンダーバンプメタル構造体用のカラー並びにそれに関連するシステム及び方法
US9437578B2 (en) Stacked IC control through the use of homogenous region
CN110690163B (zh) 半导体器件及其制作方法
CN110610923A (zh) 半导体器件、半导体封装件和制造半导体器件的方法
US20150048496A1 (en) Fabrication process and structure to form bumps aligned on tsv on chip backside
CN115312485A (zh) 基于键合前的背面后硅通孔三维半导体集成结构及其工艺
US9455162B2 (en) Low cost interposer and method of fabrication
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
TW201941235A (zh) 具有高低起伏的電容器及相關方法
CN110690164A (zh) 半导体器件及其制作方法
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant