CN115312485A - 基于键合前的背面后硅通孔三维半导体集成结构及其工艺 - Google Patents
基于键合前的背面后硅通孔三维半导体集成结构及其工艺 Download PDFInfo
- Publication number
- CN115312485A CN115312485A CN202210818024.2A CN202210818024A CN115312485A CN 115312485 A CN115312485 A CN 115312485A CN 202210818024 A CN202210818024 A CN 202210818024A CN 115312485 A CN115312485 A CN 115312485A
- Authority
- CN
- China
- Prior art keywords
- layer
- tsv
- wafer substrate
- bonding
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000008569 process Effects 0.000 title claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 28
- 239000010703 silicon Substances 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 178
- 235000012431 wafers Nutrition 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 61
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000010949 copper Substances 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000003292 glue Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 16
- 239000002356 single layer Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005411 Van der Waals force Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229920005992 thermoplastic resin Polymers 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 238000011031 large-scale manufacturing process Methods 0.000 abstract description 2
- 239000012790 adhesive layer Substances 0.000 abstract 1
- 241000724291 Tobacco streak virus Species 0.000 description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000010354 integration Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种基于键合前的背面后硅通孔三维半导体集成结构及其工艺。该三维集成结构包括了晶圆基板，互连电路层(包括多金属层)、TSV、微凸点、BCB键合胶层。本发明的工艺方案包括：首先通过进行在晶圆衬底表面刻蚀TSV孔对另一面进行减薄后自上而下电镀出铜导电结构并进行平坦化处理和微凸点制作；正面减薄后分步多次制作多金属层互连结构最后将多个晶圆进行背对正面键合。该半导体集成工艺方案可靠性高，结构紧凑，多层互连电路分开制作，且键合前完成所有工艺步骤，对芯片整体封装结构影响小，各工艺步骤成熟度高，便于进行大规模生产并提高生产效率。
Description
技术领域
本发明涉及集成电路半导体的封装技术领域，具体涉及一种基于键合前的背面后硅通孔三维半导体集成结构及其工艺。
背景技术
随着摩尔定律的演进和半导体技术的发展，高密度集成的难度越来越大，迫切需要新的集成技术来满足目前器件的小型化、高性能的需要，近年来，三维集成技术的发展，成为行业研究的热点，它可以缓解和弥补摩尔定律发展的迟缓，实现在Z轴方向的集成，对于晶圆之间的堆叠和垂直电气互连，TSV技术就是其中核心之一，TSV制程有多种方法，对于3DIC集成而言，TSV可以采用先孔、中孔、后孔及从晶圆背后的后孔技术制备。
目前常用的制备及集成工艺有键合前正面后孔和键合后背面后孔，并且在晶圆衬底上完成全部互连金属层(RDL)的制作后再进行TSV电镀，此工艺在进行TSV填充时会在某些程度上对表面互连金属结构发生影响、比如短路开路等；或者是对键合后的多层结构产生功能或尺寸上的干涉，进而影响其使用寿命。
综上所述，一种能够尽可能地降低各步工艺之间的影响程度，同时在小型化的同时又能提高整体集成后的可靠性，制造相对简单，生产效率高的半导体结构与工艺方案亟待研究。
发明内容
针对现有技术的不足，本发明的目的是提供一种基于键合前的背面后硅通孔三维半导体集成结构及其工艺，该结构制造工艺简单，实现多晶圆背部后孔集成，可以有效减少互连距离和整体封装体积，结构可靠性高，生产制造效率更高。
为了实现上述目的，本发明的技术方案如下：
第一方面，本发明提供一种基于键合前的后硅通孔三维半导体集成结构，其结构特征在于：整体由多层以晶圆衬底为基础的单层结构垂直堆叠而成，所述以晶圆衬底为基础的单层结构包括晶圆衬底，互连电路层、绝缘层、阻挡层、种子层、TSV、微凸点、BCB键合胶，其整体集成结构在经过多步工艺后由多个单层结构堆叠并键合形成，其中：
所述晶圆衬底制作有硅通孔并且上表面制作有互连电路层；
所述硅通孔中制作有TSV，即形成TSV孔；
所述互连电路层包括第一金属层和多层互连电路；第一金属层在TSV制作之前覆盖在每一片晶圆衬底的上表面，为互连电路层的最底层；
所述互连电路层与其上方另一晶圆衬底的微凸点相连；
所述绝缘层、阻挡层与种子层在TSV孔中以此沉积形成；
所述TSV孔内部填充有金属铜，沉积完成后的铜柱与上表面第一金属层相连，穿过晶圆衬底同时连接晶圆衬底下表面的微凸点；
所述微凸点位于晶圆衬底背面，对应每一个TSV孔；
所述BCB键合胶键合于多层互连电路层最上方的表面，经图形化后与另一片单层结构的带微凸点的一面接触并键合。
作为优选方案，所述互连电路层各层金属均为金属铜制成。
进一步地，所述绝缘层材料为SiO2或Si3N4；所述阻挡层为钛或钽；所述种子层为铜。
更进一步地，所述BCB键合胶为热塑性树脂，选用苯并环丁烯。
第二方面，本发明提供一种基于键合前的后硅通孔三维半导体集成结构的工艺，其特征在于：包括以下步骤：
(S1)在晶圆表面完成器件制作后，沉积互连电路层的第一金属层，覆盖衬底及表面器件；
(S2)深孔刻蚀介质层和晶圆衬底，形成TSV并在TSV中利用热氧化工艺制作绝缘层，利用PVD技术在绝缘层上以此沉积阻挡层和种子层；
(S3)将经过表面离子溅射工艺覆盖铜层的临时载板并经清洗、光滑处理后，将晶圆金属层固定于此临时载板；
(S4)晶圆基板背面减薄至表面金属层，以临时载板的铜层作为种子层、自上向下电镀形成无缝隙无孔洞TSV导电结构；
(S5)利用化学机械抛光使背面覆盖的多余铜层去除，使硅通孔平坦化，将制作好的TSV背面经过植球工艺、制作微凸点，最后对临时载板面进行CMP化学机械研磨，减至铜层表面，清洗表面；
(S6)在金属层图形化所需电路结构，经过曝光、显影、刻蚀形成第一层金属互连层，接着使用大马士革工艺逐步进行各层制作，形成多层互连结构；
(S7)在最后一层金属制作完成后，去除光刻胶，涂敷BCB键合胶，并图形化处理，将多个晶圆进行背对正面键合，背面微凸点对接键合胶图形化后的凹点，以连接互连金属层；或者，采用传统正面TSV工艺代替背面TSV工艺。
作为优选方案，所述步骤(S7)中，晶圆在键合前已经完成TSV电镀铜的制作，实现了单层的局部垂直电路连接，区别于键合后的背面后孔工艺。
进一步地，所述步骤(S1)中，在制作互连电路层时先覆盖金属层作为第一层，连接衬底表面器件，在完成TSV工艺后再进行刻蚀电路，无需介质层填充。
更进一步地，所述互连电路层由金属层和所述多层互连电路构成，两部分需分开制作，多层互连电路由大马士革工艺制作，实现垂直电路互连。
更进一步地，所述晶圆衬底在正面固定的临时载板，是由表面溅射铜层后通过表面抛光，与金属层通过范德华力连接，非键合胶连接；临时载板在去除时直接采用机械减薄去除，减薄去除至金属层。
更进一步地，所述晶圆之间在完成TSV和微凸点制作后，多层晶圆之间背面对正面通过BCB键合胶进行键合、堆叠固定，实现高可靠性的物理连接。
具体的讲，上述整体方案中：
基于键合前的背面后硅通孔三维半导体集成结构，具体单层结构工艺过程中包括晶圆衬底，互连电路层(包括第一金属层和多层互连电路)、绝缘层、阻挡层、种子层、临时载板、TSV、微凸点、BCB键合胶。多层结构为单层结构堆叠并键合形成。
上述互连电路层中的多层互连电路制作在第一金属层上方；上述晶圆衬底制作有硅通孔并且上表面制作有互连电路层，且最底面上述第一金属层在上述TSV制作之前沉积覆盖在上述晶圆衬底的表面；上述硅通孔中制作有上述TSV；上述临时载板固定于上述金属层上，并由后续工艺去除；上述互连电路层最上层与另一单层结构的微凸点相连；上述绝缘层、阻挡层与种子层在TSV孔中依次沉积形成；上述TSV内部填充金属在制作时上方延伸至上述临时载板表面铜层，下方连接微凸点；上述微凸点位于上述晶圆基板背面，对应上述每一个TSV；上述BCB键合胶位于上述互连电路层上方，经图形化后与上面另一晶圆基板下方接触并键合。
本发明的优点及有益效果如下：
1、本发明区别于常用的正面后孔工艺，在正面固定载板，背面进行电镀，减小对正面器件的影响，有较强的工艺与结构可靠性。
2、本发明通可以有效减少互连距离实现Z方向的三维集成，通过垂直互连减小互连长度，减小信号延迟，降低电容、电感，实现芯片间的低功耗、高速通讯，增加带宽，实现了IC封装的小型化。
3、本发明在制作TSV的工艺时，采用正反面双面CMP减薄，临时载板不采用切向机械力去除，保证了TSV的可靠性、完整性，同时具有工艺上连续性。
4、本发明通过首先在衬底及各表面元器件覆盖金属层，在TSV制作完成后，再进行电路刻蚀，有效地保证了电路完整度和功能性。
5、本发明结构设计简单，工艺易于实施，可在大规模生产时形成高效的三维堆叠模式。
附图说明
图1为背对正面键合实现两层晶圆三维集成的示意图。
图2是晶圆衬底完成制作TSV之前的准备部分示意图：
图2中：图2(a)利用表面铜溅射工艺制作金属表面覆盖衬底表面器件的示意图；图2(b)为深孔刻蚀金属层和衬底形成盲孔的示意图；图2(c)是沉积绝缘层、阻挡层、种子层的示意图。
图3是本发明实施例1中正面覆盖临时载板后的一系列工艺步骤示意图：
图3中：图3(a)为使用表面覆铜的临时载板接触连接晶圆正面；图3(b)为用CMP反面减薄至表面金属层示意图；图3(c)为TSV孔电镀铜填充的示意图；图3(d)为硅通孔底部平坦化示意图；图3(e)TSV植球工艺制作微凸点示意图。
图4为去除临时载板后至完成单层晶圆制作的一系列工艺示意图：
图4中：图4(a)为晶圆正面CMP减薄去除临时载板；图4(b)为刻蚀表面金属层形成互连电路，并制作垂直互连电路；图4(c)为涂敷并图形化BCB键合胶。
图5为正面电镀TSV示意图。
图中：1、晶圆衬底；2、第一金属层；3、TSV盲孔；4、绝缘层、阻挡层及种子层；5、临时载板；6、TSV；7、微凸点；8、多层互连电路；9、BCB键合胶。
具体实施方式
以下结合附图和具体实施例对本发明的技术方案作进一步地详细说明。
实施例1背面电镀工艺方案
如图1所示，本实施例提供一种基于键合前的背面后硅通孔三维半导体集成结构及其工艺的整体方案。
该工艺过程中涉及到的结构包括晶圆衬底1，第一金属层2，TSV盲孔3，绝缘层、阻挡层及种子层4，临时载板5，TSV6，微凸点7，多层互连电路8，BCB键合胶9。
一种基于键合前的背面后硅通孔三维半导体集成结构，如图1所示，为便于后述工艺步骤的介绍，在此规定图1中晶圆上方为正面，下方为背面/反面。晶圆衬底1中制作有TSV盲孔3如图2所示，TSV盲孔3中内表面沉积有绝缘层、阻挡层及种子层4，在TSV盲孔3中电镀填充有TSV6；TSV6底部与晶圆衬底1接触表面制作有微凸点7，TSV6最上方连接金属层2，TSV6穿过金属层2、晶圆衬底1两层结构，金属层2上表面制作有多层互连电路8，共同组成互连电路层，多层互连电路8上方制作有BCB键合胶9。
BCB键合胶9与上层晶圆衬底的下表面键合，实现堆叠固定；多层互连电路8与上层微凸点连接，实现电连接与各层之间信号传输。多层互连电路8由介质层和铜互连构成，介质层选用为SiO2绝缘层、阻挡层及种子层201分别选为SiO2、钛和铜。临时载板5选用表面溅射铜工艺处理后的硅基板，厚度较薄，选为5-10μm。BCB键合胶9选用苯并环丁烯。
一种基于键合前的后硅通孔三维半导体堆叠集成工艺，如图2-4所示，具体包括以下步骤：
步骤S1，如图2所示，主要进行在晶圆衬底1表面完成器件制作后，沉积互连电路层的第一金属层2，覆盖衬底及表面器件。
步骤S1.1，如图2(a)所示首先利用表面铜溅射工艺制作第一金属层2覆盖衬底表面器件。
步骤S1.2，如图2(b)所示，采用深反应离子刻蚀法(DRIE)，循环通入SF6和C4F8气体，交替进行刻蚀与钝化在第一金属层2和晶圆衬底1形成TSV盲孔3。
步骤S1.3，如图2(c)所示，在TSV盲孔3中利用热氧化工艺制作二氧化硅绝缘层，利用PVD技术依次制作阻挡层和种子层覆盖。从外到内依次沉积绝缘层、阻挡层及种子层4。
步骤S2，如图3所示，为本发明实施例1中正面覆盖临时载板5后的一系列工艺步骤。
步骤S2.1，如图3(a)所示，使用一面表面经过溅射工艺覆铜的临时硅基板5，表面经清洗、光滑处理，并通过范德华力接触固定于晶圆衬底1表面第一金属层2，起到一定的防止由于薄晶圆的易碎性和易翘曲倾向而影响背面的一系列工艺操作。
步骤S2.2，如图3(b)所示，用机械减薄工艺将背面减薄至TSV盲孔3的种子层4，此步骤需使TSV盲孔形成通孔，为准备下一步的电镀铜工艺。
步骤S2.3，如图3(c)所示，对TSV孔进行电镀形成铜柱填充，将前述步骤临时载板5的表面铜层作为种子层、自上而下电镀形成无缝隙无孔洞TSV6，TSV最上方连接第一金属层2，依次穿过第一金属层2、晶圆衬底1两层结构，实现电信号的垂直连接。
步骤S2.4，如图3(d)所示，利用CMP(化学机械抛光)使背面覆盖的多余铜层去除，使硅通孔平坦化，同时降低表面粗糙度至10nm左右，便于之后步骤与BCB键合胶9键合。
步骤S2.5，如图3(e)所示，将制作好的TSV6经过植球工艺、制作微凸点7。
步骤S3，如图4所示，主要进行去除临时载板5后至完成单层晶圆制作的一系列工艺。
步骤S3.1，如图4(a)所示，在晶圆衬底1正面直接采用机械减薄将临时载板5进行粗减薄，在粗减薄后需使用CMP(化学机械抛光)进行精减薄至第一金属层2，得到待刻蚀表面。
步骤S3.2，如图4(b)所示，利用湿法刻蚀或者等离子体干法刻蚀表面，去除非连接部分，得到金属连线，形成第一金属层2的互连电路；随后需利用大马士革工艺制作多层垂直互连电路8，与第一层不同的地方在于：介质层中刻蚀出所需的图案，然后填充金属铜，即可得到铜互联线。
步骤S3.3，如图4(c)所示，在多层互连电路8上方涂敷BCB键合胶9，材料为苯并环丁烯，对进行BCB键合胶9进行激光刻蚀以图形化处理.
步骤S4，如图1所示，将两片制作好的集成结构进行背面对正面对接，实现三维集成，背面微凸点7对接BCB键合胶9图形化后的凹点，以连接多层互连电路8。
实施例2正面电镀工艺方案
在此实施例中，也可以采用传统的正面电镀TSV，以简化工艺(此实施例仅为本发明的备选工艺，在大多数情况下按照实施例1进行)。
步骤S1，同实施例1。
步骤S2.1，如图5(a)所示，在晶圆衬底1正面，自下而上电镀形成无缝隙无孔洞TSV6。
步骤S2.2，如图5(b)利用CMP(化学机械抛光)使正面覆盖的多余铜层去除，使硅通孔平坦化，同时将晶圆衬底1背面采用机械减薄至露出TSV6中的铜柱。
步骤S2.3，如图5(c)将制作好的TSV6经过植球工艺、制作微凸点7。
后续步骤同实施例1中步骤S3.1的后续步骤。
本领域的技术人员容易理解，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于键合前的后硅通孔三维半导体集成结构，其结构特征在于：整体由多层以晶圆衬底为基础的单层结构垂直堆叠而成，所述以晶圆衬底为基础的单层结构包括晶圆衬底，互连电路层、绝缘层、阻挡层、种子层、TSV、微凸点、BCB键合胶，其整体集成结构在经过多步工艺后由多个单层结构堆叠并键合形成，其中：
所述晶圆衬底制作有硅通孔并且上表面制作有互连电路层；
所述硅通孔中制作有TSV，即形成TSV孔；
所述互连电路层包括第一金属层和多层互连电路；第一金属层在TSV制作之前覆盖在每一片晶圆衬底的上表面，为互连电路层的最底层；
所述互连电路层与其上方另一晶圆衬底的微凸点相连；
所述绝缘层、阻挡层与种子层在TSV孔中以此沉积形成；
所述TSV孔内部填充有金属铜，沉积完成后的铜柱与上表面第一金属层相连，穿过晶圆衬底同时连接晶圆衬底下表面的微凸点；
所述微凸点位于晶圆衬底背面，对应每一个TSV孔；
所述BCB键合胶键合于多层互连电路层最上方的表面，经图形化后与另一片单层结构的带微凸点的一面接触并键合。
2.根据权利要求1所述的基于键合前的后硅通孔三维半导体集成结构，其特征在于：所述互连电路层各层金属均为金属铜制成。
3.根据权利要求1或2所述的基于键合前的后硅通孔三维半导体集成结构，其特征在于：所述绝缘层材料为SiO2或Si3N4；所述阻挡层为钛或钽；所述种子层为铜。
4.根据权利要求3所述的基于键合前的后硅通孔三维半导体集成结构，其特征在于：所述BCB键合胶为热塑性树脂，选用苯并环丁烯。
5.一种基于键合前的后硅通孔三维半导体集成结构的工艺，其特征在于：包括以下步骤：
(S1)在晶圆表面完成器件制作后，沉积互连电路层的第一金属层，覆盖衬底及表面器件；
(S2)深孔刻蚀介质层和晶圆衬底，形成TSV并在TSV中利用热氧化工艺制作绝缘层，利用PVD技术在绝缘层上以此沉积阻挡层和种子层；
(S3)将经过表面离子溅射工艺覆盖铜层的临时载板并经清洗、光滑处理后，将晶圆金属层固定于此临时载板；
(S4)晶圆基板背面减薄至表面金属层，以临时载板的铜层作为种子层、自上向下电镀形成无缝隙无孔洞TSV导电结构；
(S5)利用化学机械抛光使背面覆盖的多余铜层去除，使硅通孔平坦化，将制作好的TSV背面经过植球工艺、制作微凸点，最后对临时载板面进行CMP化学机械研磨，减至铜层表面，清洗表面；
(S6)在金属层图形化所需电路结构，经过曝光、显影、刻蚀形成第一层金属互连层，接着使用大马士革工艺逐步进行各层制作，形成多层互连结构；
(S7)在最后一层金属制作完成后，去除光刻胶，涂敷BCB键合胶，并图形化处理，将多个晶圆进行背对正面键合，背面微凸点对接键合胶图形化后的凹点，以连接互连金属层；或者，采用传统正面TSV工艺代替背面TSV工艺。
6.根据权利要求5所述的基于键合前的后硅通孔三维半导体集成结构的工艺，其特征在于：所述步骤(S7)中，晶圆在键合前已经完成TSV电镀铜的制作，实现了单层的局部垂直电路连接，区别于键合后的背面后孔工艺。
7.根据权利要求5或6所述的基于键合前的后硅通孔三维半导体集成结构的工艺，其特征在于：所述步骤(S1)中，在制作互连电路层时先覆盖金属层作为第一层，连接衬底表面器件，在完成TSV工艺后再进行刻蚀电路，无需介质层填充。
8.根据权利要求7所述的基于键合前的后硅通孔三维半导体集成结构的工艺，其特征在于：所述互连电路层由金属层和所述多层互连电路构成，两部分需分开制作，多层互连电路由大马士革工艺制作，实现垂直电路互连。
9.根据权利要求5或6或8所述的基于键合前的后硅通孔三维半导体集成结构的工艺，其特征在于：所述晶圆衬底在正面固定的临时载板，是由表面溅射铜层后通过表面抛光，与金属层通过范德华力连接，非键合胶连接；临时载板在去除时直接采用机械减薄去除，减薄去除至金属层。
10.根据权利要求9所述的基于键合前的后硅通孔三维半导体集成结构的工艺，其特征在于：所述晶圆之间在完成TSV和微凸点制作后，多层晶圆之间背面对正面通过BCB键合胶进行键合、堆叠固定，实现高可靠性的物理连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210818024.2A CN115312485A (zh) | 2022-07-12 | 2022-07-12 | 基于键合前的背面后硅通孔三维半导体集成结构及其工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210818024.2A CN115312485A (zh) | 2022-07-12 | 2022-07-12 | 基于键合前的背面后硅通孔三维半导体集成结构及其工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115312485A true CN115312485A (zh) | 2022-11-08 |
Family
ID=83857400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210818024.2A Pending CN115312485A (zh) | 2022-07-12 | 2022-07-12 | 基于键合前的背面后硅通孔三维半导体集成结构及其工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115312485A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115621197A (zh) * | 2022-11-22 | 2023-01-17 | 湖北三维半导体集成创新中心有限责任公司 | 一种硅通孔互联的空腔结构及其形成方法 |
| CN116525475A (zh) * | 2023-07-05 | 2023-08-01 | 湖北芯研投资合伙企业(有限合伙) | 一种基于预定位自补偿式对准的晶圆级混合键合方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101079386A (zh) * | 2007-06-12 | 2007-11-28 | 清华大学 | 三维集成电路的实现方法 |
| CN101834159A (zh) * | 2010-04-23 | 2010-09-15 | 中国科学院上海微系统与信息技术研究所 | 采用bcb辅助键合以实现穿硅通孔封装的制作工艺 |
| CN102270603A (zh) * | 2011-08-11 | 2011-12-07 | 北京大学 | 一种硅通孔互连结构的制作方法 |
| CN105470225A (zh) * | 2015-12-09 | 2016-04-06 | 西安交通大学 | 基于穿硅电容的三维容性耦合互连结构的制作方法 |
-
2022
- 2022-07-12 CN CN202210818024.2A patent/CN115312485A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101079386A (zh) * | 2007-06-12 | 2007-11-28 | 清华大学 | 三维集成电路的实现方法 |
| CN101834159A (zh) * | 2010-04-23 | 2010-09-15 | 中国科学院上海微系统与信息技术研究所 | 采用bcb辅助键合以实现穿硅通孔封装的制作工艺 |
| CN102270603A (zh) * | 2011-08-11 | 2011-12-07 | 北京大学 | 一种硅通孔互连结构的制作方法 |
| CN105470225A (zh) * | 2015-12-09 | 2016-04-06 | 西安交通大学 | 基于穿硅电容的三维容性耦合互连结构的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115621197A (zh) * | 2022-11-22 | 2023-01-17 | 湖北三维半导体集成创新中心有限责任公司 | 一种硅通孔互联的空腔结构及其形成方法 |
| CN116525475A (zh) * | 2023-07-05 | 2023-08-01 | 湖北芯研投资合伙企业(有限合伙) | 一种基于预定位自补偿式对准的晶圆级混合键合方法 |
| CN116525475B (zh) * | 2023-07-05 | 2024-04-02 | 湖北芯研投资合伙企业(有限合伙) | 一种基于预定位自补偿式对准的晶圆级混合键合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312697B (zh) | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 | |
| US9633900B2 (en) | Method for through silicon via structure | |
| TWI399827B (zh) | 堆疊晶粒的形成方法 | |
| TWI411084B (zh) | 半導體元件與其形成方法 | |
| US9613847B2 (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
| TWI405321B (zh) | 三維多層堆疊半導體結構及其製造方法 | |
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| CN115312485A (zh) | 基于键合前的背面后硅通孔三维半导体集成结构及其工艺 | |
| US9484293B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
| CN103681390A (zh) | 一种基于tsv工艺的晶圆级硅基板制备方法 | |
| US20230091513A1 (en) | Wafer-level chip structure, multiple-chip stacked and interconnected structure and fabricating method thereof | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| CN114883281A (zh) | 半导体结构及其制造方法 | |
| CN115527868A (zh) | 三维堆叠的扇出型芯片封装方法及封装结构 | |
| US9455162B2 (en) | Low cost interposer and method of fabrication | |
| WO2014067288A1 (zh) | 一种圆片级穿硅通孔tsv的制作方法 | |
| JP2020129680A (ja) | インターポーザ及びインターポーザの製造方法 | |
| CN111430325A (zh) | 一种晶圆双面合金凸块的工艺结构 | |
| JP6699131B2 (ja) | インターポーザ及びインターポーザの製造方法 | |
| TWI556385B (zh) | 半導體元件、製作方法及其堆疊結構 | |
| US20240153901A1 (en) | Methods of Integrated Chip of Ultra-Fine Pitch Bonding and Resulting Structures | |
| CN118335626A (zh) | 一种嵌入式混合结构基板及其制作方法 | |
| CN118658842A (zh) | 一种集成三维电容的tsv转接基板及其制备方法 | |
| CN117334658A (zh) | 半导体封装 | |
| CN116884924A (zh) | 基于硅基转接板折叠的三维高密度集成结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221108 |
|
| RJ01 | Rejection of invention patent application after publication |