CN116884924A - 基于硅基转接板折叠的三维高密度集成结构及其制备方法 - Google Patents
基于硅基转接板折叠的三维高密度集成结构及其制备方法 Download PDFInfo
- Publication number
- CN116884924A CN116884924A CN202310706280.7A CN202310706280A CN116884924A CN 116884924 A CN116884924 A CN 116884924A CN 202310706280 A CN202310706280 A CN 202310706280A CN 116884924 A CN116884924 A CN 116884924A
- Authority
- CN
- China
- Prior art keywords
- adapter plate
- forming
- hexahedral
- layer
- folding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 39
- 239000010703 silicon Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title description 3
- 239000010410 layer Substances 0.000 claims description 81
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 36
- 239000004642 Polyimide Substances 0.000 claims description 14
- 229920001721 polyimide Polymers 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 18
- 239000000463 material Substances 0.000 abstract description 11
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000708 deep reactive-ion etching Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Abstract
本发明涉及一种基于硅基转接板折叠的新型三维高密度集成结构，采用以硅基转接板为基材，在面上集成微模组，通过折叠方式与设有凹槽的六面体核结构为核心，形成了六面体集成结构，有效利用了微系统内z方向的垂直封装空间，极大地缩小了微系统的体积，实现了小型化和高集成度，具有高性能、高密度、三维化的特点。
Description
技术领域
本发明涉及集成电路先进封装技术领域，具体涉及一种基于硅基转接板折叠的三维高密度集成结构及其制备方法。
背景技术
随着半导体制程工艺逐渐到达晶体管物理尺寸的极限，所耗费的时间及成本越来越高，“摩尔定律”日趋放缓。集成电路产业一边沿着摩尔定律，通过按比例缩小尺寸继续发展，同时在微机电系统发展的基础上发展微系统封装集成技术，通过提高系统的集成度、复杂度，使系统成本与功耗得到降低，成为“超越摩尔”最有前景的技术之一。电子器件逐步呈现高集成度、综性能、微型化等特点。因此，微系统高密度集成工艺是当前一个很重要的研究。
传统的三维集成都是将多个封装过的芯片垂直叠层，但采用封装过的芯片进行集成会提高微系统的体积，降低集成密度。
发明内容
为了缩小微系统的体积，实现小型化和高密度集成，本发明提供一种基于硅基转接板折叠的三维高密度集成结构。
本发明的另一目的是提供所述三维高密度集成结构的制备方法。
为了实现以上目的，本发明提供如下技术方案。
本发明第一方面提供一种基于硅基转接板折叠的三维高密度集成结构，包括：
六面体核结构，所述六面体核结构的每个面上均设有向内凹陷的凹槽，所述凹槽用于容纳芯片；以及
六面体壳结构，所述六面体壳结构包括：6个微模组结构，所述微模组结构包括转接板和与其连接的多个芯片，所述芯片嵌入所述凹槽中；以及柔性导电结构，所述柔性导电结构连接相邻的所述微模组结构，能够实现微模组之间的电气连接与通信。
本发明第二方面提供所述基于硅基转接板折叠的三维高密度集成结构的制备方法，包括以下步骤：
提供呈十字型的转接板，并划分出6个区域，其中，所述转接板通过折叠能够形成六面体结构；
在各个所述区域上形成TSV结构，再在各个所述区域的上下表面均形成重布线层；
在所述转接板的上表面形成柔性导电结构，使至少部分所述重布线层裸露；
去除相邻所述区域之间的转接板部分；
将多个芯片安装在所述区域的上表面，从而得到折叠结构；以及
提供六面体核结构，所述六面体核结构的每个面上均设有向内凹陷的凹槽；并利用所述六面体核结构作为核心，将所述折叠结构折叠成六面体，使所述芯片嵌入所述凹槽中。
相比现有技术，本发明的有益效果：
1、本发明提供了一种基于硅基转接板折叠的三维高密度集成结构，采用以硅基转接板为基材，在面上集成微模组，通过折叠方式与设有凹槽的六面体核结构为核心，形成了六面体集成结构，有效利用了微系统内z方向的垂直封装空间，极大地缩小了微系统的体积，实现了小型化和高集成度，具有高性能、高密度、三维化的特点。
另外，转接板的热膨胀系数与芯片能够较好地匹配，并兼容圆片级工艺和薄膜多层工艺，可实现无源器件、MEMS、腔体、微流道、多芯片的高性能异构集成。
此外，利用转接板制备的各个微模组均具有独立的功能，可以单独测试与筛选。筛选后的微模组通过柔性连接方式进行集成，则各模组间相互集成时不会影响前序结构与工艺条件，降低了集成的工艺难度，从而大幅度提升微系统的生产效率与良率。
2、本发明采用裸芯片进行集成，进一步压缩了微系统的体积，实现了高密度集成。
3、本发明的微模组芯片位于六面体核结构的凹槽内并与之接触，有效地保护了芯片结构，提高了整体结构的机械稳定性。
4、采用TSV和柔性金属迹线可实现芯片与芯片间垂直堆叠，相比采用引线键合的方式，极大地缩短了芯片之间连线距离，有效地减少了信号在通讯传输中的延迟和损耗，提高了运行速度和带宽。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明一实施例的基于硅基转接板折叠的三维高密度集成结构的示意图。
图2-图3为图1的展开状态示意图。
图4-图14为本发明实施例提供的基于硅基转接板折叠的三维高密度集成结构制备方法中每步得到的结构示意图。
附图标记说明：
1000为基于硅基转接板折叠的三维高密度集成结构，100为六面体壳结构，110为微模组结构，111a为第一芯片，111b为第二芯片，112为硅基转接板，113为光刻胶，114为盲孔，115为SiO2层，116为金属种子层，117为TSV结构，118重布线层，200为六面体核结构，201为凹槽，300为柔性导电结构，301为聚酰亚胺，302为金属迹线。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
由于现有的集成工艺面对更高集成密度、更小体积时，不足以满足，因此需要更多高效、创新的工艺来应对高密度集成的挑战。为解决以上问题，本发明一种基于硅基转接板折叠的三维高密度集成结构。
具体地，如图1-3，本发明第一方面提供一种基于硅基转接板折叠的三维高密度集成结构，其包括：
六面体核结构，所述六面体核结构的每个面上均设有向内凹陷的凹槽，所述凹槽用于容纳芯片；以及
六面体壳结构，所述六面体壳结构包括：6个微模组结构，所述微模组结构包括转接板和与其连接的多个芯片，所述芯片嵌入所述凹槽中；以及柔性导电结构，所述柔性导电结构连接相邻的所述微模组结构，能够实现微模组之间的电气连接与通信。
在一些实施例中，转接板的材料可为硅、玻璃、石英或陶瓷等。优选地，转接板为硅基转接板。
在一些实施例中，基于硅基转接板折叠的三维高密度集成结构还包括：粘结剂层，设置在六面体核结构和六面体壳结构之间。粘结剂层可以实现对集成结构的加固。
优选地，粘结剂层的材料可包括环氧树脂、导电银浆中的一种或多种。
在一些实施例中，所述芯片为裸芯片。
在一些实施例中，柔性导电结构包括：两个聚酰亚胺层和设置在两个聚酰亚胺层之间的金属迹线。柔性导电结构设置在六面体壳结构的内侧表面，覆盖各个微模组结构的至少部分表面，连接相邻的所述微模组结构。
在本发明中，柔性导电结构不仅能够连接六面体壳结构的相邻的微模组结构，将6个微模组结构固定在一起形成折叠结构，而且柔性导电结构中的金属迹线与转接板上的Pad连接，还能够发挥导电作用，实现芯片-转接板上的Pad-金属迹线-芯片的电气连接，从而实现微模组之间的电气连接与通信。
优选地，金属迹线的材料为Cr、Au或Ni。
在一些实施例中，微模组结构包括：转接板，设有TSV结构；重布线层(RDL)，设置在转接板的两侧并与TSV结构电气连接；以及芯片，设置在转接板顶部。
优选地，每个微模组结构可包括不同功能、不同材质的多个芯片。这些芯片以倒装(Flip Chip)的方式或引线键合的方式集成在具有TSV结构的转接板表面，并利用转接板上的重布线层，实现芯片间的电气连接，形成具有独立功能的微模组结构。
在一些实施例中，所述芯片的顶部设有凸点，芯片以倒装方式设置在转接板顶部，凸点落在所述重布线层上，能够形成电气连接。
在另一些实施例中，采用引线键合的方式安装芯片，具体通过使用金属丝(金线、铝线等)，利用热压或超声能源，完成芯片上Pad和转接板上Pad的连接。
在一些实施例中，芯片与六面体核结构接触。本发明的微模组芯片位于六面体核结构的凹槽内并与之接触，有效地保护了芯片结构，提高了整体结构的机械稳定性。
在一些实施例中，六面体核结构的材料为硅。
在一些实施例中，六面体为立方体。即，六面体核结构为立方体核结构，六面体壳结构为立方体壳结构。
本发明第二方面提供上述基于硅基转接板折叠的三维高密度集成结构的制备方法，包括以下步骤。
首先，提供呈十字型的转接板，并划分出6个区域，其中，转接板通过折叠能够形成六面体结构。
可预先根据微系统封装集成结构的体积要求，设计十字型转接板的尺寸大小以及6个区域的大小。
然后，在各个区域上形成TSV结构，再在各个区域的上下表面均形成重布线层。
在一些实施例中，TSV结构的形成方法包括：在各个区域上形成盲孔；形成绝缘层，使其覆盖盲孔的侧壁和底部；在盲孔的侧壁上依次形成扩散阻挡层和金属种子层；在盲孔内填充金属；填充完成后，去除转接板表面上多余的金属。
优选地，可采用深反应离子刻蚀(DRIE)法、BOSH工艺或激光打孔等在各个区域上刻蚀盲孔。盲孔具有大的深宽比。
优选地，绝缘层的材料可为SiO2、Si3N4或派瑞林(parylene)等。优选地，绝缘层的形成方法可为热氧化、CVD、LPCVD、PECVD或真空气相沉积等。设置绝缘层的作用的实现TSV与转接板的绝缘。
优选地，可采用物理气相沉积法、磁控溅射或PECVD等在盲孔的侧壁形成扩散阻挡层和金属种子层。金属种子层与填充金属的材料相同，例如可为Cu、W或导电聚合物等。扩散阻挡层的材料可为Ta，TaN、Ta、TiN、TiW、Cr或Ti。扩散阻挡层能够防止填充金属原子在高温下退火过程的向硅中的扩散。另外，阻挡层也作为绝缘层和填充金属之间的粘合层。
优选地，填充金属的方法包括磁控溅射、CVD、ALD或电镀等。
在一些实施例中，形成重布线层包括：在各个区域的上表面形成重布线层，并在其周围形成绝缘层；对各个区域的下表面进行减薄抛光，使TSV结构内的金属裸露；在各个区域的下表面形成绝缘层；去除各个区域下表面的部分绝缘层，以使TSV结构内的金属再次裸露；在各个区域的下表面形成重布线层，并在其周围形成绝缘层。
优选地，可采用化学机械抛光(CMP)法进行减薄抛光。
去除部分绝缘层的方法包括光刻、刻蚀。
接下来，在转接板的上表面形成柔性导电结构，使至少部分重布线层裸露。
柔性导电结构的形成方法包括：在转接板的上表面沉积聚酰亚胺并形成图案；在所得聚酰亚胺层上沉积金属并形成图案，得到金属迹线；再沉积一层聚酰亚胺用于保护金属迹线。沉积聚酰亚胺包括：旋涂、预烘烤、曝光、显影以及固化。
之后，去除相邻区域之间的转接板部分。
优选地，可采用深反应离子刻蚀法进行去除。该步骤仅去除了相邻区域之间的转接板部分，并未去除相邻区域之间的柔性导电结构。该步骤后，相邻区域能够通过柔性导电结构成一个整体，同时还能够进行折叠。
然后，在每个所述区域的上表面安装多个芯片，从而得到折叠结构。
在一些实施例中，芯片的制作方法包括CMOS工艺等。
在一些实施例中，在多个芯片顶部均形成凸点，再将多个芯片以倒装方式安装在各区域的上表面，使凸点落在重布线层上，从而得到折叠结构。
在另一些实施例中，还可以采用引线键合的方式将芯片安装到转接板上。可通过使用金属丝(金线、铝线等)，利用热压或超声能源，完成芯片上Pad和转接板上Pad的连接。
最后，提供六面体核结构，六面体核结构的每个面上均设有向内凹陷的凹槽；并利用六面体核结构作为核心，将折叠结构折叠成六面体，使芯片嵌入凹槽中。
优选地，可采用芯片折叠的模块级立体集成技术进行折叠。
在一些实施例中，在得到折叠结构之后且在折叠之前，还包括：在六面体核结构的表面和凹槽内涂覆粘结剂。
本发明的TSV转接板可包括有源转接板和无源转接等。对于所述新型高密度集成工艺中的工艺步骤，以上只是给出了其中一种工艺组合方式以及材料组合方式，实际情况可根据应用场景加以选择。
下面将结合具体实施例和附图对本发明作进一步说明。
实施例1
首先，提供呈十字型的硅基转接板112，并划分出6个区域，如图4所示，其中，硅基转接板112经后续加工后通过折叠能够形成六面体结构。
然后，利用光刻胶113光刻定义出图形区域，采用深反应离子刻蚀法在硅基转接板112的每个区域上分别刻蚀出大深宽比的盲孔114，图5示出了区域1的剖面示意图(虚线框内为区域1)，其他区域的剖面示意图同样可参考图5。
去胶后，对刻蚀好的盲孔114使用化学沉积方法沉积SiO2层115，使其覆盖盲孔114的侧壁和底部，实现TSV与硅基转接板112的绝缘，如图6所示(图6-13均示出的是区域1的剖面示意图)。
接着，采用物理气相沉积方法在盲孔114的侧壁上依次沉积扩散阻挡层(图中未示出)和金属种子层116(Cu)，然后通过电镀方法进行金属Cu填充，填充完成后使用化学机械抛光(CMP)法将硅基转接板表面上多余的金属去除，得到TSV结构117，如图7所示。
然后，对硅基转接板112的上表面进行重新再布线，得到重布线层118(RDL)，并在周边积淀SiO2层用于绝缘，如图8所示。
之后，使用化学机械抛光(CMP)法对硅基转接板112下表面进行减薄抛光，使TSV内金属从转接板下表面裸露出来，如图9所示。
接着，在硅基转接板112的下表面淀积SiO2绝缘层，以实现TSV与硅基转接板112绝缘，然后利用光刻、刻蚀SiO2绝缘层使硅基转接板112下表面TSV内金属再次露出。再对硅基转接板112的下表面进行二次布线，得到重布线层118(RDL)，并在周边积淀SiO2层用于绝缘，如图10所示。
然后，在硅基转接板112的上表面沉积聚酰亚胺301并形成图案，然后沉积Cr金属迹线302并形成图案，用于电气连接，最后再沉积一层聚酰亚胺301用于保护金属迹线302，得到柔性导电材料300，如图11所示。
之后，使用深反应离子刻蚀工艺刻蚀硅基转接板112，以去除相邻区域之间的硅基转接板部分，从而形成6个面板，其中相邻面板通过柔性导电材料连接，如图12所示。
然后，在第一芯片111a、第二芯片111b顶部形成微小的铜凸点，接着将芯片翻转并安装在图12所示的结构上，使铜凸点落在重布线层118上，形成电气连接，从而得到折叠结构，如图13-14所示，其中设有芯片的每个面板均为1个微模组结构110。
最后，采用芯片折叠的模块级立体集成技术，通过中间嵌入表面设有凹槽201的六面体核结构200，将图14所示的折叠结构折叠成六面体壳结构100，芯片嵌入六面体核结构200的凹槽201中，金属迹线302(即金属互连线)位于内侧用来连接各个微模组之间的电气属性。在六面体核结构200的表面和凹槽201内涂覆粘结剂，保持各微模组结构的硅基转接板原始对齐，进行组装，所得到的基于硅基转接板折叠的三维高密度集成结构1000如图1所示，其展开状态如图2-3所示。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种基于硅基转接板折叠的三维高密度集成结构，其特征在于，包括：
六面体核结构，所述六面体核结构的每个面上均设有向内凹陷的凹槽，所述凹槽用于容纳芯片；以及
六面体壳结构，所述六面体壳结构包括：6个微模组结构，所述微模组结构包括转接板和与其连接的多个芯片，所述芯片嵌入所述凹槽中；以及柔性导电结构，所述柔性导电结构连接相邻的所述微模组结构，能够实现微模组之间的电气连接与通信。
2.根据权利要求1所述的三维高密度集成结构，其特征在于，
还包括：粘结剂层，设置在所述六面体核结构和所述六面体壳结构之间。
3.根据权利要求1或2所述的三维高密度集成结构，其特征在于，所述芯片为裸芯片。
4.根据权利要求1或2所述的三维高密度集成结构，其特征在于，所述柔性导电结构包括：两个聚酰亚胺层和设置在两个所述聚酰亚胺层之间的金属迹线；
所述柔性导电结构设置在所述六面体壳结构的内侧表面，覆盖各个所述微模组结构的至少部分表面，连接相邻的所述微模组结构。
5.根据权利要求1或2所述的三维高密度集成结构，其特征在于，所述微模组结构包括：
转接板，设有TSV结构；
重布线层，设置在所述转接板的两侧并与所述TSV结构电气连接；以及
芯片，设置在所述转接板顶部。
6.根据权利要求1或2所述的三维高密度集成结构，其特征在于，所述芯片与所述六面体核结构接触。
7.权利要求1-6中任一项所述的三维高密度集成结构的制备方法，其特征在于，包括以下步骤：
提供呈十字型的转接板，并划分出6个区域，其中，所述转接板通过折叠能够形成六面体结构；
在各个所述区域上形成TSV结构，再在各个所述区域的上下表面均形成重布线层；
在所述转接板的上表面形成柔性导电结构，使至少部分所述重布线层裸露；
去除相邻所述区域之间的转接板部分；
在每个所述区域的上表面安装多个芯片，从而得到折叠结构；以及
提供六面体核结构，所述六面体核结构的每个面上均设有向内凹陷的凹槽；并利用所述六面体核结构作为核心，将所述折叠结构折叠成六面体，使所述芯片嵌入所述凹槽中。
8.根据权利要求7所述的制备方法，其特征在于，在得到所述折叠结构之后且在折叠之前，还包括：在所述六面体核结构的表面和凹槽内涂覆粘结剂。
9.根据权利要求7或8所述的制备方法，其特征在于，所述TSV结构的形成方法包括：在各个所述区域上形成盲孔；形成绝缘层，使其覆盖所述盲孔的侧壁和底部；在所述盲孔的侧壁上依次形成扩散阻挡层和金属种子层；在所述盲孔内填充金属；填充完成后，去除所述转接板表面上多余的金属；
形成所述重布线层包括：在各个所述区域的上表面形成重布线层，并在其周围形成绝缘层；对各个所述区域的下表面进行减薄抛光，使所述TSV结构内的金属裸露；在各个所述区域的下表面形成绝缘层；去除各个所述区域下表面的部分所述绝缘层，以使所述TSV结构内的金属再次裸露；在各个所述区域的下表面形成重布线层，并在其周围形成绝缘层；
所述芯片的安装方法包括以倒装方式安装或采用引线键合方式安装。
10.根据权利要求7或8所述的制备方法，其特征在于，所述柔性导电结构的形成方法包括：在所述转接板的上表面沉积聚酰亚胺并形成图案；在所得聚酰亚胺层上沉积金属并形成图案，得到金属迹线；再沉积一层聚酰亚胺用于保护所述金属迹线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310706280.7A CN116884924A (zh) | 2023-06-14 | 2023-06-14 | 基于硅基转接板折叠的三维高密度集成结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310706280.7A CN116884924A (zh) | 2023-06-14 | 2023-06-14 | 基于硅基转接板折叠的三维高密度集成结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116884924A true CN116884924A (zh) | 2023-10-13 |
Family
ID=88267072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310706280.7A Pending CN116884924A (zh) | 2023-06-14 | 2023-06-14 | 基于硅基转接板折叠的三维高密度集成结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116884924A (zh) |
-
2023
- 2023-06-14 CN CN202310706280.7A patent/CN116884924A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312697B (zh) | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 | |
| US8466542B2 (en) | Stacked microelectronic assemblies having vias extending through bond pads | |
| US8012796B2 (en) | Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers | |
| US7915710B2 (en) | Method of fabricating a semiconductor device, and semiconductor device with a conductive member extending through a substrate and connected to a metal pattern bonded to the substrate | |
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| WO2019179184A1 (zh) | 一种封装结构及其制作方法、电子设备 | |
| TWI405321B (zh) | 三維多層堆疊半導體結構及其製造方法 | |
| TWI773216B (zh) | 半導體元件及製造方法 | |
| KR102511808B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| KR20040090493A (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| TW202406018A (zh) | 具有高深寬比tsv的電連接結構及其製造方法 | |
| US8039306B2 (en) | 3D integration of vertical components in reconstituted substrates | |
| KR102450735B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| CN116884924A (zh) | 基于硅基转接板折叠的三维高密度集成结构及其制备方法 | |
| TW202114067A (zh) | 半導體元件及其製造方法 | |
| CN114975398B (zh) | 一种封装结构及其芯片封装方法 | |
| CN113035809B (zh) | 硅通孔结构、封装结构及其制造方法 | |
| US20240128208A1 (en) | Semiconductor package and semiconductor package assembly with edge side interconnection and method of forming the same | |
| CN114334880A (zh) | 一种mems集成器件及其制备方法 | |
| WO2022012476A1 (zh) | Mems器件晶圆级封装方法及封装结构 | |
| CN114823383A (zh) | 一种晶圆级封装方法 | |
| CN113539862A (zh) | 一种集成多器件的封装方法及封装结构 | |
| CN107342238A (zh) | 一种晶圆倒装堆叠封装方法及结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |